磁気抵抗素子及び磁気メモリ
【課題】記憶層にかかる参照層からの漏れ磁場をキャンセルするシフト調整層の膜厚を低減することできる磁気抵抗素子を提供する。
【解決手段】磁化の向きが一方向に固定された参照層３と、磁化の向きが可変である記憶層２と、参照層３と記憶層２との間に設けられた非磁性層４と、参照層３の、非磁性層４が配置された面と反対の面側に配置され、参照層３が有する磁化の向きと反平行な磁化の向きを有する上部シフト層６と、記憶層２の、非磁性層４が配置された面と反対の面側に配置され、参照層３が有する磁化の向きと反平行な磁化の向きを有する下部シフト層８と、参照層３と上部シフト層６との間に配置された非磁性層５と、記憶層２と下部シフト層８との間に配置された非磁性層７とを備える。下部シフト層８の膜厚は、上部シフト層６の膜厚より薄い。
【解決手段】磁化の向きが一方向に固定された参照層３と、磁化の向きが可変である記憶層２と、参照層３と記憶層２との間に設けられた非磁性層４と、参照層３の、非磁性層４が配置された面と反対の面側に配置され、参照層３が有する磁化の向きと反平行な磁化の向きを有する上部シフト層６と、記憶層２の、非磁性層４が配置された面と反対の面側に配置され、参照層３が有する磁化の向きと反平行な磁化の向きを有する下部シフト層８と、参照層３と上部シフト層６との間に配置された非磁性層５と、記憶層２と下部シフト層８との間に配置された非磁性層７とを備える。下部シフト層８の膜厚は、上部シフト層６の膜厚より薄い。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、磁気抵抗素子及び磁気メモリに係り、例えば双方向に電流を供給することで情報を記録することが可能な磁気抵抗素子及びそれを用いた磁気メモリに関する。
【背景技術】
【０００２】
強磁性トンネル接合を有する磁気抵抗素子はＭＴＪ（Magnetic Tunnel Junction）素子とも呼ばれ、その書き込み方式としてスピン角運動量移動（ＳＭＴ：spin-momentum-transfer）を用いた書き込み（スピン注入書き込み）方式が提案されている。
【０００３】
この磁気抵抗素子を構成する強磁性材料に、膜面垂直方向に磁化容易軸を有する、いわゆる垂直磁化膜を用いることが考えられている。垂直磁化型の構成で結晶磁気異方性を利用する場合、形状異方性を利用しないため、素子形状を面内磁化型に比べて小さくすることができる。また、磁化容易方向の分散も小さくできるため、大きな結晶磁気異方性を有する材料を採用することにより、熱擾乱耐性を維持しつつ、微細化と低電流化の両立が実現できる。
【０００４】
ＭＴＪ素子が有する記憶層および参照層は磁性層からなっており、外部に対して磁場を発生している。一般に、記憶層および参照層が垂直磁化型であるＭＴＪ素子において参照層から発生する漏れ磁場は、面内磁化型のＭＴＪ素子のそれに比べて大きい。また、参照層に比べて保磁力の小さい記憶層は、参照層からの漏れ磁場の影響を強く受ける。具体的には、参照層からの漏れ磁場の影響により、熱安定性が低下し、記憶層の磁化方向を反転させる反転電流値及びそのばらつきが増大するという問題が発生する。
【０００５】
垂直磁化型のＭＴＪ素子において、記憶層にかかる参照層からの漏れ磁場を低減する一つの施策として、参照層からの漏れ磁場をキャンセルするシフト調整層を設ける方法が提案されている。参照層からの漏れ磁場をキャンセルするシフト調整層に参照層と同程度の飽和磁化を有する材料を用いた場合、漏れ磁場をキャンセルするシフト調整層の膜厚は参照層の膜厚より厚く設計する必要がある。その結果、ＭＴＪ素子の膜厚が増加し、素子加工が困難になるという問題がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−８０７４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
記憶層にかかる参照層からの漏れ磁場をキャンセルするシフト調整層の膜厚を低減することできる磁気抵抗素子及びそれを用いた磁気メモリを提供する。
【課題を解決するための手段】
【０００８】
一実施態様の磁気抵抗素子は、膜面垂直方向に磁化容易軸を有し、磁化の向きが一方向に固定された第１の磁性層と、膜面垂直方向に磁化容易軸を有し、磁化の向きが可変である第２の磁性層と、前記第１の磁性層と前記第２の磁性層との間に設けられた第１の非磁性層と、前記第１の磁性層の、前記第１の非磁性層が配置された面と反対の面側に配置され、前記第１の磁性層が有する磁化の向きと反平行な磁化の向きを有する第３の磁性層と、前記第２の磁性層の、前記第１の非磁性層が配置された面と反対の面側に配置され、前記第１の磁性層が有する磁化の向きと反平行な磁化の向きを有する第４の磁性層と、前記第１の磁性層と前記第３の磁性層との間に配置された第２の非磁性層と、前記第２の磁性層と前記第４の磁性層との間に配置された第３の非磁性層とを具備し、前記第４の磁性層の膜厚は、第３の磁性層の膜厚より薄いことを特徴とする。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態の磁気抵抗素子の断面図である。
【図２】第１実施形態の磁気抵抗素子における上部シフト層と下部シフト層の膜厚を示す図である。
【図３】第１実施形態の磁気抵抗素子における上部シフト層と下部シフト層の膜厚を示す図である。
【図４】第２実施形態のＭＲＡＭの構成を示す回路図である。
【図５】第２実施形態のＭＲＡＭにおけるメモリセルの断面図である。
【図６】適用例としてのＤＳＬモデムのＤＳＬデータパス部を示すブロック図である。
【図７】適用例としての携帯電話端末を示すブロック図である。
【図８】適用例としてのＭＲＡＭカードの上面図である。
【図９】適用例としてのカード挿入型の転写装置の平面図である。
【図１０】適用例としてのカード挿入型の転写装置の断面図である。
【図１１】適用例としてのはめ込み型の転写装置の断面図である。
【図１２】適用例としてのスライド型の転写装置の断面図である。
【発明を実施するための形態】
【００１０】
以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。従って、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは云うまでもない。
【００１１】
［第１実施形態］
図１は、第１実施形態の磁気抵抗素子の断面図である。
【００１２】
本実施形態の磁気抵抗素子は、シングルピン構造のＭＴＪ素子１である。ＭＴＪ素子１は、記憶層２、参照層３、非磁性層４、非磁性層５、上部シフト層６、非磁性層７、及び下部シフト層８を有する積層構造を備えている。
【００１３】
記憶層２、参照層３、上部シフト層６、及び下部シフト層８は、磁性層から形成されている。非磁性層４は、記憶層２と参照層３との間に配置されている。非磁性層５は、参照層３と上部シフト層６との間に配置されている。非磁性層７は、記憶層２と下部シフト層８との間に配置されている。
【００１４】
すなわち、ＭＴＪ素子１は、下部シフト層８、非磁性層７、記憶層２、非磁性層４、参照層３、非磁性層５、および上部シフト層６が、この順序で積層された積層構造（図１に示す順序で形成された積層構造）、すなわちトップピン構造を有している。ＭＴＪ素子１は、また、下部シフト層８、非磁性層７、参照層３、非磁性層４、記憶層２、非磁性層５、および上部シフト層６が、この順序で積層された積層構造（図１に示す順序で、記憶層２と参照層３とを入れ換えた積層構造）、すなわちボトムピン構造であってもよい。
【００１５】
ＭＴＪ素子１は、記憶層２、参照層３、上部シフト層６、および下部シフト層８の磁化方向が膜面に対して垂直方向を向く、いわゆる垂直磁化型のＭＴＪ素子である。すなわち、記憶層２、参照層３、上部シフト層６、および下部シフト層８は、膜面に略垂直方向の磁気異方性を有している。ここで、「膜面」とは、各層の上面を意味する。
【００１６】
記憶層２は、スピン偏極した電子の作用により、磁化の向きが反転することが可能となっている。参照層３および上部シフト層６は、磁化が互いに逆方向に向いた反平行の磁化配列である。参照層３および下部シフト層８も、磁化が互いに逆方向に向いた反平行の磁化配列である。上部シフト層６及び下部シフト層８は、記憶層２にかかる参照層３からの漏れ磁場を低減する、すなわち記憶層２にかかる参照層３からの漏れ磁場をキャンセルする。
【００１７】
このＭＴＪ素子１は、非磁性層４が絶縁体の場合はトンネル磁気抵抗（ＴＭＲ：Tunneling Magnetoresistance）効果を有し、非磁性層４が金属の場合は巨大磁気抵抗（ＧＭＲ：Giant Magnetoresistance）効果を有する。ここで、非磁性層４が絶縁体の場合はＭｇＯ（酸化マグネシウム）、ＡｌＯ（酸化アルミニウム、例えばＡｌ２Ｏ３）等が用いられる。非磁性層４が金属の場合はＣｕ、Ａｕ、Ａｇ等が用いられる。
【００１８】
このような構成のＭＴＪ素子において、参照層３と上部シフト層６に同じ飽和磁化Ｍｓを有する材料を用いた場合、上部シフト層６の膜厚を参照層３の膜厚と同じ大きさにすると、記憶層２に加わる参照層３からの漏れ磁場を完全に打ち消すことができない。記憶層２に加わる漏れ磁場を完全に打ち消すには、上部シフト層６の膜厚を参照層３の膜厚より厚くする必要がある。すると、ＭＴＪ素子の膜厚が増加し、素子加工が困難になるという問題が生じる。
【００１９】
そこで、本発明者達は、鋭意研究に努め、記憶層２に加わる漏れ磁場の膜面垂直成分Ｈｚを打ち消すために必要なパラメータを求めた。ここで、“打ち消す”とは、記憶層２にかかる漏れ磁場の膜面垂直成分Ｈｚの面積平均が０となる場合を意味する。
【００２０】
この解析に用いたパラメータの値は、記憶層２の飽和磁化Ｍｓ、膜厚ｔの大きさは、それぞれ、Ｍｓ＝６７０（ｅｍｕ／ｃｍ３）、ｔ＝１．７ｎｍとし、参照層３の飽和磁化Ｍｓ１、膜厚ｔ１の大きさは、それぞれ、Ｍｓ１＝７６０（ｅｍｕ／ｃｍ３）、ｔ１＝８．５ｎｍとする。ここで、非磁性層４の厚さを１．０ｎｍとし、非磁性層５の厚さを１．０ｎｍ、非磁性層７の厚さを１．０ｎｍとする。
【００２１】
上部シフト層６の飽和磁化Ｍｓ２の大きさをＭｓ２＝９４０（ｅｍｕ／ｃｍ３）に固定した。さらに、下部シフト層８の飽和磁化Ｍｓ３は、７５２、９４０、１１２８（ｅｍｕ／ｃｍ３）と変化させた。もちろん、参照層３に対して、記憶層２、上部シフト層６、および下部シフト層８の磁化の方向は反対方向となるような向きである。
【００２２】
図２及び図３は、下部シフト層８、非磁性層７、記憶層２、非磁性層４、参照層３、非磁性層５、および上部シフト層６が、この順序で積層された積層構造について、記憶層２にかかる漏れ磁場をゼロにするのに必要な上部シフト層６と下部シフト層８の膜厚を計算した結果である。図２、図３は、それぞれ直径Ｒが４０ｎｍ、３０ｎｍの円柱形状のシングルピン構造のＭＴＪ素子の場合を示す。
【００２３】
横軸は上部シフト層６の膜厚を表し、縦軸は下部シフト層８の膜厚を表している。記憶層２にかかる漏れ磁場をゼロにするために、下部シフト層８の膜厚が０〜１ｎｍの場合、上部シフト層６の膜厚は３０ｎｍ程度必要である。しかし、下部シフト層８の膜厚が３．５ｎｍ以上ある場合、上部シフト層６の膜厚を１０ｎｍ以下にすることができる。
【００２４】
すなわち、下部シフト層８を配置することにより、上部シフト層６の膜厚が薄い場合でも、記憶層２にかかる漏れ磁場をゼロにできていることが判る。そして、下部シフト層８の膜厚が厚くなるほど、上部シフト層６の膜厚を薄くできることが判る。また、上部シフト層６と下部シフト層８の飽和磁化が同じ場合、また下部シフト層８の飽和磁化が上部シフト層６の飽和磁化より弱い場合、下部シフト層８の飽和磁化が上部シフト層６の飽和磁化より強い場合のいずれの場合でも、下部シフト層の膜厚が厚くなるほど、上部シフト層の膜厚を薄くできるという特性は変わらない。
【００２５】
ここで、下部シフト層８の膜厚は、上部シフト層６の膜厚より薄いほうが望ましい。これは、下部シフト層８は記憶層２の近くに配置されているため、その膜厚が厚くなると、記憶層に与える磁場の影響が大きくなり、記憶層２における磁化の反転を困難にするなどの不具合が生じるからである。このため、上部シフト層６及び下部シフト層８の最適な膜厚は、例えば図２及び図３に示す、ｙ＝ｘの破線より右下側のエリアから選ばれる。 以上により、下部シフト層８の膜厚を上部シフト層６の膜厚より薄くし、上部シフト層６及び下部シフト層８の最適な膜厚を選択することにより、記憶層２にかかる参照層３からの漏れ磁場を低減した素子を作製することができる。
【００２６】
前述したように、下部シフト層８の膜厚を上部シフト層６の膜厚より薄くし、上部シフト層６及び下部シフト層８の最適な膜厚を選択することにより、記憶層２にかかる参照層３からの漏れ磁場を低減でき、反転電流値及び書き込み電流のばらつきを低減することができる。さらに、磁気抵抗素子の合計膜厚を薄くでき、すなわち磁気抵抗素子の薄膜化によって、製造コストを低下させることができる。
【００２７】
本実施形態によれば、記憶層２にかかる参照層３からの漏れ磁場をキャンセルするために用いる磁性層（シフト調整層）の膜厚を低減することできる。これにより、磁気抵抗素子を薄膜化でき、製造コストを低下させることができる。さらに、記憶層の磁化方向を反転させる反転電流値及びそのばらつきを低減することが可能である。
【００２８】
次に、第１実施形態における、記憶層２、参照層３、上部シフト層６、および下部シフト層８に用いられる垂直磁気異方性を有する磁性材料について説明する。本実施形態のＭＴＪ素子に用いられる垂直磁化材料としては、以下の材料が用いられる。
【００２９】
（１）規則合金
膜面内方向に対して（００１）面に配向したｆｃｔ（face-centered tetragonal）構造を基本構造とするＬ１０構造の規則合金を用いることができる。
【００３０】
記憶層２および参照層３の磁性材料には、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、及びマンガン（Ｍｎ）のうち１つ以上の元素と、白金（Ｐｔ）、パラジウム（Ｐｄ）、ロジウム（Ｒｈ）、およびアルミ（Ａｌ）のうち１つ以上の元素とを含む合金であって、かつ結晶構造がＬ１０構造の規則合金が挙げられる。例えば、Ｆｅ５０Ｐｔ５０、Ｆｅ５０Ｐｄ５０、Ｃｏ５０Ｐｔ５０、Ｆｅ３０Ｎｉ２０Ｐｔ５０、Ｆｅ５０Ｐｔ３０Ｒｈ２０、Ｃｏ３０Ｎｉ２０Ｐｔ５０、Ｍｎ５０Ａｌ５０等の規則合金が挙げられる。これらの規則合金の組成比は一例であり、上記組成比に限定されるものではない。
【００３１】
なお、これらの規則合金に、銅（Ｃｕ）、亜鉛（Ｚｎ）、銀（Ａｇ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、鉄（Ｆｅ）、マンガン（Ｍｎ）、クロム（Ｃｒ）、バナジウム（Ｖ）、チタン（Ｔｉ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、ボロン（Ｂ）等の不純物元素単体或いはそれらの合金、又は絶縁物を加えて磁気異方性エネルギー密度、飽和磁化を低く調整することができる。また、組成比を調整することによって、Ｌ１０構造の規則合金とＬ１２構造の規則合金との混合層を用いても良い。
【００３２】
（２）不規則合金
コバルト（Ｃｏ）を主成分とし、クロム（Ｃｒ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、バナジウム（Ｖ）、タングステン（Ｗ）、ハフニウム（Ｈｆ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、鉄（Ｆｅ）、及びニッケル（Ｎｉ）のうち１つ以上の元素を含む不規則合金を用いることができる。不規則合金として、例えば、ＣｏＣｒ合金、ＣｏＰｔ合金、ＣｏＣｒＴａ合金、ＣｏＣｒＰｔ合金、ＣｏＣｒＰｔＴａ合金、ＣｏＣｒＮｂ合金等が挙げられる。これらの合金は、非磁性元素の割合を増加させて磁気異方性エネルギー密度、及び飽和磁化を調整することができる。
【００３３】
（３）人工格子
鉄（Ｆｅ）、コバルト（Ｃｏ）、及びニッケル（Ｎｉ）のうちの少なくとも１つの元素を含む合金と、クロム（Ｃｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、レニウム（Ｒｅ）、金（Ａｕ）、及び銅（Ｃｕ）のうちの少なくとも１つの元素を含む合金とが交互に積層された積層膜からなる人工格子が用いられる。例えば、Ｃｏ／Ｐｔ人工格子、Ｃｏ／Ｐｄ人工格子、ＣｏＣｒ／Ｐｔ人工格子、Ｃｏ／Ｒｕ人工格子、Ｃｏ／Ｏｓ人工格子、Ｃｏ／Ａｕ、Ｎｉ／Ｃｕ人工格子等が挙げられる。これらの人工格子は、磁性層への元素の添加、磁性層と非磁性層との膜厚比を調整することで、磁気異方性エネルギー密度、及び飽和磁化を調整することができる。
【００３４】
（４）重希土類金属
重希土類金属と遷移金属との合金からなる磁性体を用いることができる。例えば、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、或いはガドリニウム（Ｇｄ）と、遷移金属のうちの少なくとも１つの元素とを含むアモルファス合金を用いることができる。或いはサマリウム（Ｓｍ）、ネオジウム（Ｎｄ）、ディスプロシウム（Ｄｙ）と、遷移金属のうちの少なくとも１つの元素を含む合金を用いることができる。例えば、ＴｂＦｅ、ＴｂＣｏ、ＴｂＦｅＣｏ、ＤｙＴｂＦｅＣｏ、ＧｄＴｂＣｏ、ＳｍＣｏ、ＮｄＣｏ、ＤｙＣｏ等が挙げられる。これらの合金は、組成比を調整することで磁気異方性エネルギー密度、及び飽和磁化を調整することができる。
【００３５】
記憶層２と参照層３には、これらの層が非磁性層４と接する界面において高分極率を有するＣｏＦｅＢ或いはＣｏＦｅ、Ｆｅを挟んだ積層膜を用いることにより、高いＭＲ比を有する磁気抵抗素子を形成してもよい。また、上部シフト層６と下部シフト層８を同じ材料で形成すれば、磁気抵抗素子が製造し易いものとなる。
【００３６】
また、非磁性層５、７の材料としては、Ｍｏ、Ｎｂ、Ｔａ、Ｗ、Ｉｒ、Ｒｈ、Ｏｓ、Ｒｅ、Ｒｕのうちの少なくとも１つの元素を含む金属を用いることができる。
【００３７】
［第２実施形態］
次に、第２実施形態の磁気ランダムアクセスメモリ（ＭＲＡＭ）について図４および図５を参照して説明する。第２実施形態のＭＲＡＭは、第１実施形態の磁気抵抗素子を記憶素子として用いた構成となっている。以下の実施形態では、磁気抵抗素子として、第１実施形態の磁気抵抗素子１を用いた場合を述べる。
【００３８】
図４は、第２実施形態のＭＲＡＭの構成を示す回路図である。
【００３９】
第２実施形態のＭＲＡＭは、マトリクス状に配列された複数のメモリセルＭＣを有するメモリセルアレイ４０を備えている。メモリセルアレイ４０には、複数のビット線対ＢＬ，／ＢＬがそれぞれ列（カラム）方向に延在するように、配設されている。また、メモリセルアレイ４０には、複数のワード線ＷＬがそれぞれ行（ロウ）方向に延在するように、配設されている。
【００４０】
ビット線ＢＬとワード線ＷＬとの交差部分には、メモリセルＭＣが配置されている。各メモリセルＭＣは、磁気抵抗素子１、及び選択トランジスタ（例えば、ｎチャネルＭＯＳトランジスタ）４１を備えている。磁気抵抗素子１の一端は、ビット線ＢＬに接続されている。磁気抵抗素子１の他端は、選択トランジスタ４１のドレイン端子に接続されている。選択トランジスタ４１のソース端子は、ビット線／ＢＬに接続されている。さらに、選択トランジスタ４１のゲート端子は、ワード線ＷＬに接続されている。
【００４１】
ワード線ＷＬには、ロウデコーダ４２が接続されている。ビット線対ＢＬ，／ＢＬには、書き込み回路４４及び読み出し回路４５が接続されている。書き込み回路４４及び読み出し回路４５には、カラムデコーダ４３が接続されている。そして、各メモリセルＭＣは、ロウデコーダ４２及びカラムデコーダ４３により選択される。
【００４２】
メモリセルＭＣへのデータの書き込みは、以下のように行われる。まず、データ書き込みを行うメモリセルＭＣを選択するために、このメモリセルＭＣに接続されるワード線ＷＬが活性化される。これにより、選択トランジスタ４１がターンオンする。
【００４３】
ここで、磁気抵抗素子１には、書き込みデータに応じて、双方向の書き込み電流Ｉｗが供給される。具体的には、磁気抵抗素子１に左から右へ書き込み電流Ｉｗを供給する場合、書き込み回路４４は、ビット線ＢＬに正の電圧を印加し、ビット線／ＢＬに接地電圧を印加する。また、磁気抵抗素子１に右から左へ書き込み電流Ｉｗを供給する場合、書き込み回路４４は、ビット線／ＢＬに正の電圧を印加し、ビット線ＢＬに接地電圧を印加する。このようにして、メモリセルＭＣにデータ“０”、或いはデータ“１”を書き込むことができる。
【００４４】
次に、メモリセルＭＣからのデータ読み出しは、以下のように行われる。まず、選択されるメモリセルＭＣの選択トランジスタ４１がターンオンする。読み出し回路４５は、磁気抵抗素子１に、例えば右から左へ流れる読み出し電流Ｉｒを供給する、すなわちビット線／ＢＬからビット線ＢＬへ読み出し電流Ｉｒを供給する。読み出し回路４５は、この読み出し電流Ｉｒに基づいて磁気抵抗素子１の抵抗値を検出する。さらに、読み出し回路４５は、検出した抵抗値から磁気抵抗素子１に記憶されたデータを読み出す。
【００４５】
次に、実施形態のＭＲＡＭの構造について図５を参照して説明する。図５は、１個のメモリセルＭＣの構造を示す断面図である。
【００４６】
図示するように、メモリセルＭＣは、磁気抵抗素子（ＭＴＪ）１と選択トランジスタ４１を有している。ｐ型半導体基板５１の表面領域には、素子分離絶縁層４６が設けられている。この素子分離絶縁層４６が設けられていない半導体基板５１の表面領域は、素子が形成される素子領域（active area）となる。素子分離絶縁層４６は、例えばＳＴＩ（Shallow Trench Isolation）により構成される。ＳＴＩとしては、例えば酸化シリコンが用いられる。
【００４７】
半導体基板５１の素子領域には、互いに離隔したソース領域Ｓ及びドレイン領域Ｄが形成されている。このソース領域Ｓ及びドレイン領域Ｄは、それぞれ半導体基板５１内に高濃度の不純物、例えばｎ+型不純物を導入して形成されたｎ+型拡散領域から構成される。
【００４８】
ソース領域Ｓとドレイン領域Ｄ間の半導体基板５１上には、ゲート絶縁膜４１Ａが形成されている。ゲート絶縁膜４１Ａ上には、ゲート電極４１Ｂが形成されている。このゲート電極４１Ｂは、ワード線ＷＬとして機能する。このように、半導体基板５１には、選択トランジスタ４１が設けられている。
【００４９】
ソース領域Ｓ上には、コンタクト５２を介して配線層５３が形成されている。配線層５３は、ビット線／ＢＬとして機能する。ドレイン領域Ｄ上には、コンタクト５４を介して引き出し線５５が形成されている。
【００５０】
引き出し線５５上には、下部電極１０及び上部電極９に挟まれた磁気抵抗素子１が設けられている。上部電極９上には、配線層５６が形成されている。配線層５６は、ビット線ＢＬとして機能する。また、半導体基板５１と配線層５６との間は、例えば酸化シリコンからなる層間絶縁層５７で満たされている。
【００５１】
以上、詳述したように、第２実施形態によれば、磁気抵抗素子１を用いてＭＲＡＭを構成することができる。尚、磁気抵抗素子１は、スピン注入型の磁気メモリの他、磁壁移動型の磁気メモリとして使用することも可能である。
【００５２】
第２実施形態で示したＭＲＡＭは、様々な装置に適用することが可能である。以下に、ＭＲＡＭのいくつかの適用例について説明する。
【００５３】
［１］適用例１
図６は、デジタル加入者線（ＤＳＬ）用モデムのＤＳＬデータパス部を抽出して示している。
【００５４】
このモデムは、プログラマブルデジタルシグナルプロセッサ（ＤＳＰ：Digital Signal Processor）１００、アナログ−デジタル（Ａ／Ｄ）コンバータ１１０、デジタル−アナログ（Ｄ／Ａ）コンバータ１２０、送信ドライバ１３０、及び受信機増幅器１４０等を備えている。
【００５５】
図６では、バンドパスフィルタを省略しており、その代わりに回線コードプログラム（ＤＳＰで実行される、コード化される加入者回線情報、伝送条件等（回線コード：ＱＡＭ、ＣＡＰ、ＲＳＫ、ＦＭ、ＡＭ、ＰＡＭ、ＤＷＭＴ等）に応じてモデムを選択、動作させるためのプログラム）を保持するための種々のタイプのオプションのメモリとして、第２実施形態のＭＲＡＭ１７０と、ＥＥＰＲＯＭ（electrically erasable and programmable ROM）１８０とを示している。
【００５６】
なお、本適用例では、回線コードプログラムを保持するためのメモリとしてＭＲＡＭ１７０とＥＥＰＲＯＭ１８０との２種類のメモリを用いているが、ＥＥＰＲＯＭ１８０をＭＲＡＭに置き換えてもよい。即ち、２種類のメモリを用いず、ＭＲＡＭのみを用いるように構成してもよい。
【００５７】
［２］適用例２
図７は、別の適用例であり、携帯電話端末３００を示している。
【００５８】
通信機能を実現する通信部２００は、送受信アンテナ２０１、アンテナ共用器２０２、受信部２０３、ベースバンド処理部２０４、音声コーデックとして用いられるＤＳＰ（デジタル信号処理回路）２０５、スピーカ（受話器）２０６、マイクロホン（送話器）２０７、送信部２０８、及び周波数シンセサイザ２０９等を備えている。
【００５９】
また、この携帯電話端末３００には、当該携帯電話端末３００の各部を制御する制御部２２０が設けられている。制御部２２０は、ＣＰＵ２２１、ＲＯＭ２２２、第２実施形態のＭＲＡＭ２２３、及びフラッシュメモリ２２４がバス２２５を介して接続されて形成されるマイクロコンピュータである。
【００６０】
上記ＲＯＭ２２２には、ＣＰＵ２２１において実行されるプログラムや表示用のフォント等の必要となるデータが予め記憶されている。
【００６１】
ＭＲＡＭ２２３は、主に作業領域として用いられるものであり、ＣＰＵ２２１がプログラムの実行中において計算途中のデータ等を必要に応じて記憶したり、制御部２２０と各部との間でやり取りするデータを一時的に記憶したりする場合等に用いられる。
【００６２】
また、フラッシュメモリ２２４は、携帯電話端末３００の電源がオフされても、例えば、直前の設定条件等を記憶しておき、次の電源オン時に同じ設定にするような使用方法をする場合に、それらの設定パラメータを記憶しておくものである。これによって、携帯電話端末３００の電源がオフにされても、記憶されている設定パラメータを消失してしまうことがない。
【００６３】
また、この携帯電話端末３００には、音声データ再生処理部２１１、外部出力端子２１２、ＬＣＤコントローラ２１３、表示用のＬＣＤ（液晶ディスプレイ）２１４、及び呼び出し音を発生するリンガ２１５等が設けられている。
【００６４】
音声データ再生処理部２１１は、携帯電話端末３００に入力される音声データ（或いは、後述する外部メモリ２４０に記憶されるオーディオ情報（音声データ））を再生する。再生される音声データ（オーディオ情報）は、外部出力端子２１２を介してヘッドフォンや携帯型スピーカ等に伝えることにより、外部に取り出すことが可能である。
【００６５】
このように、音声データ再生処理部２１１を設けることにより、オーディオ情報の再生が可能となる。ＬＣＤコントローラ２１３は、例えばＣＰＵ２２１からの表示情報を、バス２２５を介して受け取り、ＬＣＤ２１４を制御するためのＬＣＤ制御情報に変換し、ＬＣＤ２１４を駆動して表示させる。
【００６６】
さらに、携帯電話端末３００には、インターフェース回路（Ｉ／Ｆ）２３１，２３３，２３５、外部メモリ２４０、外部メモリスロット２３２、キー操作部２３４、及び外部入出力端子２３６等が設けられている。上記外部メモリスロット２３２にはメモリカード等の外部メモリ２４０が挿入される。この外部メモリスロット２３２は、インターフェース回路（Ｉ／Ｆ）２３１を介してバス２２５に接続される。
【００６７】
このように、携帯電話端末３００にスロット２３２を設けることにより、携帯電話端末３００の内部の情報を外部メモリ２４０に書き込んだり、或いは外部メモリ２４０に記憶された情報（例えば、オーディオ情報）を携帯電話端末３００に入力したりすることが可能となる。
【００６８】
キー操作部２３４は、インターフェース回路（Ｉ／Ｆ）２３３を介してバス２２５に接続される。キー操作部２３４から入力されるキー入力情報は、例えば、ＣＰＵ２２１に伝えられる。外部入出力端子２３６は、インターフェース回路（Ｉ／Ｆ）２３５を介してバス２２５に接続される。この外部入出力端子２３６は、携帯電話端末３００に外部から種々の情報を入力したり、或いは携帯電話端末３００から外部へ情報を出力したりする際の端子として機能する。
【００６９】
なお、本適用例では、ＲＯＭ２２２、ＭＲＡＭ２２３、及びフラッシュメモリ２２４を用いているが、フラッシュメモリ２２４をＭＲＡＭに置き換えてもよいし、さらにＲＯＭ２２２もＭＲＡＭに置き換えることが可能である。
【００７０】
［３］適用例３
図８乃至図１２は、ＭＲＡＭをスマートメディア等のメディアコンテンツを収納するカード（ＭＲＡＭカード）に適用した例をそれぞれ示している。
【００７１】
図８に示すように、ＭＲＡＭカード本体４００には、ＭＲＡＭチップ４０１が内蔵されている。このカード本体４００には、ＭＲＡＭチップ４０１に対応する位置に開口部４０２が形成され、ＭＲＡＭチップ４０１が露出されている。この開口部４０２にはシャッター４０３が設けられており、当該ＭＲＡＭカードの携帯時にＭＲＡＭチップ４０１がシャッター４０３で保護されるようになっている。このシャッター４０３は、外部磁場を遮蔽する効果のある材料、例えばセラミックからなっている。
【００７２】
データを転写する場合には、シャッター４０３を開放してＭＲＡＭチップ４０１を露出させて行う。外部端子４０４は、ＭＲＡＭカードに記憶されたコンテンツデータを外部に取り出すためのものである。
【００７３】
図９及び図１０は、ＭＲＡＭカードにデータを転写するための、カード挿入型の転写装置を示している。
【００７４】
データ転写装置５００は、収納部５００ａを有している。この収納部５００ａには、第１ＭＲＡＭカード５５０が収納されている。収納部５００ａには、第１ＭＲＡＭカード５５０に電気的に接続される外部端子５３０が設けられており、この外部端子５３０を用いて第１ＭＲＡＭカード５５０のデータが書き換えられる。
【００７５】
エンドユーザの使用する第２ＭＲＡＭカード４５０を、矢印で示すように転写装置５００の挿入部５１０より挿入し、ストッパ５２０で止まるまで押し込む。このストッパ５２０は、第１ＭＲＡＭカード５５０と第２ＭＲＡＭカード４５０を位置合わせするための部材としても働く。第２ＭＲＡＭカード４５０が所定位置に配置されると、第１ＭＲＡＭデータ書き換え制御部から外部端子５３０に制御信号が供給され、第１ＭＲＡＭカード５５０に記憶されるデータが第２ＭＲＡＭカード４５０に転写される。
【００７６】
図１１は、ＭＲＡＭカードにデータを転写するための、はめ込み型の転写装置を示す断面図である。
【００７７】
この転写装置６００は、矢印で示すように、ストッパ５２０を目標に、第１ＭＲＡＭカード５５０上に第２ＭＲＡＭカード４５０をはめ込むように載置するタイプである。転写方法についてはカード挿入型と同一であるので、説明を省略する。
【００７８】
図１２は、ＭＲＡＭカードにデータを転写するための、スライド型の転写装置を示す断面図である。
【００７９】
この転写装置７００は、ＣＤ−ＲＯＭドライブやＤＶＤドライブと同様に、転写装置７００に受け皿スライド５６０が設けられており、この受け皿スライド５６０が矢印で示すように移動する。受け皿スライド５６０が破線の位置に移動したときに第２ＭＲＡＭカード４５０を受け皿スライド５６０に載置し、続いて受け皿スライド５６０が移動して第２ＭＲＡＭカード４５０を転写装置７００の内部へ搬送する。
【００８０】
ストッパ５２０に第２ＭＲＡＭカード４５０の先端部が当接するように搬送される点、及び転写方法についてはカード挿入型と同一であるので、説明を省略する。
【００８１】
第２実施形態で説明したＭＲＡＭは、高速ランダム書き込み可能なファイルメモリ、高速ダウンロード可能な携帯端末、高速ダウンロード可能な携帯プレーヤー、放送機器用半導体メモリ、ドライブレコーダ、ホームビデオ、通信用大容量バッファメモリ、及び防犯カメラ用半導体メモリなどに対して用いることができ、産業上のメリットは多大である。
【００８２】
以上説明したように実施形態によれば、記憶層にかかる漏れ磁場をキャンセルするために用いる磁性層（シフト調整層）の膜厚を薄くすることができる磁気抵抗素子及びそれを用いた磁気メモリを提供できる。さらには、記憶層の磁化方向を反転させる反転電流値及びそのばらつきを低減可能なスピン注入書き込み方式の磁気抵抗素子及びそれを用いた磁気メモリを提供することが可能である。
【００８３】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００８４】
１…ＭＴＪ素子、２…記憶層、３…参照層、４…非磁性層、５…非磁性層、６…上部シフト層、７…非磁性層、８…下部シフト層、４０…メモリセルアレイ、４１…選択トランジスタ、４１Ａ…ゲート絶縁膜、４１Ｂ…ゲート電極、４２…ロウデコーダ、４３…カラムデコーダ、４４…書き込み回路、４５…読み出し回路、４６…素子分離絶縁層、５１…半導体基板、５２…コンタクト、５３…配線層、５４…コンタクト、５５…引き出し線、５６…配線層、５７…層間絶縁層。
【技術分野】
【０００１】
本発明の実施形態は、磁気抵抗素子及び磁気メモリに係り、例えば双方向に電流を供給することで情報を記録することが可能な磁気抵抗素子及びそれを用いた磁気メモリに関する。
【背景技術】
【０００２】
強磁性トンネル接合を有する磁気抵抗素子はＭＴＪ（Magnetic Tunnel Junction）素子とも呼ばれ、その書き込み方式としてスピン角運動量移動（ＳＭＴ：spin-momentum-transfer）を用いた書き込み（スピン注入書き込み）方式が提案されている。
【０００３】
この磁気抵抗素子を構成する強磁性材料に、膜面垂直方向に磁化容易軸を有する、いわゆる垂直磁化膜を用いることが考えられている。垂直磁化型の構成で結晶磁気異方性を利用する場合、形状異方性を利用しないため、素子形状を面内磁化型に比べて小さくすることができる。また、磁化容易方向の分散も小さくできるため、大きな結晶磁気異方性を有する材料を採用することにより、熱擾乱耐性を維持しつつ、微細化と低電流化の両立が実現できる。
【０００４】
ＭＴＪ素子が有する記憶層および参照層は磁性層からなっており、外部に対して磁場を発生している。一般に、記憶層および参照層が垂直磁化型であるＭＴＪ素子において参照層から発生する漏れ磁場は、面内磁化型のＭＴＪ素子のそれに比べて大きい。また、参照層に比べて保磁力の小さい記憶層は、参照層からの漏れ磁場の影響を強く受ける。具体的には、参照層からの漏れ磁場の影響により、熱安定性が低下し、記憶層の磁化方向を反転させる反転電流値及びそのばらつきが増大するという問題が発生する。
【０００５】
垂直磁化型のＭＴＪ素子において、記憶層にかかる参照層からの漏れ磁場を低減する一つの施策として、参照層からの漏れ磁場をキャンセルするシフト調整層を設ける方法が提案されている。参照層からの漏れ磁場をキャンセルするシフト調整層に参照層と同程度の飽和磁化を有する材料を用いた場合、漏れ磁場をキャンセルするシフト調整層の膜厚は参照層の膜厚より厚く設計する必要がある。その結果、ＭＴＪ素子の膜厚が増加し、素子加工が困難になるという問題がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−８０７４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
記憶層にかかる参照層からの漏れ磁場をキャンセルするシフト調整層の膜厚を低減することできる磁気抵抗素子及びそれを用いた磁気メモリを提供する。
【課題を解決するための手段】
【０００８】
一実施態様の磁気抵抗素子は、膜面垂直方向に磁化容易軸を有し、磁化の向きが一方向に固定された第１の磁性層と、膜面垂直方向に磁化容易軸を有し、磁化の向きが可変である第２の磁性層と、前記第１の磁性層と前記第２の磁性層との間に設けられた第１の非磁性層と、前記第１の磁性層の、前記第１の非磁性層が配置された面と反対の面側に配置され、前記第１の磁性層が有する磁化の向きと反平行な磁化の向きを有する第３の磁性層と、前記第２の磁性層の、前記第１の非磁性層が配置された面と反対の面側に配置され、前記第１の磁性層が有する磁化の向きと反平行な磁化の向きを有する第４の磁性層と、前記第１の磁性層と前記第３の磁性層との間に配置された第２の非磁性層と、前記第２の磁性層と前記第４の磁性層との間に配置された第３の非磁性層とを具備し、前記第４の磁性層の膜厚は、第３の磁性層の膜厚より薄いことを特徴とする。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態の磁気抵抗素子の断面図である。
【図２】第１実施形態の磁気抵抗素子における上部シフト層と下部シフト層の膜厚を示す図である。
【図３】第１実施形態の磁気抵抗素子における上部シフト層と下部シフト層の膜厚を示す図である。
【図４】第２実施形態のＭＲＡＭの構成を示す回路図である。
【図５】第２実施形態のＭＲＡＭにおけるメモリセルの断面図である。
【図６】適用例としてのＤＳＬモデムのＤＳＬデータパス部を示すブロック図である。
【図７】適用例としての携帯電話端末を示すブロック図である。
【図８】適用例としてのＭＲＡＭカードの上面図である。
【図９】適用例としてのカード挿入型の転写装置の平面図である。
【図１０】適用例としてのカード挿入型の転写装置の断面図である。
【図１１】適用例としてのはめ込み型の転写装置の断面図である。
【図１２】適用例としてのスライド型の転写装置の断面図である。
【発明を実施するための形態】
【００１０】
以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。従って、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは云うまでもない。
【００１１】
［第１実施形態］
図１は、第１実施形態の磁気抵抗素子の断面図である。
【００１２】
本実施形態の磁気抵抗素子は、シングルピン構造のＭＴＪ素子１である。ＭＴＪ素子１は、記憶層２、参照層３、非磁性層４、非磁性層５、上部シフト層６、非磁性層７、及び下部シフト層８を有する積層構造を備えている。
【００１３】
記憶層２、参照層３、上部シフト層６、及び下部シフト層８は、磁性層から形成されている。非磁性層４は、記憶層２と参照層３との間に配置されている。非磁性層５は、参照層３と上部シフト層６との間に配置されている。非磁性層７は、記憶層２と下部シフト層８との間に配置されている。
【００１４】
すなわち、ＭＴＪ素子１は、下部シフト層８、非磁性層７、記憶層２、非磁性層４、参照層３、非磁性層５、および上部シフト層６が、この順序で積層された積層構造（図１に示す順序で形成された積層構造）、すなわちトップピン構造を有している。ＭＴＪ素子１は、また、下部シフト層８、非磁性層７、参照層３、非磁性層４、記憶層２、非磁性層５、および上部シフト層６が、この順序で積層された積層構造（図１に示す順序で、記憶層２と参照層３とを入れ換えた積層構造）、すなわちボトムピン構造であってもよい。
【００１５】
ＭＴＪ素子１は、記憶層２、参照層３、上部シフト層６、および下部シフト層８の磁化方向が膜面に対して垂直方向を向く、いわゆる垂直磁化型のＭＴＪ素子である。すなわち、記憶層２、参照層３、上部シフト層６、および下部シフト層８は、膜面に略垂直方向の磁気異方性を有している。ここで、「膜面」とは、各層の上面を意味する。
【００１６】
記憶層２は、スピン偏極した電子の作用により、磁化の向きが反転することが可能となっている。参照層３および上部シフト層６は、磁化が互いに逆方向に向いた反平行の磁化配列である。参照層３および下部シフト層８も、磁化が互いに逆方向に向いた反平行の磁化配列である。上部シフト層６及び下部シフト層８は、記憶層２にかかる参照層３からの漏れ磁場を低減する、すなわち記憶層２にかかる参照層３からの漏れ磁場をキャンセルする。
【００１７】
このＭＴＪ素子１は、非磁性層４が絶縁体の場合はトンネル磁気抵抗（ＴＭＲ：Tunneling Magnetoresistance）効果を有し、非磁性層４が金属の場合は巨大磁気抵抗（ＧＭＲ：Giant Magnetoresistance）効果を有する。ここで、非磁性層４が絶縁体の場合はＭｇＯ（酸化マグネシウム）、ＡｌＯ（酸化アルミニウム、例えばＡｌ２Ｏ３）等が用いられる。非磁性層４が金属の場合はＣｕ、Ａｕ、Ａｇ等が用いられる。
【００１８】
このような構成のＭＴＪ素子において、参照層３と上部シフト層６に同じ飽和磁化Ｍｓを有する材料を用いた場合、上部シフト層６の膜厚を参照層３の膜厚と同じ大きさにすると、記憶層２に加わる参照層３からの漏れ磁場を完全に打ち消すことができない。記憶層２に加わる漏れ磁場を完全に打ち消すには、上部シフト層６の膜厚を参照層３の膜厚より厚くする必要がある。すると、ＭＴＪ素子の膜厚が増加し、素子加工が困難になるという問題が生じる。
【００１９】
そこで、本発明者達は、鋭意研究に努め、記憶層２に加わる漏れ磁場の膜面垂直成分Ｈｚを打ち消すために必要なパラメータを求めた。ここで、“打ち消す”とは、記憶層２にかかる漏れ磁場の膜面垂直成分Ｈｚの面積平均が０となる場合を意味する。
【００２０】
この解析に用いたパラメータの値は、記憶層２の飽和磁化Ｍｓ、膜厚ｔの大きさは、それぞれ、Ｍｓ＝６７０（ｅｍｕ／ｃｍ３）、ｔ＝１．７ｎｍとし、参照層３の飽和磁化Ｍｓ１、膜厚ｔ１の大きさは、それぞれ、Ｍｓ１＝７６０（ｅｍｕ／ｃｍ３）、ｔ１＝８．５ｎｍとする。ここで、非磁性層４の厚さを１．０ｎｍとし、非磁性層５の厚さを１．０ｎｍ、非磁性層７の厚さを１．０ｎｍとする。
【００２１】
上部シフト層６の飽和磁化Ｍｓ２の大きさをＭｓ２＝９４０（ｅｍｕ／ｃｍ３）に固定した。さらに、下部シフト層８の飽和磁化Ｍｓ３は、７５２、９４０、１１２８（ｅｍｕ／ｃｍ３）と変化させた。もちろん、参照層３に対して、記憶層２、上部シフト層６、および下部シフト層８の磁化の方向は反対方向となるような向きである。
【００２２】
図２及び図３は、下部シフト層８、非磁性層７、記憶層２、非磁性層４、参照層３、非磁性層５、および上部シフト層６が、この順序で積層された積層構造について、記憶層２にかかる漏れ磁場をゼロにするのに必要な上部シフト層６と下部シフト層８の膜厚を計算した結果である。図２、図３は、それぞれ直径Ｒが４０ｎｍ、３０ｎｍの円柱形状のシングルピン構造のＭＴＪ素子の場合を示す。
【００２３】
横軸は上部シフト層６の膜厚を表し、縦軸は下部シフト層８の膜厚を表している。記憶層２にかかる漏れ磁場をゼロにするために、下部シフト層８の膜厚が０〜１ｎｍの場合、上部シフト層６の膜厚は３０ｎｍ程度必要である。しかし、下部シフト層８の膜厚が３．５ｎｍ以上ある場合、上部シフト層６の膜厚を１０ｎｍ以下にすることができる。
【００２４】
すなわち、下部シフト層８を配置することにより、上部シフト層６の膜厚が薄い場合でも、記憶層２にかかる漏れ磁場をゼロにできていることが判る。そして、下部シフト層８の膜厚が厚くなるほど、上部シフト層６の膜厚を薄くできることが判る。また、上部シフト層６と下部シフト層８の飽和磁化が同じ場合、また下部シフト層８の飽和磁化が上部シフト層６の飽和磁化より弱い場合、下部シフト層８の飽和磁化が上部シフト層６の飽和磁化より強い場合のいずれの場合でも、下部シフト層の膜厚が厚くなるほど、上部シフト層の膜厚を薄くできるという特性は変わらない。
【００２５】
ここで、下部シフト層８の膜厚は、上部シフト層６の膜厚より薄いほうが望ましい。これは、下部シフト層８は記憶層２の近くに配置されているため、その膜厚が厚くなると、記憶層に与える磁場の影響が大きくなり、記憶層２における磁化の反転を困難にするなどの不具合が生じるからである。このため、上部シフト層６及び下部シフト層８の最適な膜厚は、例えば図２及び図３に示す、ｙ＝ｘの破線より右下側のエリアから選ばれる。 以上により、下部シフト層８の膜厚を上部シフト層６の膜厚より薄くし、上部シフト層６及び下部シフト層８の最適な膜厚を選択することにより、記憶層２にかかる参照層３からの漏れ磁場を低減した素子を作製することができる。
【００２６】
前述したように、下部シフト層８の膜厚を上部シフト層６の膜厚より薄くし、上部シフト層６及び下部シフト層８の最適な膜厚を選択することにより、記憶層２にかかる参照層３からの漏れ磁場を低減でき、反転電流値及び書き込み電流のばらつきを低減することができる。さらに、磁気抵抗素子の合計膜厚を薄くでき、すなわち磁気抵抗素子の薄膜化によって、製造コストを低下させることができる。
【００２７】
本実施形態によれば、記憶層２にかかる参照層３からの漏れ磁場をキャンセルするために用いる磁性層（シフト調整層）の膜厚を低減することできる。これにより、磁気抵抗素子を薄膜化でき、製造コストを低下させることができる。さらに、記憶層の磁化方向を反転させる反転電流値及びそのばらつきを低減することが可能である。
【００２８】
次に、第１実施形態における、記憶層２、参照層３、上部シフト層６、および下部シフト層８に用いられる垂直磁気異方性を有する磁性材料について説明する。本実施形態のＭＴＪ素子に用いられる垂直磁化材料としては、以下の材料が用いられる。
【００２９】
（１）規則合金
膜面内方向に対して（００１）面に配向したｆｃｔ（face-centered tetragonal）構造を基本構造とするＬ１０構造の規則合金を用いることができる。
【００３０】
記憶層２および参照層３の磁性材料には、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、及びマンガン（Ｍｎ）のうち１つ以上の元素と、白金（Ｐｔ）、パラジウム（Ｐｄ）、ロジウム（Ｒｈ）、およびアルミ（Ａｌ）のうち１つ以上の元素とを含む合金であって、かつ結晶構造がＬ１０構造の規則合金が挙げられる。例えば、Ｆｅ５０Ｐｔ５０、Ｆｅ５０Ｐｄ５０、Ｃｏ５０Ｐｔ５０、Ｆｅ３０Ｎｉ２０Ｐｔ５０、Ｆｅ５０Ｐｔ３０Ｒｈ２０、Ｃｏ３０Ｎｉ２０Ｐｔ５０、Ｍｎ５０Ａｌ５０等の規則合金が挙げられる。これらの規則合金の組成比は一例であり、上記組成比に限定されるものではない。
【００３１】
なお、これらの規則合金に、銅（Ｃｕ）、亜鉛（Ｚｎ）、銀（Ａｇ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、鉄（Ｆｅ）、マンガン（Ｍｎ）、クロム（Ｃｒ）、バナジウム（Ｖ）、チタン（Ｔｉ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、ボロン（Ｂ）等の不純物元素単体或いはそれらの合金、又は絶縁物を加えて磁気異方性エネルギー密度、飽和磁化を低く調整することができる。また、組成比を調整することによって、Ｌ１０構造の規則合金とＬ１２構造の規則合金との混合層を用いても良い。
【００３２】
（２）不規則合金
コバルト（Ｃｏ）を主成分とし、クロム（Ｃｒ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、バナジウム（Ｖ）、タングステン（Ｗ）、ハフニウム（Ｈｆ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、鉄（Ｆｅ）、及びニッケル（Ｎｉ）のうち１つ以上の元素を含む不規則合金を用いることができる。不規則合金として、例えば、ＣｏＣｒ合金、ＣｏＰｔ合金、ＣｏＣｒＴａ合金、ＣｏＣｒＰｔ合金、ＣｏＣｒＰｔＴａ合金、ＣｏＣｒＮｂ合金等が挙げられる。これらの合金は、非磁性元素の割合を増加させて磁気異方性エネルギー密度、及び飽和磁化を調整することができる。
【００３３】
（３）人工格子
鉄（Ｆｅ）、コバルト（Ｃｏ）、及びニッケル（Ｎｉ）のうちの少なくとも１つの元素を含む合金と、クロム（Ｃｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、レニウム（Ｒｅ）、金（Ａｕ）、及び銅（Ｃｕ）のうちの少なくとも１つの元素を含む合金とが交互に積層された積層膜からなる人工格子が用いられる。例えば、Ｃｏ／Ｐｔ人工格子、Ｃｏ／Ｐｄ人工格子、ＣｏＣｒ／Ｐｔ人工格子、Ｃｏ／Ｒｕ人工格子、Ｃｏ／Ｏｓ人工格子、Ｃｏ／Ａｕ、Ｎｉ／Ｃｕ人工格子等が挙げられる。これらの人工格子は、磁性層への元素の添加、磁性層と非磁性層との膜厚比を調整することで、磁気異方性エネルギー密度、及び飽和磁化を調整することができる。
【００３４】
（４）重希土類金属
重希土類金属と遷移金属との合金からなる磁性体を用いることができる。例えば、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、或いはガドリニウム（Ｇｄ）と、遷移金属のうちの少なくとも１つの元素とを含むアモルファス合金を用いることができる。或いはサマリウム（Ｓｍ）、ネオジウム（Ｎｄ）、ディスプロシウム（Ｄｙ）と、遷移金属のうちの少なくとも１つの元素を含む合金を用いることができる。例えば、ＴｂＦｅ、ＴｂＣｏ、ＴｂＦｅＣｏ、ＤｙＴｂＦｅＣｏ、ＧｄＴｂＣｏ、ＳｍＣｏ、ＮｄＣｏ、ＤｙＣｏ等が挙げられる。これらの合金は、組成比を調整することで磁気異方性エネルギー密度、及び飽和磁化を調整することができる。
【００３５】
記憶層２と参照層３には、これらの層が非磁性層４と接する界面において高分極率を有するＣｏＦｅＢ或いはＣｏＦｅ、Ｆｅを挟んだ積層膜を用いることにより、高いＭＲ比を有する磁気抵抗素子を形成してもよい。また、上部シフト層６と下部シフト層８を同じ材料で形成すれば、磁気抵抗素子が製造し易いものとなる。
【００３６】
また、非磁性層５、７の材料としては、Ｍｏ、Ｎｂ、Ｔａ、Ｗ、Ｉｒ、Ｒｈ、Ｏｓ、Ｒｅ、Ｒｕのうちの少なくとも１つの元素を含む金属を用いることができる。
【００３７】
［第２実施形態］
次に、第２実施形態の磁気ランダムアクセスメモリ（ＭＲＡＭ）について図４および図５を参照して説明する。第２実施形態のＭＲＡＭは、第１実施形態の磁気抵抗素子を記憶素子として用いた構成となっている。以下の実施形態では、磁気抵抗素子として、第１実施形態の磁気抵抗素子１を用いた場合を述べる。
【００３８】
図４は、第２実施形態のＭＲＡＭの構成を示す回路図である。
【００３９】
第２実施形態のＭＲＡＭは、マトリクス状に配列された複数のメモリセルＭＣを有するメモリセルアレイ４０を備えている。メモリセルアレイ４０には、複数のビット線対ＢＬ，／ＢＬがそれぞれ列（カラム）方向に延在するように、配設されている。また、メモリセルアレイ４０には、複数のワード線ＷＬがそれぞれ行（ロウ）方向に延在するように、配設されている。
【００４０】
ビット線ＢＬとワード線ＷＬとの交差部分には、メモリセルＭＣが配置されている。各メモリセルＭＣは、磁気抵抗素子１、及び選択トランジスタ（例えば、ｎチャネルＭＯＳトランジスタ）４１を備えている。磁気抵抗素子１の一端は、ビット線ＢＬに接続されている。磁気抵抗素子１の他端は、選択トランジスタ４１のドレイン端子に接続されている。選択トランジスタ４１のソース端子は、ビット線／ＢＬに接続されている。さらに、選択トランジスタ４１のゲート端子は、ワード線ＷＬに接続されている。
【００４１】
ワード線ＷＬには、ロウデコーダ４２が接続されている。ビット線対ＢＬ，／ＢＬには、書き込み回路４４及び読み出し回路４５が接続されている。書き込み回路４４及び読み出し回路４５には、カラムデコーダ４３が接続されている。そして、各メモリセルＭＣは、ロウデコーダ４２及びカラムデコーダ４３により選択される。
【００４２】
メモリセルＭＣへのデータの書き込みは、以下のように行われる。まず、データ書き込みを行うメモリセルＭＣを選択するために、このメモリセルＭＣに接続されるワード線ＷＬが活性化される。これにより、選択トランジスタ４１がターンオンする。
【００４３】
ここで、磁気抵抗素子１には、書き込みデータに応じて、双方向の書き込み電流Ｉｗが供給される。具体的には、磁気抵抗素子１に左から右へ書き込み電流Ｉｗを供給する場合、書き込み回路４４は、ビット線ＢＬに正の電圧を印加し、ビット線／ＢＬに接地電圧を印加する。また、磁気抵抗素子１に右から左へ書き込み電流Ｉｗを供給する場合、書き込み回路４４は、ビット線／ＢＬに正の電圧を印加し、ビット線ＢＬに接地電圧を印加する。このようにして、メモリセルＭＣにデータ“０”、或いはデータ“１”を書き込むことができる。
【００４４】
次に、メモリセルＭＣからのデータ読み出しは、以下のように行われる。まず、選択されるメモリセルＭＣの選択トランジスタ４１がターンオンする。読み出し回路４５は、磁気抵抗素子１に、例えば右から左へ流れる読み出し電流Ｉｒを供給する、すなわちビット線／ＢＬからビット線ＢＬへ読み出し電流Ｉｒを供給する。読み出し回路４５は、この読み出し電流Ｉｒに基づいて磁気抵抗素子１の抵抗値を検出する。さらに、読み出し回路４５は、検出した抵抗値から磁気抵抗素子１に記憶されたデータを読み出す。
【００４５】
次に、実施形態のＭＲＡＭの構造について図５を参照して説明する。図５は、１個のメモリセルＭＣの構造を示す断面図である。
【００４６】
図示するように、メモリセルＭＣは、磁気抵抗素子（ＭＴＪ）１と選択トランジスタ４１を有している。ｐ型半導体基板５１の表面領域には、素子分離絶縁層４６が設けられている。この素子分離絶縁層４６が設けられていない半導体基板５１の表面領域は、素子が形成される素子領域（active area）となる。素子分離絶縁層４６は、例えばＳＴＩ（Shallow Trench Isolation）により構成される。ＳＴＩとしては、例えば酸化シリコンが用いられる。
【００４７】
半導体基板５１の素子領域には、互いに離隔したソース領域Ｓ及びドレイン領域Ｄが形成されている。このソース領域Ｓ及びドレイン領域Ｄは、それぞれ半導体基板５１内に高濃度の不純物、例えばｎ+型不純物を導入して形成されたｎ+型拡散領域から構成される。
【００４８】
ソース領域Ｓとドレイン領域Ｄ間の半導体基板５１上には、ゲート絶縁膜４１Ａが形成されている。ゲート絶縁膜４１Ａ上には、ゲート電極４１Ｂが形成されている。このゲート電極４１Ｂは、ワード線ＷＬとして機能する。このように、半導体基板５１には、選択トランジスタ４１が設けられている。
【００４９】
ソース領域Ｓ上には、コンタクト５２を介して配線層５３が形成されている。配線層５３は、ビット線／ＢＬとして機能する。ドレイン領域Ｄ上には、コンタクト５４を介して引き出し線５５が形成されている。
【００５０】
引き出し線５５上には、下部電極１０及び上部電極９に挟まれた磁気抵抗素子１が設けられている。上部電極９上には、配線層５６が形成されている。配線層５６は、ビット線ＢＬとして機能する。また、半導体基板５１と配線層５６との間は、例えば酸化シリコンからなる層間絶縁層５７で満たされている。
【００５１】
以上、詳述したように、第２実施形態によれば、磁気抵抗素子１を用いてＭＲＡＭを構成することができる。尚、磁気抵抗素子１は、スピン注入型の磁気メモリの他、磁壁移動型の磁気メモリとして使用することも可能である。
【００５２】
第２実施形態で示したＭＲＡＭは、様々な装置に適用することが可能である。以下に、ＭＲＡＭのいくつかの適用例について説明する。
【００５３】
［１］適用例１
図６は、デジタル加入者線（ＤＳＬ）用モデムのＤＳＬデータパス部を抽出して示している。
【００５４】
このモデムは、プログラマブルデジタルシグナルプロセッサ（ＤＳＰ：Digital Signal Processor）１００、アナログ−デジタル（Ａ／Ｄ）コンバータ１１０、デジタル−アナログ（Ｄ／Ａ）コンバータ１２０、送信ドライバ１３０、及び受信機増幅器１４０等を備えている。
【００５５】
図６では、バンドパスフィルタを省略しており、その代わりに回線コードプログラム（ＤＳＰで実行される、コード化される加入者回線情報、伝送条件等（回線コード：ＱＡＭ、ＣＡＰ、ＲＳＫ、ＦＭ、ＡＭ、ＰＡＭ、ＤＷＭＴ等）に応じてモデムを選択、動作させるためのプログラム）を保持するための種々のタイプのオプションのメモリとして、第２実施形態のＭＲＡＭ１７０と、ＥＥＰＲＯＭ（electrically erasable and programmable ROM）１８０とを示している。
【００５６】
なお、本適用例では、回線コードプログラムを保持するためのメモリとしてＭＲＡＭ１７０とＥＥＰＲＯＭ１８０との２種類のメモリを用いているが、ＥＥＰＲＯＭ１８０をＭＲＡＭに置き換えてもよい。即ち、２種類のメモリを用いず、ＭＲＡＭのみを用いるように構成してもよい。
【００５７】
［２］適用例２
図７は、別の適用例であり、携帯電話端末３００を示している。
【００５８】
通信機能を実現する通信部２００は、送受信アンテナ２０１、アンテナ共用器２０２、受信部２０３、ベースバンド処理部２０４、音声コーデックとして用いられるＤＳＰ（デジタル信号処理回路）２０５、スピーカ（受話器）２０６、マイクロホン（送話器）２０７、送信部２０８、及び周波数シンセサイザ２０９等を備えている。
【００５９】
また、この携帯電話端末３００には、当該携帯電話端末３００の各部を制御する制御部２２０が設けられている。制御部２２０は、ＣＰＵ２２１、ＲＯＭ２２２、第２実施形態のＭＲＡＭ２２３、及びフラッシュメモリ２２４がバス２２５を介して接続されて形成されるマイクロコンピュータである。
【００６０】
上記ＲＯＭ２２２には、ＣＰＵ２２１において実行されるプログラムや表示用のフォント等の必要となるデータが予め記憶されている。
【００６１】
ＭＲＡＭ２２３は、主に作業領域として用いられるものであり、ＣＰＵ２２１がプログラムの実行中において計算途中のデータ等を必要に応じて記憶したり、制御部２２０と各部との間でやり取りするデータを一時的に記憶したりする場合等に用いられる。
【００６２】
また、フラッシュメモリ２２４は、携帯電話端末３００の電源がオフされても、例えば、直前の設定条件等を記憶しておき、次の電源オン時に同じ設定にするような使用方法をする場合に、それらの設定パラメータを記憶しておくものである。これによって、携帯電話端末３００の電源がオフにされても、記憶されている設定パラメータを消失してしまうことがない。
【００６３】
また、この携帯電話端末３００には、音声データ再生処理部２１１、外部出力端子２１２、ＬＣＤコントローラ２１３、表示用のＬＣＤ（液晶ディスプレイ）２１４、及び呼び出し音を発生するリンガ２１５等が設けられている。
【００６４】
音声データ再生処理部２１１は、携帯電話端末３００に入力される音声データ（或いは、後述する外部メモリ２４０に記憶されるオーディオ情報（音声データ））を再生する。再生される音声データ（オーディオ情報）は、外部出力端子２１２を介してヘッドフォンや携帯型スピーカ等に伝えることにより、外部に取り出すことが可能である。
【００６５】
このように、音声データ再生処理部２１１を設けることにより、オーディオ情報の再生が可能となる。ＬＣＤコントローラ２１３は、例えばＣＰＵ２２１からの表示情報を、バス２２５を介して受け取り、ＬＣＤ２１４を制御するためのＬＣＤ制御情報に変換し、ＬＣＤ２１４を駆動して表示させる。
【００６６】
さらに、携帯電話端末３００には、インターフェース回路（Ｉ／Ｆ）２３１，２３３，２３５、外部メモリ２４０、外部メモリスロット２３２、キー操作部２３４、及び外部入出力端子２３６等が設けられている。上記外部メモリスロット２３２にはメモリカード等の外部メモリ２４０が挿入される。この外部メモリスロット２３２は、インターフェース回路（Ｉ／Ｆ）２３１を介してバス２２５に接続される。
【００６７】
このように、携帯電話端末３００にスロット２３２を設けることにより、携帯電話端末３００の内部の情報を外部メモリ２４０に書き込んだり、或いは外部メモリ２４０に記憶された情報（例えば、オーディオ情報）を携帯電話端末３００に入力したりすることが可能となる。
【００６８】
キー操作部２３４は、インターフェース回路（Ｉ／Ｆ）２３３を介してバス２２５に接続される。キー操作部２３４から入力されるキー入力情報は、例えば、ＣＰＵ２２１に伝えられる。外部入出力端子２３６は、インターフェース回路（Ｉ／Ｆ）２３５を介してバス２２５に接続される。この外部入出力端子２３６は、携帯電話端末３００に外部から種々の情報を入力したり、或いは携帯電話端末３００から外部へ情報を出力したりする際の端子として機能する。
【００６９】
なお、本適用例では、ＲＯＭ２２２、ＭＲＡＭ２２３、及びフラッシュメモリ２２４を用いているが、フラッシュメモリ２２４をＭＲＡＭに置き換えてもよいし、さらにＲＯＭ２２２もＭＲＡＭに置き換えることが可能である。
【００７０】
［３］適用例３
図８乃至図１２は、ＭＲＡＭをスマートメディア等のメディアコンテンツを収納するカード（ＭＲＡＭカード）に適用した例をそれぞれ示している。
【００７１】
図８に示すように、ＭＲＡＭカード本体４００には、ＭＲＡＭチップ４０１が内蔵されている。このカード本体４００には、ＭＲＡＭチップ４０１に対応する位置に開口部４０２が形成され、ＭＲＡＭチップ４０１が露出されている。この開口部４０２にはシャッター４０３が設けられており、当該ＭＲＡＭカードの携帯時にＭＲＡＭチップ４０１がシャッター４０３で保護されるようになっている。このシャッター４０３は、外部磁場を遮蔽する効果のある材料、例えばセラミックからなっている。
【００７２】
データを転写する場合には、シャッター４０３を開放してＭＲＡＭチップ４０１を露出させて行う。外部端子４０４は、ＭＲＡＭカードに記憶されたコンテンツデータを外部に取り出すためのものである。
【００７３】
図９及び図１０は、ＭＲＡＭカードにデータを転写するための、カード挿入型の転写装置を示している。
【００７４】
データ転写装置５００は、収納部５００ａを有している。この収納部５００ａには、第１ＭＲＡＭカード５５０が収納されている。収納部５００ａには、第１ＭＲＡＭカード５５０に電気的に接続される外部端子５３０が設けられており、この外部端子５３０を用いて第１ＭＲＡＭカード５５０のデータが書き換えられる。
【００７５】
エンドユーザの使用する第２ＭＲＡＭカード４５０を、矢印で示すように転写装置５００の挿入部５１０より挿入し、ストッパ５２０で止まるまで押し込む。このストッパ５２０は、第１ＭＲＡＭカード５５０と第２ＭＲＡＭカード４５０を位置合わせするための部材としても働く。第２ＭＲＡＭカード４５０が所定位置に配置されると、第１ＭＲＡＭデータ書き換え制御部から外部端子５３０に制御信号が供給され、第１ＭＲＡＭカード５５０に記憶されるデータが第２ＭＲＡＭカード４５０に転写される。
【００７６】
図１１は、ＭＲＡＭカードにデータを転写するための、はめ込み型の転写装置を示す断面図である。
【００７７】
この転写装置６００は、矢印で示すように、ストッパ５２０を目標に、第１ＭＲＡＭカード５５０上に第２ＭＲＡＭカード４５０をはめ込むように載置するタイプである。転写方法についてはカード挿入型と同一であるので、説明を省略する。
【００７８】
図１２は、ＭＲＡＭカードにデータを転写するための、スライド型の転写装置を示す断面図である。
【００７９】
この転写装置７００は、ＣＤ−ＲＯＭドライブやＤＶＤドライブと同様に、転写装置７００に受け皿スライド５６０が設けられており、この受け皿スライド５６０が矢印で示すように移動する。受け皿スライド５６０が破線の位置に移動したときに第２ＭＲＡＭカード４５０を受け皿スライド５６０に載置し、続いて受け皿スライド５６０が移動して第２ＭＲＡＭカード４５０を転写装置７００の内部へ搬送する。
【００８０】
ストッパ５２０に第２ＭＲＡＭカード４５０の先端部が当接するように搬送される点、及び転写方法についてはカード挿入型と同一であるので、説明を省略する。
【００８１】
第２実施形態で説明したＭＲＡＭは、高速ランダム書き込み可能なファイルメモリ、高速ダウンロード可能な携帯端末、高速ダウンロード可能な携帯プレーヤー、放送機器用半導体メモリ、ドライブレコーダ、ホームビデオ、通信用大容量バッファメモリ、及び防犯カメラ用半導体メモリなどに対して用いることができ、産業上のメリットは多大である。
【００８２】
以上説明したように実施形態によれば、記憶層にかかる漏れ磁場をキャンセルするために用いる磁性層（シフト調整層）の膜厚を薄くすることができる磁気抵抗素子及びそれを用いた磁気メモリを提供できる。さらには、記憶層の磁化方向を反転させる反転電流値及びそのばらつきを低減可能なスピン注入書き込み方式の磁気抵抗素子及びそれを用いた磁気メモリを提供することが可能である。
【００８３】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００８４】
１…ＭＴＪ素子、２…記憶層、３…参照層、４…非磁性層、５…非磁性層、６…上部シフト層、７…非磁性層、８…下部シフト層、４０…メモリセルアレイ、４１…選択トランジスタ、４１Ａ…ゲート絶縁膜、４１Ｂ…ゲート電極、４２…ロウデコーダ、４３…カラムデコーダ、４４…書き込み回路、４５…読み出し回路、４６…素子分離絶縁層、５１…半導体基板、５２…コンタクト、５３…配線層、５４…コンタクト、５５…引き出し線、５６…配線層、５７…層間絶縁層。
【特許請求の範囲】
【請求項１】
膜面垂直方向に磁化容易軸を有し、磁化の向きが一方向に固定された第１の磁性層と、
膜面垂直方向に磁化容易軸を有し、磁化の向きが可変である第２の磁性層と、
前記第１の磁性層と前記第２の磁性層との間に設けられた第１の非磁性層と、
前記第１の磁性層の、前記第１の非磁性層が配置された面と反対の面側に配置され、前記第１の磁性層が有する磁化の向きと反平行な磁化の向きを有する第３の磁性層と、
前記第２の磁性層の、前記第１の非磁性層が配置された面と反対の面側に配置され、前記第１の磁性層が有する磁化の向きと反平行な磁化の向きを有する第４の磁性層と、
前記第１の磁性層と前記第３の磁性層との間に配置された第２の非磁性層と、
前記第２の磁性層と前記第４の磁性層との間に配置された第３の非磁性層と、
を具備し、
前記第４の磁性層の膜厚は、第３の磁性層の膜厚より薄いことを特徴とする磁気抵抗素子。
【請求項２】
前記第２の非磁性層及び第３の非磁性層は、Ｍｏ、Ｎｂ、Ｔａ、Ｗ、Ｉｒ、Ｒｈ、Ｏｓ、Ｒｅ、Ｒｕのうちの少なくとも１つの元素を含む金属を有することを特徴とする請求項１に記載の磁気抵抗素子。
【請求項３】
前記第３の磁性層と前記第４の磁性層は同じ材料を含むことを特徴とする請求項１または２に記載の磁気抵抗素子。
【請求項４】
請求項１乃至３のいずれかに記載の磁気抵抗素子と、
前記磁気抵抗素子に対して通電を行う第１、第２の電極と、
を含むメモリセルを具備することを特徴とする磁気メモリ。
【請求項５】
前記第１の電極に電気的に接続された第１の配線と、
前記第２の電極に電気的に接続された第２の配線と、
前記第１の配線および前記第２の配線に電気的に接続され、かつ前記磁気抵抗素子に双方向に電流を供給する書き込み回路と、
をさらに具備することを特徴とする請求項４記載の磁気メモリ。
【請求項６】
前記磁気抵抗素子の前記第２の電極と前記第１の配線との間に接続される選択トランジスタと、
前記選択トランジスタのオン／オフを制御する第３の配線と、
をさらに具備することを特徴とする請求項５記載の磁気メモリ。
【請求項１】
膜面垂直方向に磁化容易軸を有し、磁化の向きが一方向に固定された第１の磁性層と、
膜面垂直方向に磁化容易軸を有し、磁化の向きが可変である第２の磁性層と、
前記第１の磁性層と前記第２の磁性層との間に設けられた第１の非磁性層と、
前記第１の磁性層の、前記第１の非磁性層が配置された面と反対の面側に配置され、前記第１の磁性層が有する磁化の向きと反平行な磁化の向きを有する第３の磁性層と、
前記第２の磁性層の、前記第１の非磁性層が配置された面と反対の面側に配置され、前記第１の磁性層が有する磁化の向きと反平行な磁化の向きを有する第４の磁性層と、
前記第１の磁性層と前記第３の磁性層との間に配置された第２の非磁性層と、
前記第２の磁性層と前記第４の磁性層との間に配置された第３の非磁性層と、
を具備し、
前記第４の磁性層の膜厚は、第３の磁性層の膜厚より薄いことを特徴とする磁気抵抗素子。
【請求項２】
前記第２の非磁性層及び第３の非磁性層は、Ｍｏ、Ｎｂ、Ｔａ、Ｗ、Ｉｒ、Ｒｈ、Ｏｓ、Ｒｅ、Ｒｕのうちの少なくとも１つの元素を含む金属を有することを特徴とする請求項１に記載の磁気抵抗素子。
【請求項３】
前記第３の磁性層と前記第４の磁性層は同じ材料を含むことを特徴とする請求項１または２に記載の磁気抵抗素子。
【請求項４】
請求項１乃至３のいずれかに記載の磁気抵抗素子と、
前記磁気抵抗素子に対して通電を行う第１、第２の電極と、
を含むメモリセルを具備することを特徴とする磁気メモリ。
【請求項５】
前記第１の電極に電気的に接続された第１の配線と、
前記第２の電極に電気的に接続された第２の配線と、
前記第１の配線および前記第２の配線に電気的に接続され、かつ前記磁気抵抗素子に双方向に電流を供給する書き込み回路と、
をさらに具備することを特徴とする請求項４記載の磁気メモリ。
【請求項６】
前記磁気抵抗素子の前記第２の電極と前記第１の配線との間に接続される選択トランジスタと、
前記選択トランジスタのオン／オフを制御する第３の配線と、
をさらに具備することを特徴とする請求項５記載の磁気メモリ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１３−１６５４２（Ｐ２０１３−１６５４２Ａ）
【公開日】平成２５年１月２４日（２０１３．１．２４）
【国際特許分類】
【出願番号】特願２０１１−１４６３２９（Ｐ２０１１−１４６３２９）
【出願日】平成２３年６月３０日（２０１１．６．３０）
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２２年度独立行政法人新エネルギー・産業技術総合開発機構「スピントロニクス不揮発性機能技術プロジェクト」委託研究、産業技術力強化法第１９条の適用を受ける特許出願
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２５年１月２４日（２０１３．１．２４）
【国際特許分類】
【出願日】平成２３年６月３０日（２０１１．６．３０）
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２２年度独立行政法人新エネルギー・産業技術総合開発機構「スピントロニクス不揮発性機能技術プロジェクト」委託研究、産業技術力強化法第１９条の適用を受ける特許出願
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]