【課題】ＥＣＵ単体のコスト増加を抑制しつつ、バックアップデータの冗長性を向上させることができる車両用データ記憶装置を提供することにある。
【解決手段】第１のＥＣＵ１００は、データを一時的に記憶する第１のＲＡＭ１４０と、バックアップデータを記憶する不揮発性メモリからなる第１のデータ記憶部１５０を備える。データ送受信処理部１２０Ｂは、第１のＥＣＵ１００におけるバックアップデータをネットワークを介して第２のＥＣＵ２００に送信し、また、第２のＥＣＵ２００からバックアップデータをネットワークを介して受信する。第２のＥＣＵ２００のデータ返信処理部２２０Ｃは、データ送受信処理部１２Ｂからのバックアップデータを第２のデータ記憶部２５０に記憶し、また、第２のデータ記憶部２５０に記憶された第１のＥＣＵ１００のバックアップデータをネットワークを介して第１のＥＣＵ１００に返信する。 （もっと読む）

【課題】 不揮発メモリを備えた端末装置で、不揮発メモリを脱着する場合でも、不揮発メモリの再書き込みを行う最適な時期を検出し、再書き込みを行う手段を提供する。
【解決手段】 端末装置は、装置内部の温度を検出し、検出した温度に応じて割り込み信号を出力する高温検出カウンタ回路を備え、不揮発メモリのブロックの管理領域には、データが書き込まれた時、及び装置が停止される直前のシステム時間とストレス加速時間とが記録され、装置が再起動される時には、装置が停止される直前のストレス加速時間から継続してストレス加速時間をカウントすることで、不揮発メモリを脱着する場合でも、不揮発メモリの再書き込みを行う最適な時期を検出し、再書き込みすることができる。 （もっと読む）

【課題】メモリ・デバイスおよびその動作方法に関し、待ち状態のプログラム動作の障害を示すための非同期電子フェイル信号により、プログラムの正常な完了のためにコントローラまたはプロセッサがいくつかのＮＶＭデバイスのステータス・レジスタをポーリングするプロセスを必要とせずに、こうした障害を管理する技法を提供する。
【解決手段】メモリ・システム１００は、読取りプログラム・コマンド等の命令および情報を外部ホストから受け取り、コントローラ１５０またはプロセッサ１６０により提供される情報を記憶するためのＮＶＭデバイス１１０を有する。ＮＶＭデバイス１１０は、不揮発性メモリ・セルのアレイと直前の待ち状態のプログラム動作のパスをモニタするための書込み状態マシン１１５とを備える。 （もっと読む）

【課題】 高温時に特性の劣化するデバイスを備えた装置で、その装置内部が高温になった場合に、簡易な方法で、処置を行う最適な時期を検出する手段を提供する。
【解決手段】 端末装置は、装置温度を検出し、検出した温度に応じて重み付けしたストレス加速時間をストレスカウント値として積算し、ストレスカウント値が設定された値以上になったときに割り込み信号を出力する高温検出カウンタ回路と、装置の動作を制御するＣＰＵとを備え、ＣＰＵが高温検出カウンタ回路からの割り込み信号を累積カウントした累積ストレス加速時間と、タイマ回路からのシステム時間との合計値が、設定されたストレス管理時間を超えた場合に不揮発性メモリに再書き込みを行う。 （もっと読む）

【課題】 エラー訂正符号格納領域を有するフラッシュメモリにおいて、ブロック消去の回数を削減し、製品寿命を延ばす。
【解決手段】 データ格納領域とエラー訂正符号格納領域とを含むフラッシュメモリにデータを書き込むデータ書き込み方法において、初期値をデータ格納領域に書き込み、書き込みフラグに基づいて書き込みが正常に行われたか否かを判定し、書き込みが正常に行われたときはデータ格納領域にデータを書き込み、書き込みが正常に行われていないときはデータ格納領域を含むブロックを消去する。データの書き込みを行う前に初期値をデータ格納領域に書き込むことで、エラー訂正符号格納領域が初期値か否かを確認できる。ブロックの消去動作を、エラー訂正符号格納領域が初期値でないときのみ実施することで、ブロックの消去の回数を削減でき、製品寿命を延ばすことができる。 （もっと読む）

【課題】フラッシュメモリへのアプリケーションデータのバックアップにおいて、フラッシュメモリ上のデータ管理をファイル形式でなくアドレス形式にした場合、バックアップ処理の管理が複雑であり、アプリケーションの変更に対し、冗長性が乏しい。
【解決手段】アプリケーションデータのＲＡＭ上でのアドレス１とフラッシュメモリ上のバックアップデータ４を対応付けるデータベース２を構築し、一変数に対してひとつの変数ＩＤを設ける。また、アプリケーションの変更に対応するためにバックアップデータから変数ＩＤを再構築する手段と変数ＩＤがアプリケーションに依存しないように変数を登録する手段とを用いている。 （もっと読む）

【課題】フラッシュメモリのデータの保持期間を延ばし、また、フラッシュメモリのブロックの消去回数を減らして、フラッシュメモリの寿命を延ばす事のできるメモリ制御装置を提供する。
【解決手段】データを格納する不揮発性の記憶部と、前記記憶部と前記プロセッサに電力を供給する電源部と、前記記憶部に前記データが書き込まれたデータの更新日時を記憶する更新日時記憶部と、日時を刻む時計部と、を備え前記電源部が前記電力供給を停止する場合で、かつ前記時計部の日時と前記更新日時記憶部の日時との差が所定の閾値を超えた場合、前記データを前記記憶部に書き込み、その後に、前記電力供給を停止する電子機器、を備えた構成を有することで、無停電状態における記憶部のデータ保持期間を延ばす事ができる。 （もっと読む）

【課題】 不揮発性の記憶部に対し、データの確実な書き込みを確保できるようにする。
【解決手段】 不揮発性の記憶部７は、複数に分割される分割記憶領域を有し、１組の分割記憶領域が無効記憶領域および有効記憶領域として同一の分割データを記憶する。カウント部１３は記憶された分割データを記憶部７から読み出す回数をカウントする。記憶変更制御部１５は、カウント数が基準回数に達したとき、無効記憶領域として設定された分割記憶領域以外の１組の分割記憶領域を無効記憶領域および有効記憶領域に変更制御する。記憶変更制御部１５は、変更された１組の分割記憶領域において無効記憶領域に対して有効記憶領域の分割データを記憶制御する。 （もっと読む）

【課題】 回路基板にあるデータをバックアップするに当たり、端末装置を用意することなく、確実にデータをバックアップ可能にする。
【解決手段】 第１の記憶部９は回路基板３に配置され第１のデータを記憶する。第２の記憶部１１は、回路基板３に配置され、本来の本記憶領域３ａに加えて当該記憶領域３ａの記憶データを同時にミラーバックアップするミラー記憶領域１１ｂを有する。入力部７は、回路基板３の取り外しモードおよび取り付けモードの入力指示を受け付ける。バックアップ制御部１は、取り外しモードで第１の記憶部９の第１のデータを第２の記憶部１１のミラー記憶領域１１ｂに記憶させる。バックアップ制御部１は、取り付けモードで第１のデータを交換された第１の記憶部９に記憶させる。 （もっと読む）

【課題】回路規模を大きくすることなく、複数の動作モードに対して各々異なる動作保障最低電圧を保障するマイクロコンピュータを提供する。
【解決手段】ファームウェアは、ＣＰＵが実行可能な複数の動作モードのうちの１つの動作モードをＣＰＵに実行させる。電圧検出回路は、１つの動作モードが実行されるときの電源電圧ＶＤＤが動作保障最低電圧以下である場合、１つの動作モードの実行を停止させるための割込信号５０をＣＰＵに出力する。電圧検出回路は、複数の動作モードのそれぞれに対する分圧比の中から、１つの動作モードに対応する対応分圧比を選択し、複数の分圧電圧の中から、電源電圧ＶＤＤの対応分圧比を表す分圧電圧を選択分圧電圧ＶＬＶＩとして選択する。この選択分圧電圧ＶＬＶＩが基準電圧ＶＲＥＦ（動作保障最低電圧の１／Ｌ）以下である場合、割込信号５０を出力する。 （もっと読む）

【課題】使用するチャネル番号の増加を抑制しつつ、コンテンツファイル及び複数のコンテンツ管理情報ファイルを、書き込み性能の低下が発生しないように並列的に書き込むことが可能な不揮発性記憶装置を提供する。
【解決手段】不揮発性記憶装置１は、データを記憶する不揮発性メモリ１２と、不揮発性メモリ１２の制御を行うメモリコントローラ１１とを備え、メモリコントローラ１１は、アクセス装置２からデータの書き込みを行っている期間中に、アクセス装置２から書き込みを休止する休止指示を受付け、アクセス装置２から受信したデータを所定時間内に不揮発性メモリ１２に書き込み後、書き込みを休止し、アクセス装置２からの新たなデータの読み出し及び／又は書き込みを受付ける。 （もっと読む）

【課題】動作に重要なプログラムが書き込まれているフラッシュＲＯＭ上の物理的な記憶領域のデータが不良になっている場合にもプログラムを実行できるようにする。
【解決手段】この情報処理装置は、複数のカラムを一単位とするブロック単位にデータを記憶可能な物理的な記憶領域を有するフラッシュメモリと、前記フラッシュメモリの物理的な記憶領域からデータを読み出し、読み出したデータのエラー箇所を、前記記憶領域の物理的な記憶位置から読み取った第１エラー訂正符号に基づいて第１のエラー訂正を行うことで修復する第１エラー訂正部と、前記第１エラー訂正手段によるエラー訂正の結果、前記エラー箇所が修復できなかった場合、前記フラッシュメモリから読み出した前記データに含まれる第２エラー訂正符号に基づいて第２のエラー訂正を行うことで前記エラー箇所を修復する第２エラー訂正部とを備える。 （もっと読む）

【課題】フラッシュメモリにおいて、データ変化を防止するための専用の記憶容量を設けなくても、当該防止を可能にするとともに、データ消失を抑制可能な技術を提供することを目的とする。
【解決手段】データ記憶装置５１は、ＣＰＵ１と、ＣＰＵ１に接続されたフラッシュメモリ２と、ＣＰＵ１に接続されたＲＡＭ３とを備える。そして、ＣＰＵ１、フラッシュメモリ２から記憶データを読み出してＲＡＭ３に記憶した後、再びＲＡＭ３からフラッシュメモリ２の元アドレスに書き戻す上書き処理を実行する。 （もっと読む）

【課題】フラッシュメモリのリード回数を減らし、フラッシュメモリの寿命を延ばす。
【解決手段】第1のメモリデバイスと、前記第１のメモリデバイスの誤り発生率より誤り発生率が小さく、かつ前記第1のメモリデバイスのデータがコピーされる第２のメモリデバイスと、前記第1のメモリデバイスからコピーした第２のメモリデバイス上のデータが削除された回数を第1のメモリデバイス上のデータ毎にカウントする削除回数計数部を備えた構成を有し、前記第1のメモリデバイスからデータがコピーされた第２のメモリデバイス上のデータを削除する際に前記削除回数計数部で計数された削除回数が小さいデータを削除することができ、第1のメモリデバイスのリード回数を減らすことが可能となり、ビット化けが起こる可能性が低くなると共に、リフレッシュ動作による書き換え回数が減ることで第1のメモリデバイスの寿命を延ばす。 （もっと読む）

【課題】十分な復号性能を得ることが可能なメモリシステムを提供する。
【解決手段】半導体メモリと、半導体メモリから入力された入力データを変換関数に基づいて対数尤度比に変換する変換部１０と、変換部で用いる変換関数を最適化する変換関数最適化部２０と、変換部から出力された対数尤度比を入力して誤り訂正符号の復号演算を行う復号演算部３０とを備え、変換関数最適化部は、半導体メモリの使用回数に関する情報に基づいて変換関数を最適化する。 （もっと読む）

【課題】小型・低コストのメリットを阻害することのない、マイコンと共通の電源電圧で動作する不揮発性メモリの電源瞬断対応回路であって、電源瞬断があっても確実なデータ保証が可能な不揮発性メモリの電源瞬断対応回路を提供する。
【解決手段】マイコン１００のパワーオンリセット電圧ＶＰＯＲより上にある不揮発性メモリ９４の動作保証電圧範囲ＶＤＤ＿ＭＩＮ〜ＶＤＤ＿ＭＡＸにおいて、瞬断による電源電圧ＶＤＤの低下を検出し、瞬断検出信号を出力する瞬断発生検出回路４０と、瞬断検出信号により、不揮発性メモリ９４の書換え情報設定レジスタ９４ａにある書換え情報を該不揮発性メモリ９４の外部で保持する書換え情報保持手段（ラッチレジスタ４１）と、瞬断検出信号を保持する瞬断検出信号保持手段（瞬断検出フラグ４２）とを有してなる電源瞬断対応回路とする。 （もっと読む）

【課題】多数のメモリチップを搭載した半導体記憶装置での誤り訂正能力を向上させる。
【解決手段】原データからＣＲＣ符号を生成し、原データとＣＲＣ符号に対してＢＣＨ符号を生成し、原データ、ＣＲＣ符号、ＢＣＨ符号を、複数のメモリチップの異なるプレーンからそれぞれ選択された１のページに記録する。原データから、ページを横断してＲＳ符号を生成し、ＲＳ符号に対してＣＲＣ符号を生成し、ＲＳ符号とＣＲＣ符号に対してＢＣＨ符号を生成し、ＲＳ符号、ＣＲＣ符号、ＢＣＨ符号を原データとは異なるメモリチップに記録する。読み出し時、原データに対してＢＣＨ符号による誤り訂正を行い、その後ＣＲＣを計算する。誤り数がＲＳ符号での消失訂正可能な数であれば原データを消失訂正する。エラー数がＲＳ符号での消失訂正能力を超えていれば、通常のＲＳ符号での誤り訂正を行い、さらにＢＣＨ符号による誤り訂正を行う。 （もっと読む）

【課題】ロット・個体・チップ・ブロック間などの書き込み・消去回数の耐性のばらつきを考慮して、従来に比べてシステム全体の寿命が長い、或いは信頼性の高いメモリシステムを提供すること。
【解決手段】データ消去の単位であるノーマルブロック１〜ｎを複数とダミーブロックＤとを有する不揮発性半導体メモリ１０と、前記ダミーブロックＤに複数の前記ノーマルブロック１〜ｎの書き換え回数の最大回数以上の書き換えを行う書き込み制御部１３と、前記ダミーブロックＤのデータ消去時間或いは書き込み時間をモニタするモニタ部１１と、前記ノーマルブロック１〜ｎ間の書き換え回数を平均化させるウェアレベリング制御部１２とを備え、前記モニタ部１１のモニタ結果に基づいて前記ノーマルブロック１〜ｎの書き換え継続可否を決定する。 （もっと読む）

【課題】データ復旧の信頼性を保持しつつ、データ復旧時間の短縮を目的とする。
【解決手段】それぞれのＲＯＭに格納されているデータが一致しているか否かをアドレス毎に判定する一致検出部Ａ１０１と、それぞれのＲＯＭに格納されているデータの値を加算して、第１チェックサム値を算出する加算部１０６と、第１チェックサム値と、予めＲＯＭに格納されている第２チェックサム値とを、それぞれのＲＯＭにおいて比較する一致検出部Ｂ１０５と、一致検出部Ａ１０１でデータの不一致が検出されたアドレスを記憶するアドレスバッファ部１０３と、第２の一致検出部において、チェックサム値が不一致であると判定された場合、チェックサム値が一致しているＲＯＭから、チェックサム値が一致していないＲＯＭへ、アドレスバッファ部１０３に記憶されているアドレスに該当するデータをコピーするデータ復旧部１０４と、ことを特徴とする。 （もっと読む）

【課題】読み出し速度を向上させることができる半導体記憶装置を得ること。
【解決手段】書き込みデータとセクタ単位で生成されたＣＲＣ符号およびＬ１ＥＣＣ符号とクラスタ単位で生成されたＬ２ＥＣＣ符号とを格納するためのＮＡＮＤメモリ２０と、ＮＡＮＤメモリ２０から読みだされた、書き込みデータとＣＲＣ符号とＬ１ＥＣＣ符号とを用いてＬ１ＥＣＣ処理を実施し、残留する誤りがあるか否かを判定するＣＲＣ／Ｌ１デコーダ１８と、残留する誤りがあると判定されたセクタを含むクラスタに対して、書き込みデータとＣＲＣ符号とＬ２ＥＣＣ符号とを用いてＬ２ＥＣＣ処理を実施するＬ２デコーダ５０と、残留する誤りの有無に基づいてクラスタ内のＬ２ＥＣＣ符号を読み出すか否かを判定する読み出し判定部１７と、を備える。 （もっと読む）