【課題】多値ＮＡＮＤフラッシュメモリは読み出しデータに誤りが発生するために複数ビットのエラーが訂正できるエラー訂正回路が必要だが、フラッシュメモリ内に格納した起動プログラムを実行するシステム起動の際にはＣＰＵが動作していないため、通常アクセス時とは異なり、全てハードウェアで処理を実行するエラー訂正回路を追加する必要があり、システム全体の規模が増大してしまうという問題が生じる。
【解決手段】起動プログラム実行時（システム起動時）のみ、多値ＮＡＮＤフラッシュメモリ３を２値ＮＡＮＤフラッシュメモリと同等の使い方にすることで、エラー訂正回路として２値ＮＡＮＤフラッシュメモリアクセス時に用いる小規模な１ビットエラー訂正回路４を使用することが可能となり、回路規模を削減することが可能になる。 （もっと読む）

【課題】複数のメモリチップ間で初期化動作期間にばらつきが生じたとしても、それぞれのビジー状態を示すビジー信号を出力するI/O端子を介して複数のメモリチップ間で電源電圧と接地電圧との間がショートすることを防止する。
【解決手段】複数のメモリチップMC1 、MC2 と、これらに対応して設けられ、電源投入後に電源電圧の値が仕様保証範囲に達した際にビジー状態にされ、複数のメモリチップの初期化動作が完了するまでの間中ビジー状態が維持され、複数のメモリチップの初期化動作が全て完了した後にビジー状態が解除されるビジー信号がそれぞれ出力されるI/O端子１３を具備したことを特徴としている。 （もっと読む）

本発明は、安全電子装置のＩＥＣ６１５０８ ＳＩＬ１から３またはＥＮ９５４−１カテゴリー１から４に従った安全なパラメータ化の方法および装置に関する。
本発明の１つの目的は、ユーザによる安全電子装置からのパラメータの明示的なリードバックおよびこれらパラメータの各々の確認を克服する方法を説明することである。
このために、本発明はパラメータ化のためのパラメータ値が、電子制御装置のユーザ・インターフェースを経由して選択されまたは入力され、次いで、制御装置によってアクセスすることが可能な少なくとも１つのメモリ内に保存されて、安全なパラメータ化の検証のためにメモリから少なくとも１回リードバックされるように、電子装置に伝送されることを提案する。
（もっと読む）

【課題】リセットに伴う不揮発性メモリの誤書き込みおよび誤消去を防止する。
【解決手段】第１エリアおよび当該第１エリア以外の第２エリアを有する不揮発性メモリと、不揮発性メモリのアドレスデータを保持するアドレスデータ保持部と、不揮発性メモリを書き込み状態または消去状態とするための制御データを保持する制御データ保持部と、を有するマイクロコンピュータであって、揮発性メモリの第１エリアを指定するための指示信号と、リセット信号とに基づいて、アドレスデータ保持部に対して、不揮発性メモリの第１エリア内の所定アドレスデータをセットするアドレス生成部と、アドレスデータ保持部の値が不揮発性メモリの第１エリアの所定アドレスデータであるか否かを判別し、アドレスデータ保持部の値が所定アドレスデータであるものと判別したときの判別結果に基づいて、制御データ保持部の制御データを無効とする判別部と、を備えた。 （もっと読む）

【課題】 マイコンやDSP回路などの論理回路を組み合せたシステムにおいてシステムが複雑になるにつれて、起動時の各論理回路の初期化時間が長時間化する課題があった。
【解決手段】 複数の論理回路から構成され、データバス線との間においてデータの入出力が行われる論理回路ブロックであって、前記データバス線に接続された入出力部に不揮発性データ保持回路を有することを特徴とする不揮発性論理回路とすることで、初期化データをインターフェース部分に持たせ、データバスを用いずに短時間で論理回路を初期化することが可能となる。また、インターフェース部の入出力データを不揮発性メモリに記憶することで、電源投入時に以前の状態に戻すレジューム動作が可能となるなどの優れた特性改善効果が得られる。 （もっと読む）

【課題】ライトキャッシュ付きの記憶制御装置の処理性能を向上させる。
【解決手段】複数のディスク装置３０００とホストコンピュータ１０００との間に介在し、両者間で授受されるリードデータ／ライトデータを一時的に保持する不揮発性のキャッシュ２４００を備えた記憶制御装置２０００において、キャッシュ２４００上のユーザデータの管理情報を、キャッシュ２４００内のキャッシュ内管理情報領域２４２０と、より高速なアクセスが可能な揮発性のローカルメモリ２２１０内のローカルメモリ内管理情報領域２２２１に２元管理し、正常時の管理情報の参照は高速なローカルメモリ内管理情報領域２２２１から実施し、障害時には不揮発性のキャッシュ内管理情報領域２４２０からローカルメモリ内管理情報領域２２２１に管理情報を復元することにより、信頼性を落とすことなくキャッシュ２４００のアクセス処理の高速化を図る。 （もっと読む）

【課題】
ブートプログラムに有るダウンロード処理にメモリ異常が有る場合に、ダウンロード等、保守員に余計な作業工数を発生させず、さらには制御プログラムの異常動作により信号出力が不安定となった場合の制御基板上のデバイスを破損させるリスクを回避する画像形成装置を提供すること。
【解決手段】
制御プログラムを保存しておくフラッシュメモリと、前記フラッシュメモリへのダウンロード手段およびメモリ異常検出手段とを備えた画像形成装置において、前記フラッシュメモリは、ダウンロード不可のブートプログラムのメモリ領域と、ダウンロード可能なメインプログラムのメモリ領域とを有し、前記各メモリ領域に対して別々に前記メモリ異常検出手段を設け、前記ブートプログラムのメモリ領域に異常が有る場合には、前記異常を視覚的に保守員に知らせる。 （もっと読む）

【課題】システムを制御するための設定値を記憶するＥＥＰＲＯＭを備えた家電製品等の応用システムにおいて、出荷時のＥＥＰＲＯＭ初期化を不要とし、生産性の向上を図るとともに、ＥＥＰＲＯＭの書込み回数を減らすことによりＥＥＰＲＯＭ寿命を延ばし、ＥＥＰＲＯＭの領域を有効に使用する。
【解決手段】システムを制御するための設定値を記憶するＥＥＰＲＯＭと、ＥＥＰＲＯＭに記憶されている設定値の読み出しとシステムの制御を行う制御部と、ＥＥＰＲＯＭの所定アドレスに記憶されたデータにより前記ＥＥＰＲＯＭに記憶されたデータが正常かどうか判定する判定部と、システムを制御するための設定値のデフォルト値を記憶するＲＯＭを備え、判定部によりＥＥＰＲＯＭに記憶されたデータが異常であると判定された場合、ＲＯＭに記憶されたデフォルト値により制御を行うか、または、ＲＯＭに記憶されたデフォルト値をＥＥＰＲＯＭに書き込みを行う。 （もっと読む）

【課題】 本発明は、マイクロコンピュータ内のフラッシュメモリに記憶させたプログラムに消滅等のデータ異常が発生した場合であっても、制御を可能にするためのフラッシュメモリマイクロコンピュータのデータ保全方法および保全装置に関するものである。
【解決手段】 マイクロコンピュータは、起動する際に、誤り訂正符号を基にして、フラッシュＲＯＭデータのサムチェックを行う。前記マイクロコンピュータは、前記サムチェックを行って一致しない場合、誤り制御プログラムを起動する。前記誤り制御プログラムは、前記フラッシュＲＯＭデータの異常箇所を割り出し、前記異常箇所を正常データに書き換える。前記フラッシュＲＯＭにおける全エリアのデータは、一旦、データが消滅または異常が発生しても、正常に書き換えられ、正しい制御が可能になる。 （もっと読む）

本発明は、メモリ管理に関し、特に、携帯電話などの不揮発性メモリにアクセスし、これを管理する方法およびシステムに関する。携帯電話用メモリコントローラであって、携帯電話の不揮発性メモリに接続されるように構成された第１のインターフェース回路と、携帯電話の揮発性メモリに接続されるように構成された第２のインターフェース回路と、第１の携帯電話プロセッサに接続されるように構成され、前記携帯電話の揮発性メモリへのアクセスを前記第１のプロセッサに提供するように構成された第１のプロセッサインターフェースと、第２の携帯電話プロセッサに接続されるように構成された第２のプロセッサインターフェースと、携帯電話の不揮発性メモリのデータの少なくとも一部分を前記携帯電話の揮発性メモリにコピーするように構成されたコントローラ回路と、を備える携帯電話用メモリコントローラを開示する。
（もっと読む）

【課題】障害点検プログラムの点検対象である記憶装置に障害が発生しても、障害点検プログラムの正当性が保証できるようにする。
【解決手段】情報処理装置１において、ハードディスク２４とは別個のマザーボード１１上のＲＯＭ１３の障害点検プログラム記憶領域１３ｂに障害点検プログラムを記憶させ、装置の起動時にこの障害点検プログラムを実行する。 （もっと読む）

【課題】ＯＳをハードディスクに再インストールしないで、ハードディスクの中にあるデータを救出する。
【解決手段】コンピュータ装置は、プロセッサ１、メインメモリ２、ＢＩＯＳ ＲＯＭ４、及びハードディスク５等を有する。プロセッサ１は、メインメモリ２の一部をハードディスク５の代用とするか否かの状態を表す情報を設定して保持し、その情報に基づき、メインメモリ２の一部をハードディスク５の代用とする場合、メインメモリ２の一部を第一のハードディスクとし、ハードディスク５を第二のハードディスクとして見せかけるようＢＩＯＳの動作を制御する。ハードディスク５からＯＳが起動しないとき、第一のハードディスクとして見せかけたメインメモリ２の一部へＯＳをインストールしてそのＯＳを起動させることで、ＯＳが起動している間にハードディスク５の中にあるデータを取り出す。 （もっと読む）

【課題】 揮発性メモリから不揮発性メモリにデータを書き込む際、不揮発性メモリの寿命が低下することなく、信頼性の高いデータ書き込み制御を行う。
【解決手段】 情報処理装置１０はデータが一時的に格納されるＲＡＭ１２と、ＲＡＭからデータがバックアップ情報としてコピーされるフラッシュＲＯＭ１３を有しており、ＣＰＵ１１はフラッシュＲＯＭにデータをコピーする際、フラッシュＲＯＭに対してセクタ単位で消去動作を行った後、セクタ単位でデータをフラッシュＲＯＭにコピーする。ＲＡＭは複数のデータ領域に分割され、データ領域の各々はセクタサイズに対応するサイズを有し、ＣＰＵはＲＡＭからフラッシュＲＯＭにデータを書き込む際、データ領域毎にフラッシュＲＯＭのセクタにデータをコピーするとともに、書き込みの都度、書き込み回数を示す書き込み通し番号を付加する。 （もっと読む）

【課題】ＢＩＯＳのメモリ初期化の処理負荷を軽減し、メモリの搭載ミスによるシステム障害を防止する。
【解決手段】メモリに対するデータの入出力を制御する制御データであるメモリ制御データを読み込んで、メモリを制御するメモリコントローラ２０を初期化するメモリ初期化制御装置４０であって、メモリ比較制御情報記憶部４０１ａは、メモリ制御データを比較制御する情報であるメモリ比較制御情報を記憶し、ＳＰＤデータ読出部４０２ａは、メモリからメモリ制御データを読み出し、メモリ初期化制御部４０２ｂは、メモリ比較制御情報に基づいてメモリ制御データを比較制御し、比較制御した結果に基づいてメモリコントローラを初期化する。 （もっと読む）

【課題】 データの更新に要する時間が短縮可能な移動体通信装置を提供する。
【解決手段】 移動体通信装置の一態様である携帯電話の制御部が実行する処理は、データの書込指令を検出するステップ（Ｓ６００）と、指令により特定されるアドレスに対応するブロックがバックアップ済みであるか否かを判断するステップ（Ｓ６１０）と、そのブロックがバックアップ済みである場合に（Ｓ６１０にてＹＥＳ）、そのアドレスのみにデータを書き込むステップ（Ｓ６２０）と、バックアップ済みでない場合に（ステップＳ６１０にてＮＯ）、フラッシュメモリのバックアップ領域に、そのブロックのデータを格納するステップ（Ｓ６３０）と、アプリケーションデータ領域に更新データを格納するステップ（Ｓ６４０）とを含む。 （もっと読む）

フラッシュメモリ等のパーシスタントメモリにおけるエラーを検出するための技術が提供され、ここで、データ項目の値が、すでに割り当てられたメモリセグメントの一方の終端部に連続的に付加されたメモリロケーションに格納される。新しいロケーションが付加された場合、新しいロケーションのアドレスを示すポインタが、その項目の前の値のロケーションに格納される。最新のロケーションのアドレスは、ポインタが再印加されるときはいつでも決定される（２１）。ロケーションのポインタフィールドは、値が最後のロケーションのアドレスよりも大きいポインタについて検索される（２４）。このようなポインタ値が見つけ出された場合、これは、例えば、パワーがポインタ書き込みサイクルの完了の前に取り除かれたために、ポインタ値を書き込む場合にエラーが生じたことを示す。
（もっと読む）

【課題】 初期設定データの消失を防止してその書き換えを短時間で行うことを可能とした不揮発性半導体記憶装置を提供する。
【解決手段】 不揮発性半導体記憶装置は、電気的書き換え可能な不揮発性メモリセルが配列され、同じ初期設定データが第１及び第２の少なくとも二つの領域に記憶されたメモリセルアレイと、前記メモリセルアレイのデータ読み出しを行うセンスアンプ回路と、前記メモリセルアレイから前記センスアンプ回路に読み出された初期設定データが転送保持されて、メモリ動作条件を規定する働きをする初期設定データレジスタと、一つのコマンド入力に従って前記メモリセルアレイの第１及び第２の領域に記憶された初期設定データを順次書き換えるシーケンス制御を行うコントローラとを有する。
（もっと読む）

本発明は、不揮発性メモリのプログラミングおよび消去中に電源が遮断された場合に、システム性能への最小限の犠牲で書き込みおよび消去失敗検出のための信頼することができる機構を保証する不揮発性メモリおよびその動作方法を提供する。複数セクタ書き込み処理中、後続するセクタのデータコンテンツが書き込まれると同時に、１つのセクタが正常に書き込まれたことを示す表示が後続するセクタのオーバーヘッドに書き込まれる。書き込まれた最後のセクタには付加的に、それ自体の正常な書き込まれたことを示す表示がそのセクタのオーバーヘッドに書き込まれる。消去の場合、正常な消去動作の後にブロックの第１のセクタ内の消去失敗フラグがマークされてもよい。
（もっと読む）

データ構造の更新がスケジュールされることを可能にするための方法および装置が、開示される。本発明の一態様によれば、複数の物理ブロックと、消去カウントブロックを含む複数のデータ構造とを含む不揮発性メモリを有するメモリシステムを動作させるための方法に、少なくとも１つのデータ構造の内容が、いつ更新されるべきであるかを判定することが関わる。内容が更新されるべきであると判定されると、データ構造の内容を更新する要求が、キューに入れられ、つまり、スケジュールされ、要求は、キューの先頭に事実上、達すると、実行される。
（もっと読む）