説明

Fターム[5B018QA11]の内容

記憶装置の信頼性向上技術 (13,264) | 時期 (2,030) | 電源投入時 (199)

Fターム[5B018QA11]に分類される特許

41 - 60 / 199


【課題】 回路規模の増加を抑えながら信頼性の高い故障検出を行う集積回路装置等を提供する。
【解決手段】 集積回路装置1であって、入力データ400が書き込まれる複数のブロック100、102を含む不揮発性メモリー10と、ブロックのそれぞれに対応付けられ、ブロックに書き込まれたデータ(メモリーデータ)のそれぞれが所与のタイミングで書き込まれる複数のレジスター20、22と、メモリーデータおよびレジスターに書き込まれたデータ(レジスターデータ)を受け取り、比較処理を行う比較部30とを含む。比較部30は、全てのメモリーデータが一致するか否か判定するための第1の比較処理と、複数のブロックの各ブロックについて当該ブロックのメモリーデータと当該ブロックに対応づけられたレジスターに書き込まれたレジスターデータとが一致するか否かを判定するための第2の比較処理を行う。 (もっと読む)


【課題】 不揮発性メモリの書き込み回数を従来より減らすことができる画像形成装置を提供する。
【解決手段】 複合機は、変更データが本来書き込まれるべき領域であるマスタープレーンと、変更データが仮に書き込まれる領域であるサブプレーンとを備えたEEPROMと、変更データが都度書き込まれるRAMと、所定の期間にRAMに変更データが書き込まれたとき(S42)にその期間にRAMに書き込まれた変更データをEEPROMに書き込む処理(S46)を期間毎に行う制御部とを備えており、制御部は、マスタープレーンに変更データを書き込み、マスタープレーンへの変更データの書き込み中に新たな変更データをEEPROMに書き込むとき、サブプレーンに新たな変更データを書き込み、マスタープレーンへの変更データの書き込みが完了したとき、サブプレーンに書き込まれた変更データをマスタープレーンに反映することを特徴とする。 (もっと読む)


【課題】データチェックによりエラーとなったメモリ領域に対して、不揮発性メモリの故障によるエラーなのか、電源の瞬断等により偶然生じたエラーなのか判別することが可能な電子制御装置を提供する。
【解決手段】中央演算処理装置10は、第2の不揮発性メモリ13の領域から制御データを読み出す場合、この制御データを読み出す領域の1つ前の領域のステータスデータを参照して、正常に記憶がされていないと判定したとき、1つ前の領域の故障履歴を参照して、故障の可能性があると判定したとき第2の不揮発性メモリ13が故障したと判定し、故障の可能性がないと判定したとき1つ前の領域の故障履歴に故障の可能性があることを書き込む。 (もっと読む)


【課題】データの信頼性を維持しつつ、データ記録装置の起動時間を短縮化し、データ記録装置と、これを利用するシステムとの間で、記録データの整合性を確実にとる。
【解決手段】データの再書き込みが可能な不揮発性メモリで構成された記録領域に対するアクセスが所定時間以上なかった場合に、前記アクセスが再び発生するまでの期間、記録領域をスキャンし、リフレッシュ処理を行う必要がある領域がある場合に、当該領域を特定する領域特定情報を記憶し、電源投入毎に領域特定情報を参照して、対応する領域のリフレッシュ処理を行い、その後、通常動作状態に移行させる。 (もっと読む)


【課題】不揮発性メモリのランダムライトアクセスの高速化を図る。
【解決手段】半導体不揮発性メモリは、複数の消去単位からなる初期割当領域及び初期未使用領域を有する。ホスト側論理アドレスが順次に並ぶ最小管理単位を設定し、入力されたデータをバッファに順次に書き込み、最小管理単位毎の論理アドレスと不揮発性メモリの物理アドレスとのアドレスの変換情報を生成する。バッファの全記憶容量に対して書き込まれたデータを、書き込み予定の第1の消去単位の未書き込み領域に順次に書き込む。第1の消去単位の未書込領域がなくなると、検索された第2の消去単位の有効データを予め準備されている消去済等の第3の消去単位に書き込んで変換情報を更新して新第1の消去単位に置き換える。第2の消去単位を一括消去して新第3の消去単位の生成準備と並行して新第2の消去単位を検索する。 (もっと読む)


【課題】システムの立ち上げ時間を早めるための方法を提供する。
【解決手段】システム上にストアされたオペレーティング・システムの起動動作と並行しかつその後に、追加量のメモリを割り当てのためにスクラビングして利用することができるようにするステップとを含む。システムは、各々が最少ノード資源構成に関連付けられた1個もしくは複数個のノードを含むことができ、前記最少ノード資源構成は、前記ノードを活性化するために、活性化される必要のあるノードに含まれる最少数のプロセッサに対応する。システムは、各パーティションが少なくとも1個のノードを包含する1個もしくは複数個のパーティションを更に含むことができる。各パーティションには他のパーティションに対する優先度が割り当てられることができ、そのパーティションはその割り当てられた優先度に基づき活性化される。 (もっと読む)


【課題】プログラム実行開始前のメモリチェック時間を短縮する。
【解決手段】ナビゲーションプログラム20を記憶するフラッシュROM14と、CPU10とを有したカーナビゲーション装置1において、CPU10は、前記フラッシュROM14に記憶されているナビゲーションプログラム20のビット値のエラーの有無を検査し、エラーが検査された場合に、前記ナビゲーションプログラムをナビゲーションバックアッププログラム21に書き換える手段として機能するとともに、前記ナビゲーションプログラム20の実行開始前に前記ナビゲーションプログラム20を複数に分割して成るデータブロックの一部を対象に検査を実行し、前記ナビゲーションプログラム20の実行開始後には、前記ナビゲーションプログラム20の全部、或いは、前記ナビゲーションプログラム20の実行開始前に検査したデータブロック以外のデータブロックを対象に検査を実行する。 (もっと読む)


【課題】二重化したファームウェアの両方が破損してしまった場合でもリカバリすることができる。
【解決手段】二重化したファームウェアそれぞれについて、そのプログラム本体であるプログラム部50を、複数のプログラムブロック1〜n(51)に分割して記憶する。また、ヘッダ部40には各プログラムブロック51毎に対応するSUM45を記憶し、このSUM45を用いて各プログラムブロック51毎に破損したか否かをチェックする。二重化したファームウェアの両方が破損してしまった場合でも、一方において破損したプログラムブロック51が、他方においては破損していない場合には、他方のプログラムブロック51を用いてリカバリすることができる。 (もっと読む)


【課題】フラッシュメモリのページ間のコピーに制限を生じさせることなく、データに対するスクランブルを実行可能なメモリコントローラを提供する。
【解決手段】メモリコントローラは、スクランブルパターン生成部と、スクランブル処理部と、論理物理アドレス変換テーブルと、メモリインターフェースと、制御回路とを備え、物理ページをセクターデータ部と管理部に分けて管理する。制御回路は、データ部に対しては、データ部に固有の論理アドレスに関連する情報を基にしてスクランブルパターン生成部でスクランブルパターンを生成し、スクランブル処理部でこの論理アドレスに対応するデータ部のデータをスクランブルし、管理部に対しては、物理アドレスに関連する情報を基にしてスクランブルパターン生成部でスクランブルパターンを生成し、スクランブル処理部で管理データをスクランブルし、半導体メモリに対して書き込み読み出しを行う。 (もっと読む)


【課題】ホスト装置が不揮発性メモリから記憶情報を読出さずに不揮発性メモリのデータ保持に対する信頼性を向上させる。
【解決手段】本発明に係るメモリ記憶装置は不揮発性メモリ(2)とメモリコントローラを有する。メモリコントローラは、ホストインタフェース回路(10)、メモリインタフェース回路(12)及び制御回路(11,13,14)を有する。制御回路は第1〜3処理を制御可能である。第1処理は書込みデータにエラー訂正コードを付加したデータをメモリインタフェース回路から書込み制御情報と共に出力する。第2処理は読出し制御情報に従いエラー検出・訂正したデータをホストインタフェース回路から出力する。第3処理は読出し制御情報に従いエラー検出・訂正したデータを書込み制御情報と共に出力する。メモリコントローラは、第3処理において、エラー発生回数が所定回数を超えたときエラー訂正された読出しデータの記憶領域を変更する。 (もっと読む)


【課題】バックアップ対象となる情報が多いシステムにおいても、データ破壊に対する検出精度が高く、かつ局所的な処理負荷増大を防止した形で、データの損失を抑えた電子制御装置を提供する。
【解決手段】主電源復帰時に、中央演算処理装置10は、揮発性メモリ11が記憶したバックアップデータのSUM値を算出して、このSUM値を主電源遮断時に同様に算出したSUM値と比較し、一致しない場合であっても揮発性メモリ11の固有データと不揮発性メモリ12の固有データとが一致する場合、バックアップデータを初期化せずに保持する。 (もっと読む)


【課題】ソフトウエアのバグをハードウエアで検出することができるメモリ初期化回路を提供する。
【解決手段】メモリ初期化回路は、特定のデータパターンを持つ初期化データを生成する初期化データ生成手段と、メモリにECCとデータを書き込んで初期化するときにそのデータとして特定のデータパターンを持つ初期化データを書き込むようにメモリ初期化動作を制御するメモリ初期化制御手段と、初期化データの判別により、ソフトウエアのバグを検出する手段とを備える。 (もっと読む)


【課題】復電処理中に停電が発生した場合に、キャッシュデータのロストを精度よく防止することを課題とする。
【解決手段】復電処理内のイレース実行中に停電が発生した場合には、イレースを中断させる。そして、イレースが中断されるまでの間にフラッシュメモリ230から消去されたバックアップデータに対応するキャッシュメモリ220内のデータを、イレースにより消去されなかったバックアップデータが書き込まれているフラッシュメモリ230内の最終ブロックの次ブロックからリード転送(再バックアップ)する。 (もっと読む)


【課題】復電処理中に停電が発生した場合に、キャッシュデータのロストを精度よく防止する。
【解決手段】復電処理におけるフラッシュメモリのイレース実行中に停電が発生した場合には、イレースを停止させる。イレースを停止した時点で、フラッシュメモリが有するテーブル域(制御情報記憶域)の途中までイレースが進んでいる場合には、テーブル域の全域を消去する。テーブル域の全域の消去が完了した後、テーブル域から消去されたデータをキャッシュメモリからフラッシュメモリへ再退避する。また、イレースを停止した時点で、フラッシュメモリが有するキャッシュ域までイレースが進んでいる場合には、フラッシュメモリからイレースされたデータをキャッシュメモリからフラッシュメモリへ直ぐに再退避する。 (もっと読む)


【課題】論理ブロックに関連付けられている複数の物理ブロックのうちどれが、より最近に論理ブロックに関連付けられた物理ブロックであるかを判定する。
【解決手段】判定する方法は、第1の物理ブロックに関連付けられている第1の識別子を取得するステップおよび第2の物理ブロックに関連付けられている第2の識別子を取得するステップを含む。これらの識別子を比較して、前記第1の物理ブロックがより最近に論理ブロックに関連付けられたことを第1の識別子が示すかどうかを確認する。この方法は、さらに、第1の識別子が、その第1の物理ブロックがより新しく論理ブロックに関連付けられたことを示すと判定されたときに論理ブロックに関連付けられている内容を第1の物理ブロックに供給するように構成されたオペレーションを完了するステップを含む。 (もっと読む)


【課題】マイクロプロセッサに含まれるRAMの変数領域及びスタック領域の全領域の破損チェックを行い、破損が確認された場合は安全に復帰させる。
【解決手段】RAM12の変数領域とスタック領域を個別に破損チェックし、変数領域で破損が確認され、所定の処理ループの繰り返し回数が予め定められた回数以上になったとき、CPU11がI/O13を介して警告信号を外部に出力する。LED21がこの警告信号に応答して点灯する。スタック領域で破損が確認された場合は、スタック領域の内容が破壊されていることによるプログラムの暴走を防ぐために、直ちにリセット回路14がマイクロプロセッサ1のリセットを行う。 (もっと読む)


【課題】バッテリによりバックアップされたメモリに格納されたデータが消失する可能性がある場合に、確実に初期化できる車両の制御装置
【解決手段】SRAM11aと、電源スイッチがオンされた後にバッテリから給電されて起動し、SRAMをモニタして記憶状態が適正であるか否かを判定するSRAMモニタ処理と、SRAMの記憶状態が適正でない場合にSRAMを初期化する初期化処理と、を実行する第一のマイクロコンピュータと、バッテリから常時給電され、電源スイッチがオンされたことを検知するとバッテリから第一のマイクロコンピュータに給電するための給電制御信号を出力する給電制御処理と、起動時にのみ第一のマイクロコンピュータにSRAMを初期化する初期化処理を実行させるための初期化制御信号を出力する初期化処理と、を実行する第二のマイクロコンピュータ12と、を備える制御装置。 (もっと読む)


【課題】選択的にリセット動作を実行可能な半導体装置を提供すること。
【解決手段】半導体装置は、リセット動作を開始する際に外部から入力される信号を受けて活性化し、第1のトリガー信号RST_TRIG1を出力するリセットシーケンス回路25と、パワーオンリセット信号PWON_RSTb、及び前記リセットシーケンス回路25から出力された前記第1のトリガー信号RST_TRIG1に応答して、リセット対象となる回路毎に、リセット信号RSTを出力するリセット制御回路27と、外部から入力可能とされ、且つ前記リセット対象となる回路の選択情報、を保持可能なラッチ回路26とを具備し、前記リセット制御回路27は、前記ラッチ回路25に保持される前記選択情報に応じて、前記回路毎に前記第1のトリガー信号RST_TRIG1を選択的に制御する。 (もっと読む)


【課題】 新規に追加交換されるFMPK130を含む複数のFMPK130の間で効率的な平準化を行うこと。
【解決手段】
ストレージコントローラ110は、実FMPK130内に空きブロックが不足した場合、実FMPK130の中のいずれかのFMPK130および追加された代替用FMPK130を平準化対象のデバイスとするときに、平準化対象のデバイスに属する実FMPK130のブロックの属性が、Hotであるときには、当該ブロックに属するデータのうち閾値より大きいデータを代替用FMPK130のブロックに移動させ、平準化対象のデバイスに属する実FMPK130のブロックの属性が、Coldであるときには、当該ブロックに属するデータのうち閾値より小さいデータを代替用FMPK130のブロックに移動させる。 (もっと読む)


【課題】これから使用されるメモリに対してのみ選択的にメモリチェックを行うことで、起動から使用開始までにかかる時間を短縮できるようにした録画機器を提供する。
【解決手段】録画再生機器10は、複数のメモリで構成される記録媒体14と、記録媒体14へのデータの記録を制御する記録媒体制御部13と、録画再生機器10に関する管理情報を記憶するシステム制御部15とを備える。記録媒体制御部13は、システム制御部15に記憶された管理情報に基づいて、記録媒体14を構成する複数のメモリの中から、使用が予定されるメモリを選択し、選択したメモリに対してのみメモリチェックを行う。例えば、記録媒体制御部13は、管理情報に基づいて、複数のメモリに対して未記録か否かを判定し、未記録と判定されたメモリを、前記使用が予定されるメモリとして選択する。 (もっと読む)


41 - 60 / 199