【課題】管理テーブルを不揮発性メモリに保存する時の応答遅延時間を縮減し、データ記録装置の電源遮断後に、不揮発性メモリに保存した情報から管理テーブルを復元する機能を備えるメモリコントローラを提供する。
【解決手段】不揮発性メモリ１０１１は、管理テーブル格納ブロックと、データ書き込みのために割り当てたスクラッチブロックと、データを保持するデータブロックと、データを消去した消去済みブロックを持つ。メモリ１０１２は、データの格納場所を管理する論理・物理アドレス変換テーブル１０１２０と、ブロック履歴管理テーブル１０１２５を持つ。管理テーブル格納ブロックは、論理・物理アドレス変換テーブル１０１２０とブロック履歴管理テーブル１０１２５を保存する管理テーブルページを持つ。メモリコントローラ１０１０は、論理・物理アドレス変換テーブル１０１２０の一部を不揮発性メモリ１０１１の管理テーブル格納ブロックに保存する。 （もっと読む）

【課題】電源オン／オフの際に、ブロックを分割した複数のデータ領域のうち読出し元及び書込み先のデータ領域を比較的簡単に特定できる情報処理装置及情報処理装置におけるデータ管理方法を提供する。
【解決手段】フラッシュメモリー装置の２つのブロックＡ，Ｂは、それぞれ１つの管理領域と複数のデータ領域とに分割され、管理領域にはＲＯＭ状態とブロック状態と選択領域の各情報が格納される。電源オン時のデータ読出し時には、まず各ブロックＡ，Ｂの管理領域を読み出す（Ｓ１１，Ｓ１２）。管理領域Ａのブロック状態が「使用中」であれば選択領域の指すデータ領域からデータを読み出す。一方、「消去可」であればブロックＡのデータ消去を行う（Ｓ１５）。ブロックＢも同様に処理される（Ｓ１７〜Ｓ２０）。なお、電源オフ時のデータ書込みの際は、ブロックの全てのデータ領域が使い終わると、ブロック状態が「使用中」から「消去可」に変更される。 （もっと読む）

【課題】不揮発性メモリの初期化の手順の簡略化を図るとともに検査装置を検査に必要な最少限の構成とする。
【解決手段】予め不揮発性メモリの特定の値を書き換える信号を電子制御装置に入力し、電源投入により不揮発性メモリに対してイニシャル処理を行い、イニシャル処理で不揮発性メモリの初期化が必要と判断されたとき、前記書き換え信号により、不揮発性メモリに対して不揮発性メモリの特定の値を書き換える初期化処理を行う。 （もっと読む）

【課題】 第１演算部と挿脱可能な外部メモリに接続される第２演算部とを備え、外部メモリの不具合を検出してユーザに通知することができる画像処理装置を提供する。
【解決手段】 プリンタ装置１の画像処理装置２は、メインＣＰＵ５と、サブＣＰＵ６と、外部メモリ１１を挿脱可能なメモリスロット１０とを備え、メモリスロット１０は、外部メモリ１１のＳＰＤ領域１１ｂにアクセス可能な端子１０ｂを有し、該端子１０ｂはメインＣＰＵ５に接続されている。そして、メインＣＰＵ５は、サブＣＰＵ６の起動に先立ち、端子１０ｂを介してＳＰＤ領域１１ｂにアクセスし、外部メモリ１１のエラーチェックを行うように構成されている。 （もっと読む）

【課題】システムプログラムの起動処理の完了までに掛かる時間を短縮し、画像処理装置を早く使用可能にすることができるメモリチェック方法および画像処理装置を提供する。
【解決手段】第１ステップＳ１として、メモリチェック回路により、ワーク領域についてメモリチェックを行うとともに、プロセッサにより、システムプログラムデータを第１バッファメモリに書き込む。第２ステップＳ２として、メモリチェック回路により、格納領域について、第１バッファメモリに書き込まれたシステムプログラムデータを用いてメモリチェックを行う。第３ステップＳ３として、メモリチェック回路により、イメージ領域についてメモリチェックを行うとともに、プロセッサにより、格納領域に書き込まれたシステムプログラムデータに基づいて、システムプログラムの起動処理を行う。 （もっと読む）

【課題】セクターが形成される不揮発性メモリーにおいて、セクターの使用効率を向上する。
【解決手段】フラッシュメモリー２８の記憶領域に、複数のセクターを形成し、これら複数のセクターに、バンク単位で巡回的にデータを書き込み、複数のセクターうち１のセクターに対してバンクを書き込む際に、書き込みエラーが発生した場合、１のセクターに既に正常に書き込みが終了しているバンクを他のセクターにコピーし、新たなバンクの書き込みは、他のセクターに対して行うようにした。 （もっと読む）

【課題】フラッシュメモリ等の不揮発性メモリの誤書き込み、誤消去を防止する半導体装置を提供する。
【解決手段】内部リセット信号を正論理で保持するレジスタと負論理で保持するレジスタとを複数設け、これらの出力信号と、外部リセット信号とを入力し、これらの信号のいずれかがリセット状態である場合に活性化し、これらの信号のいずれもリセット状態でない場合に非活性化するメモリリセット信号を出力するメモリリセット信号を出力するメモリリセット信号生成回路と、メモリリセット信号を入力し、メモリリセット信号が活性化しているときにリードライトアクセス、消去動作が禁止される不揮発性メモリと、を備える。 （もっと読む）

【課題】不揮発性メモリ（ＮＶＭ）からの装置ブートアップ中にエラーを取り扱うためのシステム及び方法を提供する。
【解決手段】電子装置のＮＶＭインターフェイスは、装置がブートアップされている間にエラーを検出して揮発性メモリにエラーログを維持するように構成される。装置のブートアップが完了すると、電子装置のＮＶＭドライバは、エラーログを使用して、検出されたエラーを修正するように構成される。例えば、電子装置は、より信頼性の高いブロックへデータを移動し、及び／又は欠陥に近いブロックを撤退させ、装置全体の信頼性を改善することができる。 （もっと読む）

【課題】起動時間を短縮しながら、チェック対象メモリのチェックを効率的に行う画像処理装置を提供する。
【解決手段】画像処理装置１０は、メモリのエラーをチェックする制御部８と、制御部８によりエラーがチェックされるチェック対象メモリ７とを備える。制御部８は、起動した後に、予め設定されたタイミングでチェック対象メモリ７のチェックを行い、チェック対象メモリ７の全領域がチェックされた場合は、次回起動時にチェック対象メモリ７のチェックを行わず、チェック対象メモリ７の全領域がチェックされていない場合は、次回起動時にチェック対象メモリ７の未チェックの領域をチェックする。 （もっと読む）

【課題】起動時間を短縮しながら、チェック対象メモリにチェックされない領域が生じることを抑制する画像処理装置を提供する。
【解決手段】画像処理装置１０は、メモリのエラーをチェックする制御部８と、制御部８によりエラーがチェックされるチェック対象メモリ７とを備える。制御部８は、起動処理が実行されるときに、チェック対象メモリ７の一定領域をチェックし、起動処理が実行された後に予め設定された停止要因が発生した場合に、チェック対象メモリ７の一定領域以外の領域をチェックする。 （もっと読む）

【課題】頻繁に書き換えを行うデータ領域と殆ど書き換えを行わないデータ領域とが混在するデータを格納している際にも最適なウェアー・レベリング制御が可能で、システムの書き換え回数の実効的な寿命を大幅に改善することが可能なメモリシステムを提供する。
【解決手段】制御部は、特定物理アドレスブロックに書き換えが集中しないウェアー・レベリング（Wear-leveling）制御を行う際、書き換えを行わない物理アドレスブロックは、そのまま放置しておくパッシブ・ウェアー・レベリング制御と、書き換えを行わない物理アドレスブロックも全ての物理アドレスブロックの書き換え回数が平均化されるように書き換えを行うアクティブ・ウェアー・レベリング制御とが可能であり、不揮発性メモリ部には、パッシブ・ウェアー・レベリング制御およびアクティブ・ウェアー・レベリング制御の方式選択、若しくは、両ウェアー・レベリングの条件設定値が格納されている。 （もっと読む）

【課題】情報管理の信頼性を高めること。
【解決手段】記憶装置２は、データの書き込みが複数回可能な複数のブロックを有する第１の記憶領域２ａと、データの書き込みが１回だけ可能な第２の記憶領域２ｂとを有する。フラグ管理情報作成部１ｂは、第１の記憶領域２ａに記憶されているフラグに基づいて、記憶装置２のブロック毎にデータが記憶可能か否かを示す管理テーブル（フラグ管理情報）１ｂ１を作成する。管理情報制御部１ｃは、フラグ管理情報作成部１ｂにより作成された管理テーブル１ｂ１を第２の記憶領域２ｂに記憶させる。 （もっと読む）

【課題】 システムメモリのメモリチェックとシステムプログラムの起動処理とを並列に行うことができるメモリチェック方法および画像処理装置を提供する。
【解決手段】 第１ステップＳ１として、メモリチェック回路２により、格納領域４１のメモリセルについてメモリチェックを行う。そして、第２ステップＳ２として、メモリチェック回路２により、ワーク領域４２のメモリセルについてメモリチェックを行うとともに、プロセッサ１により、第２不揮発性メモリ６内のシステムプログラムデータの、格納領域４１への転送を開始する。最後に、第３ステップＳ３として、メモリチェック回路２により、イメージ領域４３のメモリセルについてメモリチェックを行うとともに、プロセッサ１により、格納領域４１に転送、格納されたシステムプログラムデータに基づいて、システムプログラムの起動処理を行う。 （もっと読む）

【課題】リード／ライトの高速化が図れるメモリシステムを提供する。
【解決手段】メモリシステムは、電気的にデータの消去、書き込みが可能なメモリセルを複数配設してなるフラッシュ型ＥＥＰＲＯＭからなる第１のメモリ１３−１，…，１３−ｎと、強誘電体メモリ，磁気抵抗メモリ，及び相変化メモリの何れかからなり、第１のメモリよりも小容量で書き込み速度の速い第２のメモリ１４と、第１及び第２のメモリ１３，１４を制御するコントロール回路１５と、外部との通信を行うインターフェース回路とを有する。第１のメモリ１３にはデータを記憶し、第２のメモリ１４にはデータを記憶するためのルート情報、ディレクトリ情報、データのファイル名称、データのファイルサイズ、データの記憶箇所を記憶するファイルアロケーションテーブル情報、及びデータの書き込み終了時間の少なくとも一つを記憶する。 （もっと読む）

【課題】画像形成装置に搭載されるメモリのチェックについて、メモリの信頼性を確保しつつチェック時間を短縮すること。
【解決手段】画像形成装置１の不揮発性メモリ１３には、ＲＡＭ１４をチェックする処理の強度を示すチェックモードが記憶され、ＲＡＭチェック処理部１６はチェックモードに従ってＲＡＭ１４をチェックする。ＲＡＭチェックモード設定部１５は、メモリエラーが検出されたときには、不揮発性メモリ１３内に現在記憶されているチェックモードよりも強度の高いチェックモードを、不揮発性メモリ１３に書き出し、メモリエラーが検出されないときには、不揮発性メモリ１３内に現在記憶されているチェックモードよりも強度の低いチェックモードを、不揮発性メモリ１３に書き出す。 （もっと読む）

【課題】ＮＡＮＤ型フラッシュメモリをブートデバイス用として使用しながら、ソフトの起動が遅れてしまうことがない車両用ナビゲーション装置を提供する。
【解決手段】リセットシーケン３は、バックアップ電源からの給電により起動した場合は、電源スイッチ２をオンすることによりＳＤカード７に給電し、アクセサリオン信号を受信した場合はＣＰＵ５に給電して起動する。起動したＣＰＵ５は、リセットシーケンサ３のＢＵフラグ３ｂがオフしていたときはＳＤカード７にアクセスするのを待機する待機処理を実行してからＢＵフラグ３ｂをオンすると共にＳＤカード７からＩＰＬを読取るブート処理を実行し、ＢＵフラグ３ｂがオンしていたときは待機処理を実行することなくブート処理を実行する。 （もっと読む）

【課題】 ＩＣカード処理装置からのコマンドに応じてＩＣカードが不揮発性メモリ上のデータ格納領域へのデータの書き込みを行う処理に要する時間を短縮することができる。
【解決手段】 外部装置から受信したコマンドに基づいてデータを不揮発性メモリ上のデータ格納領域に書き込む必要がある場合、不揮発性メモリ上のバッファ領域に当該データを書き込み、上記バッファ領域へのデータの書き込みが終了した際にバッファ領域への書き込み完了を示す応答データを外部装置へ出力し、当該データをデータ格納領域に書き込むようにしたものである。 （もっと読む）

【課題】データ復旧の信頼性を保持しつつ、データ復旧時間の短縮を目的とする。
【解決手段】それぞれのＲＯＭに格納されているデータが一致しているか否かをアドレス毎に判定する一致検出部Ａ１０１と、それぞれのＲＯＭに格納されているデータの値を加算して、第１チェックサム値を算出する加算部１０６と、第１チェックサム値と、予めＲＯＭに格納されている第２チェックサム値とを、それぞれのＲＯＭにおいて比較する一致検出部Ｂ１０５と、一致検出部Ａ１０１でデータの不一致が検出されたアドレスを記憶するアドレスバッファ部１０３と、第２の一致検出部において、チェックサム値が不一致であると判定された場合、チェックサム値が一致しているＲＯＭから、チェックサム値が一致していないＲＯＭへ、アドレスバッファ部１０３に記憶されているアドレスに該当するデータをコピーするデータ復旧部１０４と、ことを特徴とする。 （もっと読む）

【課題】ダンプ終了後、システムの再起動なしにメモリを再度二重化する
【解決手段】書込み制御部１１は、ダンプフラグ１６を参照しダンプの必要があることを確認し、初期化制御部１４に対してマスターメモリ２のみ初期化するよう制御する。ダンプフラグが「１」の間は、書込み制御部１１、読出し制御部１２はマスターメモリ２のみにアクセスするよう制御する。マスターメモリ２の初期化が終了したら、初期化完了のステータスを返信し、ＯＳを起動する。ＯＳの動作中、スレーブメモリ３に対して、メモリダンプの書込み処理を行う。ダンプ書込み制御部１７によりスレーブメモリ３のデータを読出し、ディスク４へ書き込む処理を行う。書込みが終了したら、書込み制御部１１によりスレーブメモリ３の初期化を行う。また、初期化の終了によりミラー化制御部１３によりマスターメモリ２とスレーブメモリ３をミラー化構成にする。 （もっと読む）

【課題】電源の瞬断が発生した場合であっても、データの消失又は破損等が生じることがないデータ記憶装置及びデータ記憶方法を提供する。
【解決手段】データがそれぞれ一括消去される複数の記憶ブロックに対してメモリ管理部２１が順次的にデータを書き込み、データの書き込み先を変更する際には有効なデータを次のブロックへコピーするブロック更新処理を行う。最初に書き込みを行う第１記憶ブロック２２１には、記憶ブロック毎に更新開始ビット、更新終了ビット及び消去終了ビットの３つの情報を管理情報として記憶しておく。メモリ管理部２１はブロック更新処理の開始前に更新開始ビットをデータ’０’に設定し、ブロック更新処理の終了後に更新終了ビットをデータ’０’に設定する。またメモリ管理部２１は、更新終了ビットがデータ’０’に設定された記憶ブロックの消去処理を行い、消去処理の終了後に消去ビットをデータ’０’に設定する。 （もっと読む）