【課題】ＦＰＧＡの障害対策を適切に実行すること。
【解決手段】組込装置１００は、プログラミング可能なＦＰＧＡ１４０に用いられる定義用データ、組込装置１００の立ち上げ時に利用されるブートプログラム、制御プログラムをフラッシュメモリ１１０ａ、１１０ｂに記憶し、フラッシュメモリ１１０ｃに設定情報を記憶する。そして、フラッシュメモリ切替制御部１３０が設定情報を基にしてフラッシュメモリを選択（図１に示す例では、フラッシュメモリ１１０ａあるいはフラッシュメモリ１１０ｂのいずれか一方を選択）し、選択したフラッシュメモリに記憶された定義用データをＦＰＧＡ１４０に組み込むと共に、かかるフラッシュメモリに記憶されたブートプログラムおよび制御プログラムを読み出して組込装置１００を立ち上げる。 （もっと読む）

【課題】 低コストのフラッシュメモリの使用によるコスト低減を可能にし、更には、処理の高速化や、フラッシュメモリの寿命延長を図ることもできる電子機器を提供すること。
【解決手段】 アプリケーション処理で使う運用データ３は、データサイズがフラッシュメモリ５上の記憶ブロックサイズ以下となるｎ個のデータブロックに分割して、各設定値データ２１，２３，２５の先頭に、マップ番号及びフラッシュ更新カウンタ値Ｆｉを割り付けた構成にし、電源投入時には、フラッシュメモリ５の運用データ３をＲＡＭ６にコピーして、以後の運用データ３へのアクセスはＲＡＭ６上の各設定値データ２１，２３，２５に対して行い、ＲＡＭ６上の更新されたデータブロックを適時フラッシュメモリ５に書き込むこむことで、フラッシュメモリ５へのアクセス頻度を低減する。 （もっと読む）

【課題】記憶されたデータの信頼性を容易に向上する。
【解決手段】複数のバンクに分割されたフラッシュメモリ１０３に、バンクが使用可能かどうかを示す情報とバンクに予め付与されたバンク番号との対応付け情報が記憶され、ＣＰＵ１０２によって、バンクに当該バンクに記憶するデータに対するＥＣＣが記憶され、ＥＣＣによりデータに訂正可能エラーがあると判断された場合、当該データが訂正され、使用可能な別のバンクに訂正されたデータがフラッシュメモリ１０３に書き込まれる。 （もっと読む）

【課題】ＤＲＡＭを用いたシステムにおいて、意図しないシステムリセットや電源切断などが発生した際に、すでにＤＲＡＭ内にあるデータだけでなく、ＤＲＡＭを用いたシステムにおいて設定されているレジスタ値も保持し、ＤＲＡＭを用いたシステムを出来るだけ短い時間で元の状態に復旧させることが可能な、メモリ制御装置を提供すること。
【解決手段】リセット要因発生時にシステムリセットを生成するリセット生成部９と、レジスタ１とＤＲＡＭ１６との間で、レジスタ１に記憶されている設定値の転送を制御するレジスタ転送制御部５と、を備え、レジスタ転送制御部５は、リセット生成部９によりシステムリセットが生成されたことを通知されると、ＤＲＡＭ１６にレジスタ１の設定値を転送し、システムリセットが行われた後に、レジスタ１の設定値を、ＤＲＡＭ１６から再びレジスタ１に転送する。 （もっと読む）

【課題】寿命と信頼性改善を図った不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性半導体記憶装置は、電気的書き換え可能でかつ、ｎビット／セル（ｎ≧２）の多値記憶を行うメモリチップと、前記メモリチップの読み出し及び書き込み制御を行うメモリコントローラとを備え、前記メモリチップは、後天的不良数が所定しきい値を超えたときに、ｎビット／セルからｍビット／セル（ｍ＜ｎ）へ動作モード切り換えが行われる。 （もっと読む）

【課題】従来の情報記録方法では、消去回数に制限のある携帯型メモリカードを効率的に利用することが困難であった。
【解決手段】本発明にかかる情報記録方法は、論理ブロック番号と論理ブロックに関連付けられた物理ブロックの物理ブロック番号とが関連付けて登録される論理物理変換テーブルと、論理ブロックに関連付けされていない物理ブロックの物理ブロック番号が登録される空き物理ブロックテーブルとを作成し、所定の論理ブロック番号に対して情報の書き込みが指定された場合に、空き物理ブロックテーブルに登録された物理ブロックのうち前記消去回数が最も少ない物理ブロックを検索し、当該最も消去回数が少ない物理ブロックに情報を記録し、空き物理ブロックテーブルに登録され情報が記録された物理ブロックの物理ブロック番号と情報の書き込みが指定された論理ブロック番号に関連付けられて登録された物理ブロック番号とを入れ替えるものである。 （もっと読む）

【課題】ＮＡＮＤ型フラッシュメモリなどのブロック単位で管理される不揮発性記憶媒体を用いるときに、利用効率を低下させることなく、適正なデータ読み出しを可能とする。
【解決手段】ＮＡＮＤ型フラッシュメモリが接続されるメモリコントローラ２０には、論理アドレスを、フラッシュメモリの物理ブロックアドレスに変換するアドレス変換部２４を設けている。このアドレス変換部では、不良ブロックに対する代替ブロックを設定する代替ブロックテーブルを用いて、論理アドレス又は論理ブロックアドレスに対して、適正な物理ブロックアドレスに変換する。これにより、不良ブロックの発生を考慮して、同一のデータを複数のブロックに格納することなく、要求されるデータを適正に読み出すことができる。 （もっと読む）

【課題】アンチヒューズによる救済方式の問題点を解決すること。
【解決手段】ＤＲＡＭ１０、ＳＰＤ（ＥＥＰＲＯＭ）２０が搭載されるとともに、ＳＰＤ２０にＤＲＡＭ１０の不良アドレス情報が格納されたメモリモジュール３０と、不良アドレス情報をＳＰＤ２０から読み出してＤＲＡＭ１０に不良アドレス情報を転送するメモリコントローラ４０と、を備える。ＤＲＡＭ１０は、メモリセルアレイ５０と、不良アドレス情報を格納するための救済アドレスレジスタ１２、１４と、メモリセルアレイ５０の欠陥があるメモリセルに対して代替される冗長メモリセル１１と、を有する。ＤＲＡＭ１０は、転送された不良アドレス情報を救済アドレスレジスタ１２、１４に格納した後、通常のアクセス動作時に、外部から入力された外部アドレス情報が、救済アドレスレジスタ１２、１４の不良アドレス情報と一致したときに冗長メモリセル１１にアクセスする。 （もっと読む）

【課題】従来よりも長寿命かつ処理速度の速い不揮発性記憶装置、不揮発性記憶システムを提供すること。
【解決手段】書き換え回数計数部１０７が各物理ブロックの書き換え回数を管理する。最多及び最小書き換え回数の物理ブロックを判別する。初期化処理に未使用ブロック検出部１０６が検出した未使用ブロック数が閾値以下になった場合、データ移動処理部１０８は最多書き換え回数ブロックと最少書き換え回数ブロック間でデータ移動する。こうすれば書き換え頻度の高いデータを特定の物理ブロックばかりにアロケートさせないようにできるので、結果として不揮発性記憶装置１２０の長寿命化を図ることができる。 （もっと読む）

【課題】複数の情報処理装置を対象に、特別な環境を用意することなく容易にシステム環境の復元を行なうことができるシステム環境復元方法を提供する。
【解決手段】上記課題を解決するために、イメージファイル１０７を取得するイメージファイル取得手段１０１と、イメージファイル１０７を記憶装置１０９に書き込むイメージファイル書込み手段１０２と、自装置の装置特定情報を取得する装置特定情報取得手段１０３と、個別設定情報一覧１０８から個別設定情報を取得する個別設定情報取得手段１０４と、個別設定情報を復元したシステム環境に適用する個別設定情報設定手段１０５と、を備える。 （もっと読む）

【課題】組み込み系コンピューティングシステムを構築するための、より改良されたNAND型フラッシュメモリデバイスの提供。及び該デバイスを用いたコンピューティングシステムの起動方法の提供。
【解決手段】NAND型フラッシュメモリからのブートローダの読み出しを、NAND型フラッシュメモリデバイスの内部機能により自律的に実行し、読み出したブートローダを、ホストCPUの内部メモリバスと直結するデバイス内のSRAMにロードする。ホストは、SRAMにロードされたブートローダの情報に基づきUSBインターフェースからOSをシステムメモリにロードし、システムを起動する。 （もっと読む）

【課題】システム起動は、フラッシュメモリからランダムアクセス可能な外部メモリへの全プログラム転送完了後に制約されるので、多くの時間を要する。
【解決手段】電源投入時にフラッシュメモリ２から読み出して内部メモリ８に格納した初期化プログラムに従ってシステムの初期化を行い、外部メモリ３へのアクセスを可能とする。ＤＭＡ制御部１０はフラッシュメモリ２からシステム起動プログラムを読み出しダイレクトに外部メモリ３へ転送する。メモリ管理部９はＣＰＵ５が外部メモリ３からプログラムを読み出す際にプログラム転送完了を管理する。ＣＰＵ５は、ＤＭＡ制御部１０によるシステム起動用のプログラムの転送が完了したときに、外部メモリ３から読み出したシステム起動用のプログラムに従ってシステムの起動を行う一方、同時並行的に、ＤＭＡ制御部１０は、フラッシュメモリ２からシステム制御用のプログラムを読み出し外部メモリ３へ転送する。 （もっと読む）

【課題】多ビットのメモリ故障であっても、効率よく、主記憶装置が使用不可になることを回避する。
【解決手段】主記憶装置２の初期化において、主記憶装置初期化／故障検出部６は、キャッシュメモリ５のキャッシュ有効フラグ４ａに’０’を設定し、キャッシュメモリ５を無効とする。その後、主記憶装置２のＳバイト領域に検査データＷを記憶させた後に、主記憶装置２のＳバイト領域を読み取った後、検査データＷの反転データである検査データＷＷを主記憶装置２のＳバイト領域に記憶させて、そのＳバイト領域のデータを読み取る。検査データＷ，ＷＷと読み取ったデータとが同じでない場合、主記憶装置２のＳバイト領域が異常と見なし、そのＳバイト領域をキャッシュメモリ５の任意のメモリ領域に割り付けて該Ｓバイト領域を救済する。 （もっと読む）

【課題】 従来のシステムにおいては、複数のパラレルフラッシュＩＣをバス接続してアクセスの高速化を行っているため、複数のパラレルフラッシュＩＣをバス接続してアクセスの高速化を行っているため、バス配線が複雑になり、基板の小型化が出来ないとともに、ノイズの問題が大きかった。
【解決手段】 複数のシリアルフラッシュメモリと、前記シリアルフラッシュメモリにアクセス可能な複数のシリアルメモリインタフェースを有し、前記シリアルフラッシュメモリのセクタ消去を行う場合、セクタの消去情報およびセクタデータのバックアップを異なるシリアルフラッシュメモリのセクタに書き込む。 （もっと読む）

【課題】強誘電体メモリはアクセス速度が速く、書き換え回数が多い反面、耐ストレス特性（耐熱ストレス特性や耐応力ストレス特性）は劣る。ヒューズメモリは耐ストレス特性が高くデータ保持能力は優れている反面、１回しか書き換えができない。不揮発性メモリを搭載する半導体装置、ＩＣカードにおいて、不揮発性メモリに要求される基本性能を低下させることなく、初期データを確実に保持させることができるようにする。
【解決手段】第１の不揮発性メモリ１と、第１の不揮発性メモリ１よりも耐ストレス特性が高く初期データを格納している第２の不揮発性メモリ２と、第２の不揮発性メモリ２から初期データを読み出し、読み出された初期データを第１の不揮発性メモリ１にコピーして初期化する初期化制御部３とを備える。 （もっと読む）

【課題】書き換え回数に制限のないＤＲＡＭを用いることにより長寿命を期待でき、電源断時でもデータの保護が可能な半導体記憶装置の提供を目的とする。
【解決手段】ＤＲＡＭ１０３と、フラッシュメモリ１０４と、これらをコントロールするメモリ制御回路１０５と、外部給電の電圧低下を検出して給電を内部バッテリー１０７に切替える電源制御回路１０６を備え、起動時にデータが格納されているフラッシュメモリ１０４内のデータをＤＲＡＭ１０３にコピーし、稼動中はホスト処理装置１１０とのデータのアクセスはＤＲＡＭ１０３上で行い、電源が切断された場合に、バッテリー１０７により自動でＤＲＡＭ１０３のデータをフラッシュメモリ１０４にバックアップする。 （もっと読む）

【課題】安価なＮＡＮＤ型フラッシュメモリを使用しつつも、読み出し命令に対するレイテンシをＮＯＲ型フラッシュメモリと同程度に抑制することが可能なメモリシステムを得る。
【解決手段】メモリモジュール１のＰＯＲ時に、ページＰ１〜Ｐｎの第１部分Ｐ１ａ〜ＰｎａがＮＡＮＤ型フラッシュメモリ３から読み出され、エラー訂正部７によって所定のエラー訂正処理が行われた後、バッファメモリ６に書き込まれる。コントローラ２がホストシステム８からページの読み出し命令を受けると、制御部４は、ＮＡＮＤ型フラッシュメモリ３の比較的大きいレイテンシに起因してＮＡＮＤ型フラッシュメモリ３が待機状態となっている間に、バッファメモリ６からページＰ１〜Ｐｎの第１部分Ｐ１ａ〜Ｐｎａを読み出して、ホストシステム８へデータ転送する。 （もっと読む）

【課題】半導体メモリカードを搭載したホスト機器を含むシステムにおいて、半導体メモリカードの寿命が近づいたことをホスト機器のユーザに警告するための情報を伝達する半導体メモリカードシステムの制御方法を提供する。
【解決手段】本発明の１態様による半導体メモリカードの制御方法は、ホスト機器から半導体メモリカードへのコマンドに応答して該半導体メモリカードの寿命指標データを作成する工程と、前記寿命指標データから寿命管理基準に基づいて前記半導体メモリカードの寿命警告ステータスを作成する工程と、前記コマンドに対する応答として前記寿命警告ステータスを組み込んだレスポンスを前記コマンドと同じ通信ラインを使用して前記ホスト機器に送る工程とを具備する。 （もっと読む）

【課題】メモリ容量が節約でき、データの修復が可能な、不揮発性メモリのデータ書込失敗検出方法およびデータ書込失敗検出システムを提供する。
【解決手段】複数のバイト２１、２２から構成されるデータ系列をＥＥＰＲＯＭ２０に書き込むにあたり、データ系列の上位バイト２１から下位バイト２２まで順に書き込んだ後、上位バイト２１に書き込まれたデータと同じデータを、追加バイト２３としてＥＥＰＲＯＭ２０に書き込む。そして、データ書込失敗検出システムへの電源投入直後に、最上位バイト２１に書き込まれているデータと追加バイト２３に書き込まれているデータとが一致しているか否かを検出することでデータ書込失敗を検出する。そして、データ書込失敗を検出した場合に、追加バイト２３に書き込まれているデータを上位バイト２１に書き込むようにすれば、少なくとも上位バイト２１は修復可能である。 （もっと読む）

【課題】電源投入時でＯＳが起動する前のコントローラ内部診断（自己診断）字に、もれなくＤＲＡＭ−Ｉ／Ｆの結線チェックが出来る画像入出力装置及び画像入出力方法を提供する。
【解決手段】機能限定されたメモリマップ領域内に、すべてのCS領域のメモリ空間をアサインすることにより、電源投入時でＯＳが起動する前のコントローラ内部診断（自己診断）時に、もれなくＤＲＡＭ−Ｉ／Ｆの結線チェックが出来る画像入出力装置及び画像入出力方法の提供を実現することができる。 （もっと読む）