【課題】基板において発生する振動音の抑制効果を向上させつつ、振動音のばらつきを抑制することができる電子部品を提供する。
【解決手段】セラミックコンデンサ１０は、セラミックコンデンサ素子１１と、一対の接続端子１２とを含み、セラミックコンデンサ素子１１は、複数の誘電体層２６と内部電極２７とを有する誘電体素体２１と、誘電体素体２１の端面に設けられる一対の外部電極２２とを有する。接続端子１２は、外部電極２２に接続される電極接続部４１と、基板１３に接続され、誘電体素体２１と対向するように設けられる外部接続部４２と、誘電体素体２１の下面（側面２４ｂ）と外部接続部４２との間に隙間を有するように電極接続部４１と外部接続部４２とを接続し、折り曲げられて形成される中間部４３とを有し、中間部４３と外部接続部４２とにより形成される基板１３からの角度のうち、基板１３からの角度が小さい方の角度αを、６０°未満とする。 （もっと読む）

【課題】実装性を維持しつつ、素体から外部電極が剥離することを防止できる電子部品及びその電子部品の製造方法を提供する。
【解決手段】電子部品１では、素体２の主成分を含有する第一電極層１１ａと、金属薄膜からなる第二電極層１２とを含んで外部電極３，４が形成されており、第一電極層１１ａは、主面２ｃ，２ｄの端面２ａ，２ｂ側に素体２と同時焼成されて形成されていると共に、その縁部１１ｅと素体２との間に隙間Ｓを形成しており、第二電極層１２は、第一電極層１１ａの縁部１１ｅを挟むように、端面２ａ，２ｂ及び第一電極層１１ａ上を覆うと共に隙間Ｓに形成されている。 （もっと読む）

【課題】内部電極を側面に露出させた状態の未焼成のグリーンチップを形成した後、グリーンチップの側面に露出した内部電極を覆うように未焼成のセラミック材料を付与することにより、サイドギャップ領域となるセラミック側面層を形成すると、セラミック側面層とグリーンチップに由来する積層部との接着力が十分ではなく、経時後に、セラミック側面層が積層部から剥離するおそれがある。
【解決手段】積層部１２となるグリーンチップとセラミック側面層１３，１４との界面３０，３１と、未焼成の部品本体２の外表面との交線３２が、面取り部１９の曲面形成範囲内に位置するように研磨する。これにより、未焼成のセラミック材料が、界面３０，３１を埋めるように伸ばされ、言わば「パテ」のような役割を果たし、積層部１２となるグリーンチップとセラミック側面層１３，１４との間の接着力が高められる。 （もっと読む）

【課題】内部電極と外部電極との接合強度を高めると共に、緻密な外部電極を得るセラミック電子部品を提供する。
【解決手段】本発明のセラミック電子部品は、セラミック素体と、前記セラミック素体の内部に設けられ、少なくともＰｄを含む内部電極と、前記セラミック素体の端面に設けられ、金属成分として少なくともＣｕとＡｇとを含むと共に、ガラス成分として結晶化ガラスを一種類以上含み、前記内部電極と導通する一対の外部電極とを有し、前記外部電極は、軟化点Ｔｓが焼付温度よりも高い結晶化ガラスを５０％以上含有する。 （もっと読む）

【課題】分散性が高く、塗布後の塗膜強度が高い導電性ペースト、および該導電性ペーストを用いて形成された電極を備えた電子部品を提供することを目的とする。
【解決手段】本発明に係る導電性ペーストは、導電粉末と、ガラス粉末と、互いに相溶性があるバインダ樹脂および分散剤を有機溶媒に溶解した有機ビヒクルと、を含む導電性ペーストにおいて、前記分散剤の酸価が２．５〜２４０．０ｍｇＫＯＨ／ｇであり、前記バインダ樹脂のガラス転移点をＴｇ１、前記バインダ樹脂と前記分散剤とを混合した状態のガラス転移点をＴｇ２、としたとき、ΔＴｇ＝Ｔｇ１−Ｔｇ２で表されるΔＴｇが１０〜３０℃であることを特徴としている。 （もっと読む）

【課題】内部電極と外部電極との接合強度を向上させると共に、緻密な外部電極を得るセラミック電子部品を提供する。
【解決手段】本発明に係るセラミック電子部品は、セラミック素体と、セラミック素体の内部に設けられ、少なくともＰｄを含む内部電極と、セラミック素体の端面に設けられ、金属成分として少なくともＡｇを含むと共に、ガラス成分として結晶化ガラスを含み、内部電極と導通する一対の外部電極とを有し、外部電極は、セラミック素体の端面に、外部電極に含まれる金属成分を形成するための金属粉末と外部電極に含まれるガラス成分を形成するためのガラス粉末とを含む導電性ペーストを塗布し、結晶化ガラスの軟化点Ｔｓより５０℃低い温度から結晶化ガラスの軟化点Ｔｓまでの温度であって、Ａｇの融点より１５０℃以下の温度範囲で焼付けを行うことにより形成される。 （もっと読む）

【課題】本発明は、端子電極が電子部品用素体の素体側面に広がる形状のばらつきを抑制できる電子部品の製造方法、振込治具及びローラー治具を提供する。
【解決手段】電子部品の製造方法は、端子電極が形成される端子電極形成面と端子電極形成面と接続している素体側面とを有する電子部品用素体を準備する準備工程と、準備した電子部品用素体の素体側面に撥水材料を擦りつける撥水材料付着工程と、端子電極形成面及び素体側面の一部に端子電極を形成する端子電極形成工程と、を有する。また、電子部品の製造方法では、素体側面に摺接する摺接部を含む振込治具又はローラー治具を用いる。 （もっと読む）

【課題】メッキ液等の水分が素体内に浸入することを防止すると共に製品寸法の増大を防止し、電子部品の信頼性を向上させることができる電子部品の製造方法及び電子部品を提供する。
【解決手段】電子部品１の製造方法では、平板２０の凹部２１に第一導電性ペーストＰ１が入り込むように付与し、凹部２１に付与された第一導電性ペーストＰ１に素体２の端面２ａ，２ｂを押し当てて第一ペースト層１６を形成している。これにより、素体２の端面２ａ，２ｂに平均的に第一導電性ペーストＰ１が塗布される。そのため、角部分９付近の厚みを十分に確保しつつ、端面２ａ，２ｂの中央位置付近の厚みの増大を防止することができる。したがって、メッキ液等の水分が素体２内に浸入することを防止できる共に、外部電極３，４の厚みの増大を抑制することで製品寸法の増大を防止でき、信頼性の向上を図ることができる。 （もっと読む）

【課題】粘度の経時変化の影響を受けることなく、素子に電極ペーストを一定の膜厚で確実に塗布することを可能とする電子部品製造装置を提供する。
【解決手段】この発明にかかる電子部品製造装置では、塗膜形成面とブレードの先端と間に間隔をあけ、電極ペーストを供給する際にその電極ペーストを掻き取り、塗膜形成面に塗膜を形成し、さらに、その塗膜厚みを測定するセンサを備えており、塗膜形成面とブレードの先端との間隔であるブレードクリアランスと測定された塗膜厚みとの関係により、素子を浸漬させるための塗膜形成条件を決定することができるので、粘度の経時変化に依存することなく、膜厚を一定に形成することができ、所望の外部電極を備えた電子部品を製造することができる。 （もっと読む）

【課題】めっきにより形成された外部電極が積層体から剥離することを抑制できる。
【解決手段】積層体１１は、複数のセラミック層が積層されて構成されており、かつ、該複数のセラミック層の外縁が連なって構成されている実装面を有している。コンデンサ導体１８は、セラミック層上に設けられており、実装面においてセラミック層間から露出している露出部を有する。外部電極を構成する導電層１２，１３は、露出部を覆うように設けられ、かつ、直接めっきにより形成されている。導電層１４は、導電層１２，１３を覆うと共に、積層体１１の表面の一部を覆っており、金属及びガラス又は樹脂を含む材料により構成されている。 （もっと読む）

【課題】ビルドアップ基板中に内蔵できるキャパシタを、エアロゾルデポジション法を使って形成する。
【解決手段】金属よりなる第１の基体上に第１のセラミック膜を形成する工程と、金属よりなる第２の基体上に第２のセラミック膜を形成する工程と、前記第１および第２のセラミック膜の一方の表面に銅よりなる第１の電極パタ―ンと第１のビアプラグパタ―ンとを、相互に離間して形成する工程と、前記第１および第２の基体を互いに押圧することにより、前記第１のセラミック膜と前記第２のセラミック膜とを、前記第１の基体と前記第２の基体とが押圧された状態で、前記第１の基体と前記第２の基体との間にパルス電圧を印加することにより、前記第１および第２のセラミック膜を、前記第１の電極パターンおよび前記第１のビアプラグパタ―ンを介して相互に接合する工程と、前記第２の基体を除去する工程と、を含む。 （もっと読む）

【課題】耐湿性の高い積層セラミックコンデンサを提供する。
【解決手段】本発明に係る積層セラミックコンデンサ１１は、積層された複数のセラミック層１３と、複数のセラミック層１３間に配置された内部電極１４及び１５と、を有する積層体１２と、積層体１２の外表面上に形成され、内部電極１４及び１５と電気的に接続された外部電極１８及び１９と、を備え、セラミック層１３がＣａＺｒＯ₃を主成分として含み、積層体１２と外部電極１８及び１９との間に、（Ｂａ，Ｃａ）−Ｚｎ−Ｓｉ系酸化物（Ｃａが０を含む）を含む層が形成されていることを特徴としている。 （もっと読む）

【課題】実装ミスを防止することのできる積層コンデンサ、及び積層コンデンサの実装構造を提供する。
【解決手段】積層コンデンサ１において、回路基板１００などに実装されない接続導体４の最外層２１は、端子電極３よりもはんだ濡れ性の低い膜によって形成されており、視覚的にもはんだ濡れ性の良い端子電極３と識別することが可能となる。従って、積層コンデンサ１を回路基板１００などに実装する際は、目視によって接続導体４と端子電極３との識別が可能となるため、実装ミスを防止することができる。また、接続導体４の最外層２１は、はんだ濡れ性が低いため、誤って接続導体４を回路基板１００に実装しようとした場合であっても、はんだ付けを行うことができない。更に、端子電極３のはんだ付けの際のはんだブリッジ不良による実装ミスも防止することができる。 （もっと読む）

【課題】内部構造欠陥の発生を抑制した積層電子部品を製造することができる製造方法を提供すること。
【解決手段】積層コンデンサ１の製造方法は、主面電極７ａ〜１０ａを含む内部電極パターン３７〜４０をセラミックグリーンシート３２上に形成する工程と、セラミックグリーンシート３２上で内部電極パターン３７〜４０が形成されない非形成領域Ｒ１〜Ｒ４と主面電極７ａ〜１０ａの周縁全体とに第一段差吸収層１３〜１６と第二段差吸収層１７〜２０とを形成する工程と、段差吸収層１３〜２０等が形成されたセラミックグリーンシート３２を積層且つ圧着して、グリーン積層体４５ｂを形成する工程と、を備える。第二段差吸収層１７〜２０により、セラミックグリーンシート３２を積層圧着したとしても、主面電極７ａ〜１０ａに段差Ｓが形成されることを防止でき、段差Ｓに起因する応力集中を回避できる。 （もっと読む）

【課題】実装面積を小さくすることが可能であり、信頼性の高いセラミック電子部品を提供すること。
【解決手段】セラミック電子部品１００は、複数のセラミック層と、隣接するセラミック層の間に埋設された内部電極と、を有するセラミック素体１０と、セラミック素体１０の主面１２上に内部電極と電気的に接続された端子電極２０と、を備え、セラミック素体１０は、主面１２及び主面１２に垂直な側面１３，１４の間に主面１２に対して傾斜した斜面１６，１８を有しており、端子電極２０は、セラミック素体１０の側面１３，１４の延長線を越えないように斜面１６，１８の主面１２側の部分を覆う。 （もっと読む）

【課題】積層セラミックコンデンサの外部電極を、部品本体の所定の面上に直接めっきを施すことによって形成したとき、外部電極となるめっき膜の部品本体に対する固着力が低いことがある。
【解決手段】外部電極１６として、各内部電極５の露出端を起点として析出しためっき析出物を部品本体２の少なくとも端面１２上に成長させてなるもので、Ｐ含有率が９重量％以上のＮｉ−Ｐめっき膜からなる第１のめっき層１８をまず形成する。次いで、第１のめっき層１８上に、Ｐを実質的に含まないＮｉめっき膜からなる第２のめっき層１９を形成する。好ましくは、第１のめっき層１８は無電解めっきにより形成され、第２のめっき層１９は電解めっきにより形成される。 （もっと読む）

【課題】共振周波数におけるインピーダンスの急激な低下を抑えることができ、かつクラックの発生を抑制できる積層コンデンサの実装構造を提供する。
【解決手段】積層コンデンサ２の実装構造１では、樹脂電極層１４が第２コンデンサ部１２のＥＳＲ成分として機能するようなフィレット高さＨのハンダフィレット７によって積層コンデンサ２と回路基板６との接続がなされている。これにより、樹脂電極層１４の厚みに応じたＥＳＲ成分が第２コンデンサ部１２に付与され、共振周波数におけるインピーダンスのフラット化を実現できる。また、積層コンデンサ２の実装構造１では、第１コンデンサ部１１と第２コンデンサ部１２との間に間隔Ｄが設けられている。これにより、回路基板６の変形応力や第１コンデンサ部１１の電歪振動による応力が第２コンデンサ部１２に伝達しにくくなり、クラックの発生を抑制できる。 （もっと読む）

【課題】静電容量が大きくなることを抑制しつつ、直流抵抗が大きくなることを抑制することが可能な貫通型積層コンデンサを提供すること。
【解決手段】コンデンサ素体Ｌ１内には、信号用主電極部３０ａ〜３６ａ並びにコンデンサ素体Ｌ１の外表面に引き出されるように伸びる第１及び第２の信号用引き出し電極部３０ｂ〜３６ｂ、３０ｃ〜３６ｃを有する信号用内部電極３０〜３６と、接地用主電極部２０ａ、２１ａ及びコンデンサ素体Ｌ１の外表面に引き出されるように伸びる接地用引き出し電極部２０ｂ、２１ｂ、２０ｃ、２１ｃを有する接地用内部電極２０、２１とが配置されている。信号用内部電極３０〜３２、３４〜３６の信号用主電極部３０ａ〜３２ａ、３４ａ〜３６ａは、誘電体層１１、１２、１７、１８を間に挟んで他の信号用主電極部と対向する領域を有する。 （もっと読む）

【課題】セラミック電子部品の製造時において、クラックの発生を防止するセラミック電子部品を提供する。
【解決手段】この発明にかかるセラミック電子部品は、互いに対向する一対の主面と、互いに対向する一対の側面と、互いに対向する一対の端面とを備えるセラミック素体と、セラミック素体の端面上に形成された一対の外部電極とを備える。外部電極は、一対の端面上に形成され、かつ、主面および側面のいずれにも回り込まない第１の導電層と、第１の導電層を被覆するように端面上に形成され、かつ、主面および側面上に回り込んだ第２の導電層を有する。第１の導電層は焼結金属を含み、第２の導電層はめっき金属を含む。そして、第２の導電層は、主面上および側面上において、該端面から遠ざかるにつれて薄くなるように形成される。 （もっと読む）

【課題】回路基板に搭載した場合における配線密度の低下を抑制でき、且つＥＳＬの十分な低下を図ることが可能な積層型貫通コンデンサ及び積層型貫通コンデンサの実装構造を提供すること。
【解決手段】第１信号用端子電極１１と信号用内部電極２０とは第１スルーホール導体２２を介して接続され、第２信号用端子電極１２と信号用内部電極２０とは第２スルーホール導体２３を介して接続されている。第１接地用端子電極１３と接地用内部電極２４とは、第３スルーホール導体２５を介して接続されている。第１信号用端子電極１１と第１接地用端子電極１３とは、互いに近接して第１領域６ａ，７ａに配置されている。第２信号用端子電極１２は、第２領域６ｂ，７ｂに配置されている。コンデンサ素体１の長手方向での第１領域６ａ，７ａと第２領域６ｂ，７ｂとの間の第３領域６ｃ，７ｃには、いかなる導体も配置されていない。 （もっと読む）