電子部品及び電子部品の製造方法
【課題】実装性を維持しつつ、素体から外部電極が剥離することを防止できる電子部品及びその電子部品の製造方法を提供する。
【解決手段】電子部品１では、素体２の主成分を含有する第一電極層１１ａと、金属薄膜からなる第二電極層１２とを含んで外部電極３，４が形成されており、第一電極層１１ａは、主面２ｃ，２ｄの端面２ａ，２ｂ側に素体２と同時焼成されて形成されていると共に、その縁部１１ｅと素体２との間に隙間Ｓを形成しており、第二電極層１２は、第一電極層１１ａの縁部１１ｅを挟むように、端面２ａ，２ｂ及び第一電極層１１ａ上を覆うと共に隙間Ｓに形成されている。
【解決手段】電子部品１では、素体２の主成分を含有する第一電極層１１ａと、金属薄膜からなる第二電極層１２とを含んで外部電極３，４が形成されており、第一電極層１１ａは、主面２ｃ，２ｄの端面２ａ，２ｂ側に素体２と同時焼成されて形成されていると共に、その縁部１１ｅと素体２との間に隙間Ｓを形成しており、第二電極層１２は、第一電極層１１ａの縁部１１ｅを挟むように、端面２ａ，２ｂ及び第一電極層１１ａ上を覆うと共に隙間Ｓに形成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品及び電子部品の製造方法に関する。
【背景技術】
【０００２】
従来の電子部品として、一対の端面と、この端面同士を連結する４つの側面とから構成される略直方体の素体を有し、端面と、対向する一対の側面の片面又は両面に跨って形成された断面Ｌ字型又は断面コ字型をなす外部電極を備えるチップインダクタが知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平７−２９７３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、近年では、電子部品を搭載する製品の多機能化や小型化に伴い、基板への部品搭載数の増大や搭載面積の縮小化が進んでいる。そのため、複数の電子部品を限られたスペースにおいて配置する必要がある。そこで、電子部品を近接させて配置することになるが、略直方体の素体の端面側において５面（端面、４側面）を覆う外部電極を有する電子部品の場合には、配置スペースをとるため搭載数が限定される。また、隣接する外部電極間においてはんだブリッジ等が生じ、実装に不具合が生じるといった問題がある。そこで、上記特許文献１に記載の電子部品のように、外部電極がＬ字型又はコ字型をなし、隣接する電子部品との間で外部電極が対向配置されない構成は、狭隣接配置に有効である。
【０００５】
また、外部電極の小型化を図るために、外部電極の厚みを薄く形成すると、素体の角部分からメッキ液等が浸入するおそれがある。そのため、素体の角部分からのメッキ液等の浸入防止や外部電極の小型化の観点からは、外部電極が緻密な金属薄膜にて形成されることが好ましい。しかしながら、外部電極をスパッタリング等により金属薄膜で形成すると、素体と金属薄膜との接合強度を確保することが困難である。そのため、素体から外部電極が剥離するといった問題が生じるおそれがあった。
【０００６】
本発明は、上記課題を解決するためになされたものであり、実装性を維持しつつ、素体から外部電極が剥離することを防止できる電子部品及びその電子部品の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明に係る電子部品は、互いに対向する一対の端面及び端面同士を連結する四つの側面を有すると共に、端面に露出する内部電極が配置された素体と、素体の端面側に形成された外部電極とを備える電子部品であって、外部電極は、素体の主成分を含有する第一電極層と、金属薄膜からなる第二電極層とを含み、第一電極層は、側面の少なくとも一面の端面側に素体と同時焼成されて形成されていると共に、その縁部と素体との間に隙間を形成しており、第二電極層は、第一電極層の縁部を挟むように、端面及び第一電極層上を覆うと共に隙間に形成されていることを特徴とする。
【０００８】
この電子部品では、素体の主成分を含有すると共に素体と同時焼成されて形成される第一電極層と、金属薄膜の第二電極層とにより外部電極が形成されている。このように、第一電極層が素体の主成分を含有し且つ素体と同時焼成されているため、素体と第一電極層との接合強度が確保されると共に、側面の少なくとも一面に形成することで、実装時の不具合を防止できる。また、金属薄膜の第二電極層により、素体の角部分からのメッキ液等の浸入を防止でき、且つ小型化が図れるため電子部品の狭隣接配置が可能となる。そして、第一電極層は、その縁部と素体との間に隙間を形成しており、第二電極層は、第一電極層の縁部を挟むように、端面及び第一電極層上を覆うと共に隙間に形成されている。これにより、素体との接合強度が確保された第一電極層と第二電極層とが強固に接合されるため、金属薄膜である第二電極層が素体から剥離することを防止できる。以上のように、本発明の電子部品では、実装性を維持しつつ、素体から外部電極が剥離することを防止できる。
【０００９】
第二電極層は、素体の端面と側面との間の角部分に対応する位置において、第一電極層を覆うように形成されていることが好ましい。このような構成によれば、メッキ液等が浸入し易い素体の角部分が緻密な金属薄膜の第二電極層にて覆われるので、メッキ液等の素体への浸入をより抑制できる。これにより、電子部品の信頼性の向上を図ることができる。
【００１０】
隙間は、角部分を含んで形成されている。これにより、素体の角部分において、第二電極層、第一電極層、第二電極層の順に電極層が多層に形成されるため、素体の角部分からのメッキ液等の浸入をより確実に抑制できると共に、素体の角部分に対応する外部電極の強度を向上させることができる。
【００１１】
また、本発明に係る電子部品の製造方法は、互いに対向する一対の端面及び端面同士を連結する四つの側面を有すると共に、端面に露出する内部電極が配置された素体と、素体の端面側に形成された外部電極とを備える電子部品の製造方法であって、素体の主成分を含有する第一電極層を形成する第一電極層形成工程と、金属薄膜からなる第二電極層を形成する第二電極層形成工程とを有し、第一電極層形成工程では、側面の少なくとも一面の端面側に素体と同時焼成して第一電極層を形成した後に、第一電極層の縁部と素体との間に隙間を形成し、第二電極層形成工程では、第一電極層の縁部を挟むように、端面及び第一電極層上を覆うと共に隙間に第二電極層を形成することを特徴とする。
【００１２】
この電子部品の製造方法では、上述の構成を有する電子部品を製造できるため、実装性を維持しつつ、素体から外部電極が剥離することを防止できる電子部品を製造できる。
【００１３】
第一電極層形成工程では、素体の主成分を含有する導電性ペーストを素体の側面の少なくとも一面の端面側に付与して第一電極ペースト層を形成し、素体と第一電極ペースト層とを同時焼成して第一電極層を形成した後に、バレル研磨によって素体と第一電極層との間に隙間を形成しつつ、素体と対向する第一電極層の表面の一部に空孔部を形成することが好ましい。これにより、素体との接合強度が高い第一電極層を形成できると共に、素体と第一電極層との間に隙間を形成できる。
【発明の効果】
【００１４】
本発明によれば、実装性を維持しつつ、素体から外部電極が剥離することを防止できる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態に係る電子部品の斜視図である。
【図２】図１に示す電子部品の断面図である。
【図３】電子部品の製造方法を示すフロー図である。
【図４】積層体形成工程、第一電極層形成工程及び焼成工程の工程内容を示す図である。
【図５】第二電極層形成工程及びメッキ工程の工程内容を示す図である。
【図６】電子部品の要部を拡大して示す拡大断面図である。
【図７】電子部品の断面を示す写真である。
【図８】外部電極の組成分布を示す図である。
【図９】外部電極の組成分布を示す図である。
【図１０】変形例に係る電子部品の断面図である。
【発明を実施するための形態】
【００１６】
以下、図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【００１７】
図１及び図２を参照して、本発明の一実施形態に係る電子部品の構成を説明する。図１は、本発明の一実施形態に係る電子部品の斜視図であり、図２は、図１に示す電子部品の断面図である。
【００１８】
図１及び図２に示すように、電子部品１は、例えば、セラミックコンデンサなどの電子部品であり、複数の板状のセラミックグリーンシートを積層して一体化することによって略直方体形状に構成された素体２と、素体２の両端面側に形成された外部電極３，４とを備えて構成される。素体２は、素体２の長手方向に向かい合って互いに平行をなす一対の端面２ａ，２ｂと、一対の端面２ａ，２ｂ間を連結するように伸び且つ互いに対向する一対の主面２ｃ，２ｄと、一対の主面２ｃ，２ｄを連結するように伸び且つ互いに対向する一対の側面２ｅ，２ｆとを有する。外部電極３は、一方の端面２ａ及び端面２ａと直交する二つの主面２ｃ，２ｄの各縁部の一部を覆うように形成されている。また、外部電極４は、他方の端面２ｂ及び端面２ｂと直交する二つの主面２ｃ，２ｄの各縁部の一部を覆うように形成されている。電子部品１は、例えば、縦が１．９ｍｍ〜２．２ｍｍ程度に設定され、横が１．１ｍｍ〜１．３ｍｍ程度に設定され、厚みが１．１ｍｍ〜１．３ｍｍ程度に設定されている。
【００１９】
素体２は、図２に示すように、複数の長方形板状の誘電体層６と、複数の内部電極７及び内部電極８とが積層された積層体として構成されている。内部電極７と内部電極８とは、素体２内において誘電体層６の積層方向（以下、単に「積層方向」と称する。）に沿ってそれぞれ一層ずつ配置されている。内部電極７と内部電極８とは、少なくとも一層の誘電体層６を挟むように対向配置されている。実際の電子部品１では、複数の誘電体層６は、互いの間の境界が視認できない程度に一体化されている。
【００２０】
内部電極７，８は、例えばＮｉやＣｕなどの導電材を含んでいる。内部電極７，８の厚みは、例えば１μｍ〜５μｍ程度である。内部電極７，８は、積層方向から見て互いに重なりあう領域を有するような形状であれば、特に形状は限定されず、例えば矩形状などの形状をなしている。内部電極７，８は、上記導電性材料を含む導電性ペーストの焼結体として構成される。内部電極７，８の端部は、素体２の端面２ａ，２ｂに露出している。内部電極７は外部電極３と電気的に接続されており、内部電極８は外部電極４と電気的に接続されている。
【００２１】
外部電極３，４は、断面コ字状を呈しており、素体２の端面２ａ，２ｂと積層方向において対向する一対の主面２ｃ，２ｄの両面とに跨って形成されている。つまり、外部電極３，４は、側面２ｅ，２ｆには形成されておらず、コ字型の三面電極となっている。外部電極３，４は、素体２の外面に電極層を形成し、更に電気メッキを施すことにより形成される。電気メッキには、Ｎｉ、Ｓｎ等を用いることができる。外部電極３，４の具体的な構成については、以下の電子部品１の製造方法にて説明する。
【００２２】
続いて、図３〜図６を参照して本発明の実施形態に係る電子部品１の製造方法について説明する。図３は、電子部品の製造方法を示すフロー図である。
【００２３】
図３に示すように、電子部品１の製造工程は、積層体形成工程Ｓ１から工程を開始する。この積層体形成工程Ｓ１では以下の処理がなされる。すなわち、誘電体層６となるセラミックグリーンシートを形成した後、当該セラミックグリーンシート上に内部電極７，８のパターンを導電性ペーストで印刷し、乾燥することによって電極パターンを形成する。このように電極パターンが形成されたセラミックグリーンシートを複数枚重ね合わせ、図４（ａ）に示すように、セラミックグリーンシートの積層体１０を形成する。
【００２４】
積層体形成工程Ｓ１の後、第一電極層形成工程Ｓ２が行われる。第一電極層形成工程Ｓ２は、積層体１０の表面１０ａ及び裏面１０ｂをスクリーンメッシュ（図示しない）で覆ってスクリーン印刷することによって、素体２の主面２ｃ，２ｄに該当する表面１０ａ及び裏面１０ｂに導電ペーストを付与して第一電極ペースト層１１を形成する工程である。具体的には、図４（ａ）に示すように、表面１０ａ及び裏面１０ｂにおいて、内部電極７，８の端部に対応する所定位置に、第一電極ペースト層１１をそれぞれ形成する。この第一電極ペースト層１１の形成位置は、素体２の主面２ｃ，２ｄの端面２ａ，２ｂ側に該当する。導電性ペーストは、金属粒子と、積層体１０、つまり素体２の主成分であるセラミック（共材）とを含有しており、金属粒子は電子部品１を構成する素体２の材料であるガラス系材料や誘電体材料等の焼結性に合わせてＮｉ、Ｃｕ、Ａｇ等から選択される。セラミックの含有量は、例えば５〜１００ｐｈｐ程度である。なお、第一電極層形成工程Ｓ２では、スクリーン印刷の他に、グラビア印刷によって第一電極ペースト層１１を形成してもよい。そして、第一電極ペースト層１１を形成した後、積層体１０をそれぞれ素体２の大きさのチップとなるように切断することで、第一電極ペースト層１１が形成されたチップ（素体２の未焼結体）を得る。
【００２５】
第一電極層形成工程Ｓ２の後、焼成工程Ｓ３が行われる。焼成工程Ｓ３では、チップと第一電極ペースト層１１とを同時焼成する。具体的には、焼成工程Ｓ３では、チップ及び第一電極ペースト層１１を例えば１２００〜１３００℃にて同時焼成する。これにより、チップが焼結されて素体２が得られると共に、第一電極ペースト層１１が焼結されて第一電極層１１ａが形成される。その後、ポリエチレン等の材料からなる密閉回転ポットに水と複数の素体２と研磨用のメディアを入れて、この密閉回転ポットを回転させてバレル研磨を行う。このとき、第一電極層１１ａと素体２との間に後述する隙間Ｓが形成される。以上により、図４（ｂ）に示すように、素体２において主面２ｃ，２ｄの端面２ａ，２ｂ側に、角部分に所定の曲率半径（Ｒ）を有する第一電極層１１ａが形成される。
【００２６】
焼成工程Ｓ３の後、第二電極層形成工程Ｓ４が行われる。第二電極層形成工程Ｓ４では、内部電極７，８と接続されるように端面２ａ，２ｂを覆うと共に、第一電極層１１ａの端面２ａ，２ｂ側の縁部１１ｅを覆うように金属薄膜の第二電極層１２を形成する工程である。具体的には、図５（ａ）に示すように、第二電極層形成工程Ｓ４では、スパッタリングによって素体２の端面２ａ，２ｂの全面と、第一電極層１１ａの端面２ａ，２ｂ側の縁部１１ｅ、つまり素体２の角部分９に対応する位置とに成膜することで第二電極層１２を形成する。第二電極層１２は、例えばＴｉ、Ｃｒ、Ｎｉ、Ｃｕ、Ａｇ、或いはそれらの合金からなる膜で形成されている。そして、第二電極層１２は、これらの金属のうちの一層の膜あるいはＮｉ／Ｃｒ合金ターゲットによるスパッタ膜等を第二電極層１２における下層膜として、この下層膜と下層膜の表面に形成されるＣｕスパッタ膜等からなる上層膜との組み合わせのような二層の膜で形成されていてもよく、更には三層以上の膜で形成されていてもよい。また、第二電極層１２は、素体２の角部分９を含む主面２ｃ，２ｄと第一電極層１１ａの端面２ａ，２ｂ側の縁部１１ｅとの間に形成された隙間Ｓ（図６参照）に入り込んで形成されている。
【００２７】
隙間Ｓについて、図６を参照しながら説明する。図６は、電子部品の要部（角部分）を拡大して示す図である。図６に示すように、隙間Ｓは、第一電極層１１ａの縁部１１ｅと素体２の主面２ｃ，２ｄの端面２ａ側との間に形成されている。この隙間Ｓは、第一電極層１１ａに含まれるセラミックがバレル研磨の処理に伴って脱落し、表面に空孔部Ｈが形成されることにより形成されている。
【００２８】
隙間Ｓの形成過程について詳細に説明する。まず、第一電極ペースト層１１が形成されたチップの焼結時には、第一電極層１１ａへの焼結も同時に行われる。このとき、第一電極層１１ａが焼結していく過程において、第一電極層１１ａ中の共材（セラミック）の多くは、第一電極層１１ａの表面側へ押しやられて、その表面に析出する。これと同時に、第一電極層１１ａと素体２とが接する面では、素体２と共材との焼結も起こる。これにバレル研磨処理を行うと、第一電極層１１ａ表面に析出した共材が脱落し、表面に空孔部Ｈが形成される。これが素体２の角部では、非常にゆっくりと進行する。第一電極層１１ａの素体２と接していない表面（外表面）では、形成された空孔部Ｈが更に研磨されて比較的なだらかな面となる一方、素体２の角部分９では、第一電極層１１ａと素体２との界面において、それぞれが研磨されることによる隙間Ｓの部分的な形成と、隙間Ｓに露出した新たな第一電極層１１ａ表面に空孔部Ｈの形成が行われる。ここで、隙間Ｓは、第一電極層１１ａと素体２との境界面部分の全周にわたって形成されているわけではなく、第一電極層１１ａと素体２との密着部分が隙間Ｓと混在している。
【００２９】
第二電極層１２は、上記の隙間Ｓを埋めるように形成されている。つまり、第二電極層１２は、第一電極層１１ａの縁部１１ｅを挟むように、端面２ａ，２ｂ及び第一電極層１１ａ上を覆うと共に隙間Ｓに形成されている。隙間Ｓにおける第一電極層１１ａの表面、つまり素体２と対向する第一電極層１１ａの内表面は、空孔部Ｈによって凹凸状をなしている。第二電極層１２は、凹凸状をなす第一電極層１１ａの表面（粗面化された表面）に入り込むように形成されており、第一電極層１１ａと密着に接合している。
【００３０】
第二電極層形成工程Ｓ４の後、メッキ工程Ｓ５が行われる。メッキ工程Ｓ５は、図５（ｂ）に示すように、第一電極層１１ａ及び第二電極層１２の表面にＮｉメッキ層１３及びＳｎメッキ層１４をこの順番で形成する工程である。具体的に、このメッキ工程Ｓ５では、バレル内のメッキ液に素体２を浸漬させた後、バレルを回転させることでＮｉメッキ層１３及びＳｎメッキ層１４がそれぞれ第一電極層１１ａ及び第二電極層１２の表面に形成される。以上によって、図３に示す工程が終了し、電子部品１を得ることができる。
【００３１】
次に、上述の製造方法にて製造された電子部品１における外部電極３の組成分布について説明する。図７は、電子部品の断面を示す写真であり、図８及び図９は、外部電極の組成分布を示す図である。具体的には、図８及び図９は、図７に例示される電子部品において、矢印方向に沿った組成分布を示している。外部電極３，４の組成分布は、ＥＤＳ（Energy Dispersive x-ray Spectroscopy：エネルギー分散型Ｘ線分析）により検出している。ＥＤＳは、電子ビーム等で物体を走査した際に発生する特性Ｘ線を検出し、Ｘ線から得られるエネルギーの分布から物体の構成物質（元素）を調べる分析手法である。
【００３２】
例えば、第二電極層１２がＣｒスパッタ膜の１層から形成されている場合、図８に示すように、ＥＤＳの結果、外部電極３においては、素体２側からＣｒ、Ｎｉ、Ｃｒの順番で強い線強度が出現している。すなわち、外部電極３では、素体２側から第二電極層１２（Ｃｒスパッタ膜）、第一電極層１１ａ（Ｎｉ）、第二電極層１２（Ｃｒスパッタ膜）の順に形成されていることが確認できる。つまり、第二電極層１２は、素体２と第一電極層１１ａとの隙間Ｓに入り込んで形成されていると共に、第一電極層１１ａの端面２ａ側の縁部１１ｅ（素体２の角部分９）を覆っている。外部電極４についても、同様の構成となっている。
【００３３】
また、第二電極層１２がＴｉスパッタ膜及びＣｕスパッタ膜の２層から形成されている場合、図９に示すように、ＥＤＳの結果、外部電極３においては、素体２側からＴｉ、Ｃｕ、Ｎｉ、Ｔｉ、Ｃｕの順番で強い線強度が出現している。すなわち、外部電極３では、素体２側から第二電極層１２（Ｔｉスパッタ膜、Ｃｕスパッタ膜）、第一電極層１１ａ（Ｎｉ）、第二電極層１２（Ｔｉスパッタ膜、Ｃｕスパッタ膜）の順に形成されていることが確認できる。つまり、第二電極層１２は、素体２と第一電極層１１ａとの隙間Ｓに入り込んで形成されていると共に、第一電極層１１ａの端面２ａ側の縁部１１ｅ（素体２の角部分９）を覆っている。外部電極４についても、同様の構成となっている。
【００３４】
以上説明したように、本実施形態に係る電子部品１では、素体２の主成分であるセラミックを含有すると共に素体２と同時焼成されて形成される第一電極層１１ａと、金属薄膜の第二電極層１２とにより、コ字型の外部電極３，４が形成されている。このように、第一電極層１１ａが素体２の主成分を含有し且つ素体２と同時焼成されているため、素体２と第一電極層１１ａとの接合強度が確保されると共に、主面２ｃ，２ｄに形成されることで電子部品１の実装時の不具合を防止できる。また、金属薄膜の第二電極層１２により、素体２の角部分９からのメッキ液等の浸入を防止でき、且つ小型化が図れるため電子部品１の狭隣接配置が可能となる。
【００３５】
そして、第一電極層１１ａは、縁部１１ｅと素体２との間に隙間Ｓを形成しており、第二電極層１２は、第一電極層１１ａの縁部１１ｅを挟むように、端面２，２ｂ及び第一電極層１１ａ上を覆うと共に隙間Ｓに形成されている。これにより、素体２との接合強度が確保された第一電極層１１ａと第二電極層１２とが強固に接合されるため、金属薄膜である第二電極層１２が素体２から剥離することを防止できる。以上のように、本発明の電子部品１では、実装性を維持しつつ、素体２から外部電極３，４が剥離することを防止できる。
【００３６】
また、素体２の角部分９において、素体２側から金属薄膜の第二電極層１２、第一電極層１１ａ、第二電極層１２の順に多層に形成されているため、Ｎｉメッキ層１３及びＳｎメッキ層１４を形成する際に、角部分９からメッキ液が浸入することをより一層防止でき、信頼性の向上を図ることができる。また、素体２の角部分９に対応する外部電極３，４の強度を向上させることができる。
【００３７】
また、第二電極層１２をスパッタリングにて形成した緻密な金属薄膜とすることにより、内部電極７，８との接続を良好なものとすることができ、電気特性の向上を図ることができる。
【００３８】
また、従来の電子部品には、略直方体をなす素体を有し、端面、一対の主面及び一対の側面の５面に外部電極が形成されているものがある。このような構成の場合、基板への実装時において、電子部品の側面に形成された外部電極にはんだが周り込むため、リフロー時のセルフアライメント性が悪くなる。これにより、高密度に電子部品を実装すると、実装位置のずれやチップ立ち等の実装不良が生じるといった問題があった。
【００３９】
これに対して、本実施形態の電子部品１では、外部電極３，４が素体２の端面２ａ，２ｂ及び主面２ｃ，２ｄに形成された３面電極となっているため、基板への実装時にはんだが側面に回り込むといった現象が生じない。そのため、セルフアライメント性を確保することができ、チップの外形寸法にも依るが例えば１００μｍ程度の間隔で高密度に電子部品１を実装する場合でも、実装位置のずれやチップ立ち等の実装不良を防止できる。
【００４０】
また、第一電極層１１ａの内表面に形成される空孔部Ｈは凹凸状をなしているため、第二電極層１２が第一電極層１１ａの空孔部Ｈに入り込むことで、第一電極層１１ａと第二電極層１２とが密接接合されている。このように、素体２に強固に接合されている第一電極層１１ａに第二電極層１２が密接接合されているため、素体２から第二電極層１２が剥離することがより防止されている。
【００４１】
本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態では、外部電極３，４が端面２ａ，２ｂと一対の主面２ｃ，２ｄとの３面に跨って形成されているが、例えば端面２ａ，２ｂと一方の主面２ｃの２面に跨って形成されてもよい。具体的には、図１０に示すように、電子部品１Ａにおいて、外部電極３Ａ，４Ａは、断面Ｌ字状を呈しており、端面２ａ，２ｂと一方の主面２ｄ（片面）の２面に跨って形成されている。
【００４２】
また、上記実施形態では、第一電極層１１ａの縁部１１ｅが素体２の角部分９の位置に形成されているが、第一電極層１１ａの縁部１１ｅは、必ずしも素体２の縁部１１ｅを含む位置に形成されなくてもよく、素体２の主面２ｃ，２ｄ又は側面２ｅ，２ｆとの間に隙間Ｓを形成する構成であればよい。
【符号の説明】
【００４３】
１…電子部品、２…素体、２ａ，２ｂ…端面、２ｃ，２ｄ…主面、２ｅ，２ｆ…側面、３，４…外部電極、７，８…内部電極、９…角部分、１１…第一電極ペースト層、１１ａ…第一電極層、１１ｅ…縁部、１２…第二電極層、Ｓ２…第一電極層形成工程、Ｓ３…焼成工程（第一電極層形成工程）、Ｓ４…第ニ電極層形成工程。
【技術分野】
【０００１】
本発明は、電子部品及び電子部品の製造方法に関する。
【背景技術】
【０００２】
従来の電子部品として、一対の端面と、この端面同士を連結する４つの側面とから構成される略直方体の素体を有し、端面と、対向する一対の側面の片面又は両面に跨って形成された断面Ｌ字型又は断面コ字型をなす外部電極を備えるチップインダクタが知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平７−２９７３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、近年では、電子部品を搭載する製品の多機能化や小型化に伴い、基板への部品搭載数の増大や搭載面積の縮小化が進んでいる。そのため、複数の電子部品を限られたスペースにおいて配置する必要がある。そこで、電子部品を近接させて配置することになるが、略直方体の素体の端面側において５面（端面、４側面）を覆う外部電極を有する電子部品の場合には、配置スペースをとるため搭載数が限定される。また、隣接する外部電極間においてはんだブリッジ等が生じ、実装に不具合が生じるといった問題がある。そこで、上記特許文献１に記載の電子部品のように、外部電極がＬ字型又はコ字型をなし、隣接する電子部品との間で外部電極が対向配置されない構成は、狭隣接配置に有効である。
【０００５】
また、外部電極の小型化を図るために、外部電極の厚みを薄く形成すると、素体の角部分からメッキ液等が浸入するおそれがある。そのため、素体の角部分からのメッキ液等の浸入防止や外部電極の小型化の観点からは、外部電極が緻密な金属薄膜にて形成されることが好ましい。しかしながら、外部電極をスパッタリング等により金属薄膜で形成すると、素体と金属薄膜との接合強度を確保することが困難である。そのため、素体から外部電極が剥離するといった問題が生じるおそれがあった。
【０００６】
本発明は、上記課題を解決するためになされたものであり、実装性を維持しつつ、素体から外部電極が剥離することを防止できる電子部品及びその電子部品の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明に係る電子部品は、互いに対向する一対の端面及び端面同士を連結する四つの側面を有すると共に、端面に露出する内部電極が配置された素体と、素体の端面側に形成された外部電極とを備える電子部品であって、外部電極は、素体の主成分を含有する第一電極層と、金属薄膜からなる第二電極層とを含み、第一電極層は、側面の少なくとも一面の端面側に素体と同時焼成されて形成されていると共に、その縁部と素体との間に隙間を形成しており、第二電極層は、第一電極層の縁部を挟むように、端面及び第一電極層上を覆うと共に隙間に形成されていることを特徴とする。
【０００８】
この電子部品では、素体の主成分を含有すると共に素体と同時焼成されて形成される第一電極層と、金属薄膜の第二電極層とにより外部電極が形成されている。このように、第一電極層が素体の主成分を含有し且つ素体と同時焼成されているため、素体と第一電極層との接合強度が確保されると共に、側面の少なくとも一面に形成することで、実装時の不具合を防止できる。また、金属薄膜の第二電極層により、素体の角部分からのメッキ液等の浸入を防止でき、且つ小型化が図れるため電子部品の狭隣接配置が可能となる。そして、第一電極層は、その縁部と素体との間に隙間を形成しており、第二電極層は、第一電極層の縁部を挟むように、端面及び第一電極層上を覆うと共に隙間に形成されている。これにより、素体との接合強度が確保された第一電極層と第二電極層とが強固に接合されるため、金属薄膜である第二電極層が素体から剥離することを防止できる。以上のように、本発明の電子部品では、実装性を維持しつつ、素体から外部電極が剥離することを防止できる。
【０００９】
第二電極層は、素体の端面と側面との間の角部分に対応する位置において、第一電極層を覆うように形成されていることが好ましい。このような構成によれば、メッキ液等が浸入し易い素体の角部分が緻密な金属薄膜の第二電極層にて覆われるので、メッキ液等の素体への浸入をより抑制できる。これにより、電子部品の信頼性の向上を図ることができる。
【００１０】
隙間は、角部分を含んで形成されている。これにより、素体の角部分において、第二電極層、第一電極層、第二電極層の順に電極層が多層に形成されるため、素体の角部分からのメッキ液等の浸入をより確実に抑制できると共に、素体の角部分に対応する外部電極の強度を向上させることができる。
【００１１】
また、本発明に係る電子部品の製造方法は、互いに対向する一対の端面及び端面同士を連結する四つの側面を有すると共に、端面に露出する内部電極が配置された素体と、素体の端面側に形成された外部電極とを備える電子部品の製造方法であって、素体の主成分を含有する第一電極層を形成する第一電極層形成工程と、金属薄膜からなる第二電極層を形成する第二電極層形成工程とを有し、第一電極層形成工程では、側面の少なくとも一面の端面側に素体と同時焼成して第一電極層を形成した後に、第一電極層の縁部と素体との間に隙間を形成し、第二電極層形成工程では、第一電極層の縁部を挟むように、端面及び第一電極層上を覆うと共に隙間に第二電極層を形成することを特徴とする。
【００１２】
この電子部品の製造方法では、上述の構成を有する電子部品を製造できるため、実装性を維持しつつ、素体から外部電極が剥離することを防止できる電子部品を製造できる。
【００１３】
第一電極層形成工程では、素体の主成分を含有する導電性ペーストを素体の側面の少なくとも一面の端面側に付与して第一電極ペースト層を形成し、素体と第一電極ペースト層とを同時焼成して第一電極層を形成した後に、バレル研磨によって素体と第一電極層との間に隙間を形成しつつ、素体と対向する第一電極層の表面の一部に空孔部を形成することが好ましい。これにより、素体との接合強度が高い第一電極層を形成できると共に、素体と第一電極層との間に隙間を形成できる。
【発明の効果】
【００１４】
本発明によれば、実装性を維持しつつ、素体から外部電極が剥離することを防止できる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態に係る電子部品の斜視図である。
【図２】図１に示す電子部品の断面図である。
【図３】電子部品の製造方法を示すフロー図である。
【図４】積層体形成工程、第一電極層形成工程及び焼成工程の工程内容を示す図である。
【図５】第二電極層形成工程及びメッキ工程の工程内容を示す図である。
【図６】電子部品の要部を拡大して示す拡大断面図である。
【図７】電子部品の断面を示す写真である。
【図８】外部電極の組成分布を示す図である。
【図９】外部電極の組成分布を示す図である。
【図１０】変形例に係る電子部品の断面図である。
【発明を実施するための形態】
【００１６】
以下、図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【００１７】
図１及び図２を参照して、本発明の一実施形態に係る電子部品の構成を説明する。図１は、本発明の一実施形態に係る電子部品の斜視図であり、図２は、図１に示す電子部品の断面図である。
【００１８】
図１及び図２に示すように、電子部品１は、例えば、セラミックコンデンサなどの電子部品であり、複数の板状のセラミックグリーンシートを積層して一体化することによって略直方体形状に構成された素体２と、素体２の両端面側に形成された外部電極３，４とを備えて構成される。素体２は、素体２の長手方向に向かい合って互いに平行をなす一対の端面２ａ，２ｂと、一対の端面２ａ，２ｂ間を連結するように伸び且つ互いに対向する一対の主面２ｃ，２ｄと、一対の主面２ｃ，２ｄを連結するように伸び且つ互いに対向する一対の側面２ｅ，２ｆとを有する。外部電極３は、一方の端面２ａ及び端面２ａと直交する二つの主面２ｃ，２ｄの各縁部の一部を覆うように形成されている。また、外部電極４は、他方の端面２ｂ及び端面２ｂと直交する二つの主面２ｃ，２ｄの各縁部の一部を覆うように形成されている。電子部品１は、例えば、縦が１．９ｍｍ〜２．２ｍｍ程度に設定され、横が１．１ｍｍ〜１．３ｍｍ程度に設定され、厚みが１．１ｍｍ〜１．３ｍｍ程度に設定されている。
【００１９】
素体２は、図２に示すように、複数の長方形板状の誘電体層６と、複数の内部電極７及び内部電極８とが積層された積層体として構成されている。内部電極７と内部電極８とは、素体２内において誘電体層６の積層方向（以下、単に「積層方向」と称する。）に沿ってそれぞれ一層ずつ配置されている。内部電極７と内部電極８とは、少なくとも一層の誘電体層６を挟むように対向配置されている。実際の電子部品１では、複数の誘電体層６は、互いの間の境界が視認できない程度に一体化されている。
【００２０】
内部電極７，８は、例えばＮｉやＣｕなどの導電材を含んでいる。内部電極７，８の厚みは、例えば１μｍ〜５μｍ程度である。内部電極７，８は、積層方向から見て互いに重なりあう領域を有するような形状であれば、特に形状は限定されず、例えば矩形状などの形状をなしている。内部電極７，８は、上記導電性材料を含む導電性ペーストの焼結体として構成される。内部電極７，８の端部は、素体２の端面２ａ，２ｂに露出している。内部電極７は外部電極３と電気的に接続されており、内部電極８は外部電極４と電気的に接続されている。
【００２１】
外部電極３，４は、断面コ字状を呈しており、素体２の端面２ａ，２ｂと積層方向において対向する一対の主面２ｃ，２ｄの両面とに跨って形成されている。つまり、外部電極３，４は、側面２ｅ，２ｆには形成されておらず、コ字型の三面電極となっている。外部電極３，４は、素体２の外面に電極層を形成し、更に電気メッキを施すことにより形成される。電気メッキには、Ｎｉ、Ｓｎ等を用いることができる。外部電極３，４の具体的な構成については、以下の電子部品１の製造方法にて説明する。
【００２２】
続いて、図３〜図６を参照して本発明の実施形態に係る電子部品１の製造方法について説明する。図３は、電子部品の製造方法を示すフロー図である。
【００２３】
図３に示すように、電子部品１の製造工程は、積層体形成工程Ｓ１から工程を開始する。この積層体形成工程Ｓ１では以下の処理がなされる。すなわち、誘電体層６となるセラミックグリーンシートを形成した後、当該セラミックグリーンシート上に内部電極７，８のパターンを導電性ペーストで印刷し、乾燥することによって電極パターンを形成する。このように電極パターンが形成されたセラミックグリーンシートを複数枚重ね合わせ、図４（ａ）に示すように、セラミックグリーンシートの積層体１０を形成する。
【００２４】
積層体形成工程Ｓ１の後、第一電極層形成工程Ｓ２が行われる。第一電極層形成工程Ｓ２は、積層体１０の表面１０ａ及び裏面１０ｂをスクリーンメッシュ（図示しない）で覆ってスクリーン印刷することによって、素体２の主面２ｃ，２ｄに該当する表面１０ａ及び裏面１０ｂに導電ペーストを付与して第一電極ペースト層１１を形成する工程である。具体的には、図４（ａ）に示すように、表面１０ａ及び裏面１０ｂにおいて、内部電極７，８の端部に対応する所定位置に、第一電極ペースト層１１をそれぞれ形成する。この第一電極ペースト層１１の形成位置は、素体２の主面２ｃ，２ｄの端面２ａ，２ｂ側に該当する。導電性ペーストは、金属粒子と、積層体１０、つまり素体２の主成分であるセラミック（共材）とを含有しており、金属粒子は電子部品１を構成する素体２の材料であるガラス系材料や誘電体材料等の焼結性に合わせてＮｉ、Ｃｕ、Ａｇ等から選択される。セラミックの含有量は、例えば５〜１００ｐｈｐ程度である。なお、第一電極層形成工程Ｓ２では、スクリーン印刷の他に、グラビア印刷によって第一電極ペースト層１１を形成してもよい。そして、第一電極ペースト層１１を形成した後、積層体１０をそれぞれ素体２の大きさのチップとなるように切断することで、第一電極ペースト層１１が形成されたチップ（素体２の未焼結体）を得る。
【００２５】
第一電極層形成工程Ｓ２の後、焼成工程Ｓ３が行われる。焼成工程Ｓ３では、チップと第一電極ペースト層１１とを同時焼成する。具体的には、焼成工程Ｓ３では、チップ及び第一電極ペースト層１１を例えば１２００〜１３００℃にて同時焼成する。これにより、チップが焼結されて素体２が得られると共に、第一電極ペースト層１１が焼結されて第一電極層１１ａが形成される。その後、ポリエチレン等の材料からなる密閉回転ポットに水と複数の素体２と研磨用のメディアを入れて、この密閉回転ポットを回転させてバレル研磨を行う。このとき、第一電極層１１ａと素体２との間に後述する隙間Ｓが形成される。以上により、図４（ｂ）に示すように、素体２において主面２ｃ，２ｄの端面２ａ，２ｂ側に、角部分に所定の曲率半径（Ｒ）を有する第一電極層１１ａが形成される。
【００２６】
焼成工程Ｓ３の後、第二電極層形成工程Ｓ４が行われる。第二電極層形成工程Ｓ４では、内部電極７，８と接続されるように端面２ａ，２ｂを覆うと共に、第一電極層１１ａの端面２ａ，２ｂ側の縁部１１ｅを覆うように金属薄膜の第二電極層１２を形成する工程である。具体的には、図５（ａ）に示すように、第二電極層形成工程Ｓ４では、スパッタリングによって素体２の端面２ａ，２ｂの全面と、第一電極層１１ａの端面２ａ，２ｂ側の縁部１１ｅ、つまり素体２の角部分９に対応する位置とに成膜することで第二電極層１２を形成する。第二電極層１２は、例えばＴｉ、Ｃｒ、Ｎｉ、Ｃｕ、Ａｇ、或いはそれらの合金からなる膜で形成されている。そして、第二電極層１２は、これらの金属のうちの一層の膜あるいはＮｉ／Ｃｒ合金ターゲットによるスパッタ膜等を第二電極層１２における下層膜として、この下層膜と下層膜の表面に形成されるＣｕスパッタ膜等からなる上層膜との組み合わせのような二層の膜で形成されていてもよく、更には三層以上の膜で形成されていてもよい。また、第二電極層１２は、素体２の角部分９を含む主面２ｃ，２ｄと第一電極層１１ａの端面２ａ，２ｂ側の縁部１１ｅとの間に形成された隙間Ｓ（図６参照）に入り込んで形成されている。
【００２７】
隙間Ｓについて、図６を参照しながら説明する。図６は、電子部品の要部（角部分）を拡大して示す図である。図６に示すように、隙間Ｓは、第一電極層１１ａの縁部１１ｅと素体２の主面２ｃ，２ｄの端面２ａ側との間に形成されている。この隙間Ｓは、第一電極層１１ａに含まれるセラミックがバレル研磨の処理に伴って脱落し、表面に空孔部Ｈが形成されることにより形成されている。
【００２８】
隙間Ｓの形成過程について詳細に説明する。まず、第一電極ペースト層１１が形成されたチップの焼結時には、第一電極層１１ａへの焼結も同時に行われる。このとき、第一電極層１１ａが焼結していく過程において、第一電極層１１ａ中の共材（セラミック）の多くは、第一電極層１１ａの表面側へ押しやられて、その表面に析出する。これと同時に、第一電極層１１ａと素体２とが接する面では、素体２と共材との焼結も起こる。これにバレル研磨処理を行うと、第一電極層１１ａ表面に析出した共材が脱落し、表面に空孔部Ｈが形成される。これが素体２の角部では、非常にゆっくりと進行する。第一電極層１１ａの素体２と接していない表面（外表面）では、形成された空孔部Ｈが更に研磨されて比較的なだらかな面となる一方、素体２の角部分９では、第一電極層１１ａと素体２との界面において、それぞれが研磨されることによる隙間Ｓの部分的な形成と、隙間Ｓに露出した新たな第一電極層１１ａ表面に空孔部Ｈの形成が行われる。ここで、隙間Ｓは、第一電極層１１ａと素体２との境界面部分の全周にわたって形成されているわけではなく、第一電極層１１ａと素体２との密着部分が隙間Ｓと混在している。
【００２９】
第二電極層１２は、上記の隙間Ｓを埋めるように形成されている。つまり、第二電極層１２は、第一電極層１１ａの縁部１１ｅを挟むように、端面２ａ，２ｂ及び第一電極層１１ａ上を覆うと共に隙間Ｓに形成されている。隙間Ｓにおける第一電極層１１ａの表面、つまり素体２と対向する第一電極層１１ａの内表面は、空孔部Ｈによって凹凸状をなしている。第二電極層１２は、凹凸状をなす第一電極層１１ａの表面（粗面化された表面）に入り込むように形成されており、第一電極層１１ａと密着に接合している。
【００３０】
第二電極層形成工程Ｓ４の後、メッキ工程Ｓ５が行われる。メッキ工程Ｓ５は、図５（ｂ）に示すように、第一電極層１１ａ及び第二電極層１２の表面にＮｉメッキ層１３及びＳｎメッキ層１４をこの順番で形成する工程である。具体的に、このメッキ工程Ｓ５では、バレル内のメッキ液に素体２を浸漬させた後、バレルを回転させることでＮｉメッキ層１３及びＳｎメッキ層１４がそれぞれ第一電極層１１ａ及び第二電極層１２の表面に形成される。以上によって、図３に示す工程が終了し、電子部品１を得ることができる。
【００３１】
次に、上述の製造方法にて製造された電子部品１における外部電極３の組成分布について説明する。図７は、電子部品の断面を示す写真であり、図８及び図９は、外部電極の組成分布を示す図である。具体的には、図８及び図９は、図７に例示される電子部品において、矢印方向に沿った組成分布を示している。外部電極３，４の組成分布は、ＥＤＳ（Energy Dispersive x-ray Spectroscopy：エネルギー分散型Ｘ線分析）により検出している。ＥＤＳは、電子ビーム等で物体を走査した際に発生する特性Ｘ線を検出し、Ｘ線から得られるエネルギーの分布から物体の構成物質（元素）を調べる分析手法である。
【００３２】
例えば、第二電極層１２がＣｒスパッタ膜の１層から形成されている場合、図８に示すように、ＥＤＳの結果、外部電極３においては、素体２側からＣｒ、Ｎｉ、Ｃｒの順番で強い線強度が出現している。すなわち、外部電極３では、素体２側から第二電極層１２（Ｃｒスパッタ膜）、第一電極層１１ａ（Ｎｉ）、第二電極層１２（Ｃｒスパッタ膜）の順に形成されていることが確認できる。つまり、第二電極層１２は、素体２と第一電極層１１ａとの隙間Ｓに入り込んで形成されていると共に、第一電極層１１ａの端面２ａ側の縁部１１ｅ（素体２の角部分９）を覆っている。外部電極４についても、同様の構成となっている。
【００３３】
また、第二電極層１２がＴｉスパッタ膜及びＣｕスパッタ膜の２層から形成されている場合、図９に示すように、ＥＤＳの結果、外部電極３においては、素体２側からＴｉ、Ｃｕ、Ｎｉ、Ｔｉ、Ｃｕの順番で強い線強度が出現している。すなわち、外部電極３では、素体２側から第二電極層１２（Ｔｉスパッタ膜、Ｃｕスパッタ膜）、第一電極層１１ａ（Ｎｉ）、第二電極層１２（Ｔｉスパッタ膜、Ｃｕスパッタ膜）の順に形成されていることが確認できる。つまり、第二電極層１２は、素体２と第一電極層１１ａとの隙間Ｓに入り込んで形成されていると共に、第一電極層１１ａの端面２ａ側の縁部１１ｅ（素体２の角部分９）を覆っている。外部電極４についても、同様の構成となっている。
【００３４】
以上説明したように、本実施形態に係る電子部品１では、素体２の主成分であるセラミックを含有すると共に素体２と同時焼成されて形成される第一電極層１１ａと、金属薄膜の第二電極層１２とにより、コ字型の外部電極３，４が形成されている。このように、第一電極層１１ａが素体２の主成分を含有し且つ素体２と同時焼成されているため、素体２と第一電極層１１ａとの接合強度が確保されると共に、主面２ｃ，２ｄに形成されることで電子部品１の実装時の不具合を防止できる。また、金属薄膜の第二電極層１２により、素体２の角部分９からのメッキ液等の浸入を防止でき、且つ小型化が図れるため電子部品１の狭隣接配置が可能となる。
【００３５】
そして、第一電極層１１ａは、縁部１１ｅと素体２との間に隙間Ｓを形成しており、第二電極層１２は、第一電極層１１ａの縁部１１ｅを挟むように、端面２，２ｂ及び第一電極層１１ａ上を覆うと共に隙間Ｓに形成されている。これにより、素体２との接合強度が確保された第一電極層１１ａと第二電極層１２とが強固に接合されるため、金属薄膜である第二電極層１２が素体２から剥離することを防止できる。以上のように、本発明の電子部品１では、実装性を維持しつつ、素体２から外部電極３，４が剥離することを防止できる。
【００３６】
また、素体２の角部分９において、素体２側から金属薄膜の第二電極層１２、第一電極層１１ａ、第二電極層１２の順に多層に形成されているため、Ｎｉメッキ層１３及びＳｎメッキ層１４を形成する際に、角部分９からメッキ液が浸入することをより一層防止でき、信頼性の向上を図ることができる。また、素体２の角部分９に対応する外部電極３，４の強度を向上させることができる。
【００３７】
また、第二電極層１２をスパッタリングにて形成した緻密な金属薄膜とすることにより、内部電極７，８との接続を良好なものとすることができ、電気特性の向上を図ることができる。
【００３８】
また、従来の電子部品には、略直方体をなす素体を有し、端面、一対の主面及び一対の側面の５面に外部電極が形成されているものがある。このような構成の場合、基板への実装時において、電子部品の側面に形成された外部電極にはんだが周り込むため、リフロー時のセルフアライメント性が悪くなる。これにより、高密度に電子部品を実装すると、実装位置のずれやチップ立ち等の実装不良が生じるといった問題があった。
【００３９】
これに対して、本実施形態の電子部品１では、外部電極３，４が素体２の端面２ａ，２ｂ及び主面２ｃ，２ｄに形成された３面電極となっているため、基板への実装時にはんだが側面に回り込むといった現象が生じない。そのため、セルフアライメント性を確保することができ、チップの外形寸法にも依るが例えば１００μｍ程度の間隔で高密度に電子部品１を実装する場合でも、実装位置のずれやチップ立ち等の実装不良を防止できる。
【００４０】
また、第一電極層１１ａの内表面に形成される空孔部Ｈは凹凸状をなしているため、第二電極層１２が第一電極層１１ａの空孔部Ｈに入り込むことで、第一電極層１１ａと第二電極層１２とが密接接合されている。このように、素体２に強固に接合されている第一電極層１１ａに第二電極層１２が密接接合されているため、素体２から第二電極層１２が剥離することがより防止されている。
【００４１】
本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態では、外部電極３，４が端面２ａ，２ｂと一対の主面２ｃ，２ｄとの３面に跨って形成されているが、例えば端面２ａ，２ｂと一方の主面２ｃの２面に跨って形成されてもよい。具体的には、図１０に示すように、電子部品１Ａにおいて、外部電極３Ａ，４Ａは、断面Ｌ字状を呈しており、端面２ａ，２ｂと一方の主面２ｄ（片面）の２面に跨って形成されている。
【００４２】
また、上記実施形態では、第一電極層１１ａの縁部１１ｅが素体２の角部分９の位置に形成されているが、第一電極層１１ａの縁部１１ｅは、必ずしも素体２の縁部１１ｅを含む位置に形成されなくてもよく、素体２の主面２ｃ，２ｄ又は側面２ｅ，２ｆとの間に隙間Ｓを形成する構成であればよい。
【符号の説明】
【００４３】
１…電子部品、２…素体、２ａ，２ｂ…端面、２ｃ，２ｄ…主面、２ｅ，２ｆ…側面、３，４…外部電極、７，８…内部電極、９…角部分、１１…第一電極ペースト層、１１ａ…第一電極層、１１ｅ…縁部、１２…第二電極層、Ｓ２…第一電極層形成工程、Ｓ３…焼成工程（第一電極層形成工程）、Ｓ４…第ニ電極層形成工程。
【特許請求の範囲】
【請求項１】
互いに対向する一対の端面及び前記端面同士を連結する四つの側面を有すると共に、前記端面に露出する内部電極が配置された素体と、
前記素体の前記端面側に形成された外部電極とを備える電子部品であって、
前記外部電極は、前記素体の主成分を含有する第一電極層と、金属薄膜からなる第二電極層とを含み、
前記第一電極層は、前記側面の少なくとも一面の前記端面側に前記素体と同時焼成されて形成されていると共に、その縁部と前記素体との間に隙間を形成しており、
前記第二電極層は、前記第一電極層の前記縁部を挟むように、前記端面及び前記第一電極層上を覆うと共に前記隙間に形成されていることを特徴とする電子部品。
【請求項２】
前記第二電極層は、前記素体の前記端面と前記側面との間の角部分に対応する位置において、前記第一電極層を覆うように形成されていることを特徴とする請求項１記載の電子部品。
【請求項３】
前記隙間は、前記角部分を含んで形成されていることを特徴とする請求項１又は２記載の電子部品。
【請求項４】
互いに対向する一対の端面及び前記端面同士を連結する四つの側面を有すると共に、前記端面に露出する内部電極が配置された素体と、
前記素体の前記端面側に形成された外部電極とを備える電子部品の製造方法であって、
前記素体の主成分を含有する第一電極層を形成する第一電極層形成工程と、
金属薄膜からなる第二電極層を形成する第二電極層形成工程とを有し、
前記第一電極層形成工程では、前記側面の少なくとも一面の前記端面側に前記素体と同時焼成して前記第一電極層を形成した後に、前記第一電極層の縁部と前記素体との間に隙間を形成し、
前記第二電極層形成工程では、前記第一電極層の前記縁部を挟むように、前記端面及び前記第一電極層上を覆うと共に前記隙間に前記第二電極層を形成することを特徴とする電子部品の製造方法。
【請求項５】
前記第一電極層形成工程では、前記素体の主成分を含有する導電性ペーストを前記素体の側面の少なくとも一面の前記端面側に付与して第一電極ペースト層を形成し、前記素体と前記第一電極ペースト層とを同時焼成して前記第一電極層を形成した後に、バレル研磨によって前記素体と前記第一電極層との間に前記隙間を形成しつつ、前記素体と対向する前記第一電極層の表面の一部に空孔部を形成することを特徴とする請求項４記載の電子部品の製造方法。
【請求項１】
互いに対向する一対の端面及び前記端面同士を連結する四つの側面を有すると共に、前記端面に露出する内部電極が配置された素体と、
前記素体の前記端面側に形成された外部電極とを備える電子部品であって、
前記外部電極は、前記素体の主成分を含有する第一電極層と、金属薄膜からなる第二電極層とを含み、
前記第一電極層は、前記側面の少なくとも一面の前記端面側に前記素体と同時焼成されて形成されていると共に、その縁部と前記素体との間に隙間を形成しており、
前記第二電極層は、前記第一電極層の前記縁部を挟むように、前記端面及び前記第一電極層上を覆うと共に前記隙間に形成されていることを特徴とする電子部品。
【請求項２】
前記第二電極層は、前記素体の前記端面と前記側面との間の角部分に対応する位置において、前記第一電極層を覆うように形成されていることを特徴とする請求項１記載の電子部品。
【請求項３】
前記隙間は、前記角部分を含んで形成されていることを特徴とする請求項１又は２記載の電子部品。
【請求項４】
互いに対向する一対の端面及び前記端面同士を連結する四つの側面を有すると共に、前記端面に露出する内部電極が配置された素体と、
前記素体の前記端面側に形成された外部電極とを備える電子部品の製造方法であって、
前記素体の主成分を含有する第一電極層を形成する第一電極層形成工程と、
金属薄膜からなる第二電極層を形成する第二電極層形成工程とを有し、
前記第一電極層形成工程では、前記側面の少なくとも一面の前記端面側に前記素体と同時焼成して前記第一電極層を形成した後に、前記第一電極層の縁部と前記素体との間に隙間を形成し、
前記第二電極層形成工程では、前記第一電極層の前記縁部を挟むように、前記端面及び前記第一電極層上を覆うと共に前記隙間に前記第二電極層を形成することを特徴とする電子部品の製造方法。
【請求項５】
前記第一電極層形成工程では、前記素体の主成分を含有する導電性ペーストを前記素体の側面の少なくとも一面の前記端面側に付与して第一電極ペースト層を形成し、前記素体と前記第一電極ペースト層とを同時焼成して前記第一電極層を形成した後に、バレル研磨によって前記素体と前記第一電極層との間に前記隙間を形成しつつ、前記素体と対向する前記第一電極層の表面の一部に空孔部を形成することを特徴とする請求項４記載の電子部品の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図８】
【図９】
【図１０】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図８】
【図９】
【図１０】
【図７】
【公開番号】特開２０１２−９４５８５（Ｐ２０１２−９４５８５Ａ）
【公開日】平成２４年５月１７日（２０１２．５．１７）
【国際特許分類】
【出願番号】特願２０１０−２３８６００（Ｐ２０１０−２３８６００）
【出願日】平成２２年１０月２５日（２０１０．１０．２５）
【出願人】（０００００３０６７）ＴＤＫ株式会社 (7,238)
【Ｆターム（参考）】
【公開日】平成２４年５月１７日（２０１２．５．１７）
【国際特許分類】
【出願日】平成２２年１０月２５日（２０１０．１０．２５）
【出願人】（０００００３０６７）ＴＤＫ株式会社 (7,238)
【Ｆターム（参考）】
[ Back to top ]