【課題】従来よりも電極パッドの狭ピッチ化を可能とする配線基板、及びその製造方法を提供する。
【解決手段】本配線基板は、複数の絶縁層と複数の配線層とが交互に積層され、一方の側の最外絶縁層から電極パッド及び最外配線層が露出している配線基板であって、前記電極パッドは、前記最外絶縁層を貫通する貫通配線の端部であり、前記最外配線層の一部は、前記貫通配線の端部を通って引き回されている。 （もっと読む）

【課題】伝送コネクタ用の中継基板において、伝送特性や接地特性が高く、低コストな中継基板を提供することを目的とする。
【解決手段】本発明の中継基板は、複数のワイヤとコネクタとを中継する伝送コネクタ用の中継基板であって、表面に配置された、第一及び第二の表グランドパッド１２ａ、１２ｂと、裏面に配置された第一及び第二の裏グランドパッド１３ａ、１３ｂと、グランドパッド間に配置されたシグナルパッド１４ａ〜１５ｂと、第一の表グランドパッド１２ａと第一の裏グランドパッド１３ａとを接続する第一のＶＩＡホール１７ａと、第二の表グランドパッド１２ｂと第二の裏グランドパッド１３ｂとを接続する第二のＶＩＡホール１７ｂとを備え、第一のＶＩＡホール１７ａと第二のＶＩＡホール１７ｂとが、シグナルパッドの両側に配置されていることを特徴とする。 （もっと読む）

【課題】本発明は、プローブカード用セラミック基板及びその製造方法に関する。
【解決手段】本発明の一実施形態によるプローブカード用セラミック基板は、複数のビア電極が形成されたセラミック基板と、セラミック基板の一面に形成され、上記ビア電極を露出させる複数の貫通ホールを含む絶縁層と、貫通ホールの内部に形成され、ビア電極と電気的に連結される接触パッドとを含む。 （もっと読む）

【課題】 配線基板及び半導体装置に関し、配線基板に加わる応力によるフィルドスタックビアのビア破断を防止する。
【解決手段】 導体層と、前記導体層の表面に形成される第１の凸部と、前記導体層上に形成される第１の絶縁層と、前記第１の絶縁層に形成され、前記第１の凸部を露出させる第１の開口部と、前記第１の開口部内に配置され、前記第１の凸部が底部に埋め込まれる第１のフィルドビアと、前記第１の絶縁膜及び前記第１のフィルドビア上に形成される第２の絶縁層と、前記第２の絶縁層に形成される第２の開口部と、前記第２の開口部内に配置され、前記第１のフィルドビアに接続される第２のフィルドビアとを備える。 （もっと読む）

【課題】配線基板の両面側の検査に用いる装置及びその装置の設定を共通化し易い配線基板、及び前記配線基板に半導体チップを搭載した半導体パッケージを提供すること。
【解決手段】本配線基板は、複数の絶縁層と複数の配線層とが交互に積層された積層体と、前記積層体の一方の側に露出する配線層を覆うように形成されたソルダーレジスト層と、を有し、前記積層体の他方の側に絶縁層が露出しており、前記ソルダーレジスト層は透明又は半透明の淡黄色である。 （もっと読む）

【課題】基材除去後における製造工程数を低減することでき、かつ信頼性の高い多層配線基板の製造方法を提供すること。
【解決手段】銅箔５５を剥離可能な状態で積層配置してなる基材５２を準備するとともに、ソルダーレジスト３５を銅箔５５上に形成する。ソルダーレジスト３５に開口部３６，３７を形成するとともに、開口部３６，３７内に金属導体部５８を形成する。金属導体部５８の表面及びソルダーレジスト３５の全面に異種金属層４９をスパッタリングにより形成する。電解銅めっきを行い、異種金属層４９上にて、接続端子４１，４２及び導体層２６を形成する。ビルドアップ工程後、基材５２を除去して銅箔５５を露出させ、露出した銅箔５５及び金属導体部５８をエッチング除去して、接続端子４１，４２の表面を開口部３６，３７から露出させる。 （もっと読む）

【課題】信号の反射損や挿入損が小さいと共に共振が少なく信号を正常に伝播できる配線基板を提供する。
【解決手段】絶縁板１３の上下に絶縁層１１，１２，１４，１５が積層された絶縁基板１０と、上面の絶縁層１１，１２上の帯状配線導体のペア８０ａ，８０ｂと、これらと接続するビアホール導体のペア４１，４２，４４，４５とスルーホール導体のペア４３ａ，４３ｂと、スルーホール導体のペア４３ａ，４３ｂ又はビアホール導体のペア４１，４２，４４，４５を囲繞する開口部９１ａ，９２ａ，９３ａ，９４ａ、９５ａ，９６ａとを有する接地又は電源用導体層９１，９２，９３，９４，９５，９６とを備える配線基板でスルーホール導体のペア４３ａ，４３ｂのピッチが外部接続パッドのペア６０ａ，６０ｂのピッチより狭いとともに、帯状配線導体のペア８０ａ，８０ｂが開口部９２ａの手前の位置から互いの間隔が広がっている。 （もっと読む）

【課題】 少ない検出部で、エッチング加工による内層パターンの仕上り状態に影響を受けることなく層間接続用ビアに対する内層パターンずれが、許容範囲内であるか否かを電気的に検査することが可能な多層プリント配線板を提供することを目的とする。
【解決手段】 多層プリント配線板の表層面に円形のランドと、前記ランドから多層プリント配線板の内層面に通じる円形のマイクロビアと、多層プリント配線板の内層パターンのずれが許容範囲内の場合には、前記多層プリント配線板の内層面に設けられ、前記マイクロビアと電気的に導通するスペースを介して相対する１対の導体部を備える検査用パターンを、有することを特徴とする多層プリント配線板。 （もっと読む）

【課題】半導体素子の電極と接合する半導体素子用接続端子を低コスト且つ高品質に製造することを可能とし、半導体素子の実装の信頼性を向上させることが可能な多層配線基板の製造方法を提供する。
【解決手段】最外層上に第一金属層１３が形成され、第一金属層１３が半導体素子の接合面となる多層配線基板６０を仮基板から分離した後、最外層の第一金属層１３上に感光性樹脂層５１を形成し、この感光性樹脂層５１にパターニングにより半導体素子の接続端子用開口部５２を第１配線層１５の配線パターンに対応して形成する。次に第一金属層１３を給電層として開口部５２内に電解めっきにより第二金属層５３を形成し、感光性樹脂層５１を除去する。最後に第二金属５３の直下に位置する個所の第一金属層１３を除いた他の第一金属層１３を除去することにより、半導体素子用接続端子５４を有した多層配線基板６１を得る。 （もっと読む）

【課題】 絶縁層から突出する電極からなるパッドを備えながら、信頼性の高い半導体装置を提供する。
【解決手段】 最下層の第１導体パターン５８と外部基板接続用のパッド６０Ｐを形成する電極体６０との間に、第１絶縁層５０が介在しているので、第１導体パターン５８とパッド６０Ｐとの間で短絡が発生し難い。また、パッド６０Ｐを構成する電極体６０の露出部分に対して、外部基板への実装の際に応力が加わっても、該電極体６０は露出部分以外は第１絶縁層５０により保護が図られるので、電極体６０にクラック等が生じ難い。 （もっと読む）

【課題】ビア上に形成された外部電極に電子部品が実装可能なセラミック多層基板を提供する事を提供する。
【解決手段】導電性ペーストが充填されたビアを有するセラミック多層基板１において、ビア３の最外部（第１のビア３ａ）が、非ガラス成分の導電性ペーストにて形成することを特徴とするセラミック多層基板とした。こうすることによって、ビア上に形成された外部電極上に電子部品が実装可能なセラミック多層基板を提供する事ができる。 （もっと読む）

【課題】 パッドとソルダーレジスト層との密着性を確保しつつ、パッドと半田バンプとの間の電気抵抗が増大することを防止することができる多層プリント配線板を提供する。
【解決手段】 第１層間樹脂絶縁層と、上記第１層間樹脂絶縁層上に形成されて、電子部品を搭載するためのパッドと、上記第１層間樹脂絶縁層と上記パッドとの上に形成され、上記パッドに到達する開口部を有するソルダーレジスト層と、上記開口部の底部に位置し、上記パッド上に形成されている保護膜とを備える多層プリント配線板であって、上記パッドの表面に、Ｓｎ、Ｎｉ、Ｚｎ、Ｃｏ、Ｔｉ、Ｐｄ、Ａｇ、Ｐｔ及びＡｕのうちの少なくとも１種の金属を含む金属層が形成され、上記金属層上に、カップリング剤からなる被膜が形成され、上記保護膜の少なくとも一部は、上記開口部によって露出される上記パッドの露出面に直接形成されており、上記ソルダーレジスト層は、エポキシ樹脂からなることを特徴とする多層プリント配線板。 （もっと読む）

【課題】回路基板の製造工程を単純化することができ、それによってリードタイムを短縮することができるとともに、バンプが外力によって破壊されたり反ることを防止することができる回路基板の製造方法を提供する。
【解決手段】本発明による回路基板１００の製造方法は、（Ａ）キャリアの一面にバンプ用キャビティを形成する段階と、（Ｂ）電解めっき工程によりバンプ用キャビティにバンプ１３０を形成する段階と、（Ｃ）バンプ１３０を塗布するように、キャリアの一面に絶縁層１４０を積層する段階と、（Ｄ）バンプ１３０に連結されたビア１５５を含む回路層１５０を絶縁層１４０に形成する段階と、（Ｅ）キャリアを除去する段階と、を含むものである。 （もっと読む）

【課題】ペア伝送路を伝播する信号が例えば３５ＧＨｚを超えるような高周波であったとしても、信号の反射損や挿入損が小さいとともに共振が発生しにくく、信号を正常に伝播させることが可能な配線基板を提供すること。
【解決手段】帯状配線導体のペア８０ａ，８０ｂと外部接続パッドのペア６０ａ，６０ｂとが、ビア導体のペアおよびスルーホール導体のペア４１ａ，４１ｂ〜４５ａ，４５ｂを介して接続されているとともにビアホール導体またはスルーホール導体のペア４１ａ，４１ｂ〜４５ａ，４５ｂを取り囲む長円形の開口部９１ａ〜９６ａを有する接地または電源導体層９１〜９６とを具備して成る配線基板であって、スルーホール導体のペア４３ａ，４３ｂのピッチが外部接続パッドのペア６０ａ，６０ｂのピッチより狭く開口部９１ａ〜９６ａが絶縁板１３の下面より上面側で小さい。 （もっと読む）

【課題】複数の樹脂絶縁層間に形成された配線層の位置が所定の位置に精度良く配設された樹脂絶縁部を含む電子部品検査用配線基板、および該配線基板を確実に製造できる製造方法を提供する。
【解決手段】厚み方向に沿って積層された複数の樹脂絶縁層ｚ１〜ｚ４と、該樹脂絶縁層ｚ１〜ｚ４の間に配置した配線層６〜８とを有する樹脂絶縁部ＲＺを含む電子部品検査用配線基板１であって、樹脂絶縁層ｚ１〜ｚ４は、熱硬化性樹脂からなる第１樹脂層４と、該第１樹脂層４の両面に配設され且つ熱可塑性樹脂からなる一対の第２樹脂層５とから構成され、該樹脂絶縁層ｚ１〜ｚ４には、第１樹脂層４と一対の第２樹脂層５とを貫通し且つ一端部のみが上記配線層６〜８と接続されている非通電ビア導体ｄｖ１、あるいは、一端部のみが配線層６，７と接続され且つ該配線層６，７に隣接する一方の第２樹脂層５を貫通し、他端部が第１樹脂層４内で留まっている非通電ビア導体ｄｖ２が形成されている、電子部品検査用配線基板１。 （もっと読む）

【課題】製造工程を簡素化することができる多層配線基板の製造方法を提供すること。
【解決手段】本発明の多層配線基板の製造方法では、準備工程において、厚さが１００μｍ以下であるシート状のコア絶縁材１３が準備され、穴あけ工程において、コア絶縁材１３に対してレーザ穴加工が施されてコア主面１４及びコア裏面１５にて開口するスルーホール用穴１６が形成される。導体形成工程において、無電解銅めっき後に電解銅めっきを施すことにより、コア絶縁材１３のスルーホール用穴１６内全体が充填されてなるスルーホール導体１７が形成されるとともに、コア絶縁材１３のコア主面１４及びコア裏面１５の上に導体層１９が形成される。 （もっと読む）

【課題】複数の樹脂絶縁層間に形成された配線層の位置が所定の位置に精度良く配設された樹脂絶縁部を含む電子部品検査用配線基板、および該配線基板を確実に製造できる製造方法を提供する。
【解決手段】厚み方向に沿って積層された複数の樹脂絶縁層ｚ１〜ｚ４と、該樹脂絶縁層ｚ１〜ｚ４の間に配置した配線層６〜８とを備える樹脂絶縁部ＲＺを含む電子部品検査用配線基板１ａであって、樹脂絶縁層ｚ１〜ｚ４は、熱硬化性樹脂からなる第１樹脂層４と、該第１樹脂層４の両面に配設され且つ熱可塑性樹脂からなる一対の第２樹脂層５とから構成され、樹脂絶縁層ｚ１〜ｚ４の厚み方向において、少なくとも一方の第２樹脂層５を貫通し、且つ第１樹脂層４の一部または全部を連続して貫通する非通電ビア導体ｄｖ１，ｄｖ２が形成され、該非通電ビア導体ｄｖ１，ｄｖ２の両端は、配線層６〜８とは接触していない、電子部品検査用配線基板１ａ。 （もっと読む）

【課題】多数の電極が格子状に配置された半導体装置を実装する多層回路基板において、半導体装置を実装する面に形成されたランドからより多くの配線パターンを引き出す構成を開発し、多層回路基板の層数を極力少なくする。
【解決手段】半導体装置を実装する面に格子状に多数形成されたランド６のうち、ランド列の最外側において、この最外側のランドを２個おきに１個のランドを削除した構成として、配線パターン５をまとめて引き出す多層回路基板を構成するものである。 （もっと読む）

【課題】導電ペーストバイアを備えるフレックスリジッド回路板とその製造方法を提供する。
【解決手段】フレックスリジッド回路板がフレキシブル回路板とリジッド回路板と回路構造とを含む。フレキシブル回路板が第１誘電層と第１回路層とを含む。第１誘電層が第１表面を有する。第１回路層が第１表面上に配置される。リジッド回路板の周縁およびフレキシブル回路板の周縁が隣接する。回路構造がフレキシブル回路板ならびにリジッド回路板上に配置される。回路構造が第２誘電層と第２回路層と導電ペーストバイアとを含む。第２誘電層がフレキシブルおよびリジッド回路板上に配置され、かつ第１回路層の一部を被覆する。第２回路層が第２誘電層上に配置される。導電ペーストバイアが第２誘電層中に配置され、かつ第１および第２回路層を電気接続する。導電ペーストバイアおよび第２回路層間に境界面を有する。 （もっと読む）

【課題】層間導通に用いるビアホールの底面における接続信頼性を向上させる。
【解決手段】プリント配線板は、可撓性を有する第１の絶縁層２１ａと、第１の絶縁層２１ａの第１の主表面に配置されたシード層２２ａと、シード層２２ａの上に配置された第１の導体回路２３ａと、第１の絶縁層２１ａを貫通するビアホールの中に埋め込まれ、且つビアホールの底面に表出したシード層２２ａと第１の導体回路２３ａとの間に形成された第１の合金層２８ａに接触する層間導通部２４ａとを備える。層間導通部２４ａと第１の合金層２８ａとの親和性は、層間導通部２４ａとシード層２２ａとの親和性よりも高い。第１の合金層２８ａのうち層間導通部２４ａに接触する部分には、第１の合金層２８ａと層間導通部２４ａとの合金からなる第２の合金層２７ａが配置されている。 （もっと読む）