エッチングされた物品の製造方法。トリフルオロブタジエンおよびテトラフルオロブテンの群から選択されるＣ４化合物は、エッチングされた物品、例えば、半導体、例えば半導体メモリまたは半導体論理回路、フラットパネル、または太陽電池の製造において特に異方性エッチングのためにエッチングガスとして使用されうる。好ましい化合物は、熱的、塩基誘起または触媒による脱ハロゲン化水素化によって、特に触媒による脱フッ化水素化によってハロテトラフルオロブタンまたは１，１，１，３，３−ペンタフルオロブタンから得られる１，１，３−トリフルオロ−１，３−ブタジエン、（Ｅ）−１，１，１，３−テトラフルオロ−２−ブテン、２，４，４，４−テトラフルオロ−１−ブテンおよび（Ｚ）−１，１，１，３−テトラフルオロ−２−ブテンである。Ｃ４化合物は、フォトレジストで保護された物品の直接エッチングを可能にするという特別な利点を有し、そこでフォトレジストのパターンは、１９３ｎｍの波長の光、またはさらに「極紫外線」によって規定される。非常に狭いギャップを有するノード、例えば、１３０ｎｍ、９０ｎｍ、４５または３２ｎｍおよびさらに２２ｎｍのギャップを有するノードを製造することができる。 （もっと読む）

【課題】、デュアルダマシン法により低誘電率膜に埋め込まれた配線層を形成する場合において、オープン不良の発生を伴うことなく、設計通りの配線層を形成し得る半導体装置の製造方法を提供する。
【解決手段】ビアホール形成領域の低誘電率膜４２、第１のハードマスク４４及び第２のハードマスク４６を除去することにより、低誘電率膜４２にビアホール５２を形成する工程と、配線トレンチ形成領域の第２のハードマスク４６を除去する工程と、第２のハードマスク４６をマスクとして第１のハードマスク４４をエッチングすることにより、配線トレンチ形成領域の第１のハードマスク４４を除去する工程とを有し、配線トレンチ形成領域の第１のハードマスク４４を除去する工程では、ビアホール５２底のバリア膜４０をもエッチングすることにより、ビアホール５２底のバリア膜４０を部分的に除去する。 （もっと読む）

【課題】 ＳＦ₆等の地球温暖化の一因となるガスを用いずに、窒化シリコン膜上のアモルファスシリコン膜を良好にドライエッチングする。
【解決手段】 ゲート絶縁膜３の上面には真性アモルファスシリコン膜２１およびｎ型アモルファスシリコン膜２４が成膜され、その上にはレジスト膜２６、２７が形成されている。そして、エッチングガスとしてフッ素ガス（１００ｓｃｃｍ）および塩素ガス（１００〜１０００ｓｃｃｍ）の混合ガスを用いた反応性イオンエッチングを行なうと、ｎ型アモルファスシリコン膜２４および真性アモルファスシリコン膜２１が連続してドライエッチングされ、そのエッチングレートは約１５００Å／ｍｉｎであった。この場合、真性アモルファスシリコン膜２１が完全に除去されると、下地の窒化シリコンからなるゲート絶縁膜３が露出され、この露出されたゲート絶縁膜３がある程度ドライエッチングされるが、そのエッチングレートは約４００Å／ｍｉｎであった。したがって、この場合の選択比は約４である。 （もっと読む）

【課題】トランジスタのチャネルにおけるキャリアの移動度を向上させつつ、工程数の増加、品質の劣化およびチップサイズの増大を防ぐことができる半導体装置の製造方法を提供する。
【解決手段】Ｓｉ基板１上に、ＰＭＯＳトランジスタ２のチャネルに対し圧縮応力を導入する圧縮窒化膜１３を形成する。次に、フッ素系ガスとＯ_２ガスを混合した第１の混合ガスを用いて、ＮＭＯＳ領域５に形成された圧縮窒化膜１３をエッチングする。次に、ＰＭＯＳ領域４では圧縮窒化膜１３上に、ＮＭＯＳ領域５ではＳｉ基板１上に、ＮＭＯＳトランジスタ３のチャネルに対し引張り応力を導入する引張り窒化膜１５を形成する。フッ素系ガスとＯ_２ガスを混合した第２の混合ガスを用いて、ＰＭＯＳ領域４に形成された引張り窒化膜１５を圧縮窒化膜１３に対して選択的にエッチングする。この際に、第２の混合ガスのＯ_２分圧を第１のガスのＯ_２分圧よりも低くする。 （もっと読む）

【課題】 本発明は基板処理に関する。
【解決手段】 本発明は、多層処理シーケンス、多層/多入力/多出力(MLMIMO)モデル及びライブラリを用いた基板処理方法を供する。当該方法は、1つ以上のマスク層生成手順、1つ以上の前処理測定手順、1つ以上の部分エッチング(P-E)手順、1つ以上の最終エッチング(F-E)手順、及び1つ以上の後処理測定手順を有して良い。 （もっと読む）

【課題】被処理基板のエッチング処理に用いられるプラズマ処理装置において、被処理基板の所望の部分のみを選択的にエッチングして、残余の部分にエッチングの影響を及ぼすことのないプラズマ処理装置を提供する。
【解決手段】気密に構成された処理室内の被処理基板を載置する載置台２と対向して配置され、前記被処理基板に部分的にプラズマを作用させるための局所プラズマ発生器２３と、該局所プラズマ発生器を移動させる移動手段とを含むプラズマ処理装置において、前記局所プラズマ発生器は、その内部から流出するプラズマ化ガスの反応を相殺するガスを噴出する相殺ガス噴出機構を備える。 （もっと読む）

【課題】垂直性の高い異方性エッチング形状と高いマスク選択比を同時に達成するシリコン構造体の製造方法を提供する。
【解決手段】本発明の１つのシリコン構造体の製造方法は、エッチングガスと有機堆積物形成ガスが交互に導入されて形成されるプラズマを用いてシリコン基板をエッチングする過程で、そのエッチングの開始時から所定時間、エッチングガス導入時の基板への印加電力を一定にする第１電力印加工程と、その所定時間が経過した後にエッチングガス導入時の基板への印加電力を時間と共に上昇させる第２電力印加工程とを有する。 （もっと読む）

【課題】エッチング時におけるレジスト残りを防止することでコスト低減を実現した、パターン形成方法、コンタクトホールの形成方法、及び電気光学装置の製造方法を提供する。
【解決手段】基材１上に形成された膜２上に金属膜３を形成し、金属膜３上にレジストマスク４を形成し、レジストマスク４を用いて金属膜３をドライエッチングして金属マスク４を形成する。この金属マスク４を用いて膜をドライエッチングしてパターニングし、金属マスク４を除去するパターン形成方法である。 （もっと読む）

【課題】半導体装置の製造方法において、広範囲な材料組成のメタル層をエッチングして配線層等を形成する際の、エッチング時間の短縮化を図り、それによって加工精度の向上及びダメージの抑制を図ることが可能な新規な技術を提供する。
【解決方法】半導体装置の製造方法であって、半導体基材上に絶縁層を形成し、前記絶縁層上にメタル層を形成し、前記メタル層のエッチング除去すべき領域に対してイオン注入を施して少なくとも一部にイオン注入領域を形成した後、前記メタル層の、前記エッチング除去すべき領域に対してエッチング処理を施して除去する。 （もっと読む）

【課題】腐食性の高い処理ガスの使用を抑制することができるとともに、所望形状のパターンを精度良く形成することのできるプラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体を提供する。
【解決手段】被処理基板上に形成されたポリシリコン層１０４を、所定形状にパターニングされたフォトレジスト層１０２をマスク層として処理ガスのプラズマによりエッチングする際に、少なくともＣＦ₃Ｉガスを含む処理ガスを用い、プラズマ中のイオンを被処理基板へ加速するセルフバイアス電圧Ｖｄｃが２００Ｖ以下となるように、被処理基板を載置する下部電極に高周波電力を印加する。 （もっと読む）

【課題】高いバイアス電圧を印加した異方性の高いプラズマエッチングを行う際においても、ＡｒＦフォトレジストの表面及び側壁の荒れを抑制することができ、ストライエーション、ＬＥＲ、ＬＷＲの発生を抑制して所望形状のパターンを精度良く形成することのできるプラズマエッチング方法及びコンピュータ記憶媒体を提供する。
【解決手段】被処理基板上に形成されたＳｉＮ層１０４又は酸化シリコン層を、ＡｒＦフォトレジスト層１０２をマスクとして処理ガスのプラズマによりエッチングするプラズマエッチング方法であって、処理ガスは、少なくともＣＦ₃Ｉガスを含み、被処理基板を載置する下部電極に１３．５６ＭＨｚ以下の周波数を有する高周波電力を印加する。 （もっと読む）

【課題】優れたエッチング特性が得られ、さらに大気中に放出されても環境への影響が極めて小さいドライエッチング用ガス等を提供する
【解決手段】パターニングされたレジスト膜をマスクとし、酸素を含むケイ素化合物を主成分とする被エッチング体を、ドライエッチング用ガスを用いてドライエッチングする、ドライエッチング方法において、
前記ドライエッチング用ガスは下記一般式（Ｉ）で表されるフッ素化合物と不活性ガスからなり、
前記被エッチング体の前記レジスト膜に対するエッチング選択比を６．３以上としてドライエッチングすることを特徴とする、ドライエッチング方法。
ＣｎＦｍ …（Ｉ）
（式（Ｉ）中、ｎ、ｍはそれぞれ、３≦ｎ≦６、４≦ｍ≦１１であって、ｎ／ｍ＞０．５を満たす） （もっと読む）

【課題】ＣＶＤを使用することなく、被覆されたパターンを形成することが可能な被覆パターン形成方法およびこれを利用してより高密度なパターンを形成するパターン形成方法を提供する。
【解決手段】パターン２を有する熱伝導性基板１に熱重合性組成物を塗布して塗膜３を形成したのち、ベークおよび現像をして被覆パターン７を形成する。このようにして形成された被覆パターン上に無機性組成物膜を形成したのち、エッチングすることによって、より高密度なパターンを形成することができる。 （もっと読む）

【課題】微小パターン形成後にマスクを剥離することのできるパターン形成方法を提供する。
【解決手段】本発明の実施の形態によるパターン形成方法は、被処理体上に、第１のＣ含有膜と、並列配置された所定の方向に長手方向を有する第１の無機層のパターンと、を積層する工程と、前記第１のＣ含有膜および前記第１の無機層のパターン上に、第２のＣ含有膜と、少なくとも一部が並列配置されて前記第１の無機層のパターンと交差する第２の無機層のパターンと、を積層する工程と、前記第１および第２のＣ含有膜の、前記第１および第２の無機層のパターンの少なくとも一方の略直下以外に位置する領域をエッチングにより除去し、前記第１および第２の無機層のパターンならびにエッチング加工された前記第１および第２のＣ含有膜を含むエッチングマスクを形成する工程と、前記エッチングマスクを用いて前記被処理体にエッチングを施し、前記被処理体のパターンを形成する工程と、を含む。 （もっと読む）

【課題】製造歩留まりや信頼性を損なうことなく微細なコンタクトホールを形成し得る半導体装置の製造方法を提供する。
【解決手段】半導体基板１０上に第１の窒化膜２４、第１の酸化膜２６、第２の窒化膜２８を順次形成する工程と、第２の窒化膜上にフォトレジスト膜３４を形成する工程と、フォトレジスト膜に開口部３６を形成する工程と、フォトレジスト膜をマスクとして、第２の窒化膜２８をエッチングし、開口部を第１の酸化膜まで到達させる第１のエッチング工程と、第２の窒化膜をマスクとして、第１の酸化膜をエッチングし、開口部を第１の窒化膜まで到達させる第２のエッチング工程と、開口部の底部の径ｄ_２を広げるとともに、第１の窒化膜を途中までエッチングする第３のエッチング工程と、第１の窒化膜を更にエッチングし、半導体基板に達するコンタクトホール３８を形成する第４のエッチング工程とを有している。 （もっと読む）

【課題】幅広のパターンと露光技術の解像度の限界以上の超微細パターンとを同時に形成する。
【解決手段】基板Ｗ上に第１のシリコン含有膜３と有機材料膜４と第２のシリコン含有膜５と、細幅と太幅のパターンを有する第１のマスク６ａ、６ｂとを順次形成し、第１のマスク６ａ、６ｂを用いて第２のシリコン含有膜５を細幅と太幅にパターニングし、第１のマスク６ａ、６ｂを除去するとともに有機材料膜４を細幅と太幅にパターニングし、第２のシリコン含有膜５と有機材料膜４と被覆して第３のシリコン含有膜７を形成し、第３のシリコン含有膜７を加工して第２のシリコン含有膜５及び有機材料膜４の側面に側壁を形成し、第２のシリコン含有膜５と該側壁を選択的に被覆する有機材料の第２のマスク８を形成し、第２のマスク８を用いて細幅にパターニングされた第２のシリコン含有膜５を除去し、細幅にパターニングされた有機材料膜４と第２のマスク８を除去する。 （もっと読む）

【課題】、装置コストおよび電力コストを高くすることなく、プラズマ処理の途中でプラズマ状態の制御を行うことができる誘導結合プラズマ処理装置を提供すること。
【解決手段】処理室４の上方に誘電体壁２を介して、高周波電力が供給されることにより処理室４内に誘導電界を形成する高周波アンテナ１３を配置し、誘導電界により前記処理室内に形成される誘導結合プラズマの発光状態をプラズマ発光状態検出部４０により検出し、このプラズマ発光状態検出部４０の検出情報に基づいて、制御手段５０が高周波アンテナを含むアンテナ回路の特性を調節する調節手段２１を制御し、これによりプラズマ状態を制御する。 （もっと読む）

【課題】歪み発生層に緩和が生じにくい半導体装置を実現できるようにする。
【解決手段】半導体装置は、半導体基板１１の上に形成されたゲート電極１５と、ゲート電極１５の両側面上に形成され、断面Ｌ字状の内側サイドウォール１７Ｂと、半導体基板１１におけるゲート電極１５の両側方の領域に埋め込まれた歪み発生層１９とを備えている。内側サイドウォール１７Ｂは、５×１０¹⁹／ｃｍ³以上の炭素を含む炭素含有シリコン酸化膜からなる。歪み発生層１９は、１％以上の炭素を含む炭素含有シリコンエピタキシャル層を有する。 （もっと読む）

【課題】平面上で垂直方向と水平方向にライン状のパターニング工程のみを行って露光装備の解像度以下に稠密に配列されたハードマスクパターンを形成すること。
【解決手段】半導体基板上に第２のハードマスクパターン１０７ａを形成する段階と、第２のハードマスクパターン１０７ａと交差する第１のパターン１１５ａと第２のハードマスクパターン１０７ａ間に位置する第２のパターン１１５ｂを含む第３のハードマスクパターンを形成する段階と、第１のパターン１１５ａ間に第４のハードマスクパターン１２３ａを形成する段階と、を含む半導体素子のハードマスクパターン形成方法。 （もっと読む）

【課題】従来の方法では、良質な量子ドット結晶が得られない。
【解決手段】半導体微小突起構造体５１の製造方法においては、微小突起２１を形成し、その後加熱によって微小突起２１を構成する材料を気化させて微小突起２１を除去することにより穿孔４１を形成している。そのため、穿孔４１内の微小突起２１などによる残留物が低減できる。そのため、穿孔４１が形成された位置、すなわち微小突起２１を形成した所望の位置に高品質な半導体微小突起構造体５１を得ることができる。 （もっと読む）