適応型自己整合型デュアルパターニングのための装置及びその方法である。この方法は、エッチングプロセス及び堆積プロセスを実行するために構成された処理プラットホーム及び真空内クリティカルディメンジョン（ＣＤ）測定のために構成された計測ユニットに基板を提供するステップを含む。真空内ＣＤ測定は、プロセスシーケンス処理プラットホームのフィードフォワード適応制御のために、又はチャンバプロセスパラメータのフィードバック及びフィードフォワード適応制御のために使用される。一態様では、多層マスキングスタックの第１層は、テンプレートマスクを形成するためにエッチングされ、テンプレートマスクの真空内ＣＤ測定が行われ、テンプレートマスクのＣＤ測定に依存する幅でテンプレートマスクに隣接してスペーサが形成される。
（もっと読む）

【課題】従来に比べてボーイングの発生を抑制することができ、より微細な加工を精度良く行うことのできるプラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体を提供する。
【解決手段】 有機膜１０２をエッチングして被エッチング膜１０１のマスクパターンを形成する際に、少なくとも、有機膜１０２の一部をエッチングする第１有機膜エッチング工程と、第１有機膜エッチング工程の後、Ｓｉ含有膜１０３と有機膜１０２を希ガスのプラズマに晒すトリートメント工程と、トリートメント工程の後、有機膜１０２の残部をエッチングする第２有機膜エッチング工程を具備している。 （もっと読む）

【課題】半導体素子の形成方法、及びメモリシステムの製造方法を提供する。
【解決手段】基板４００上にパターン形成対象層４３０を形成し、パターン形成対象層４３０上に、マスク層４３２を形成する。半導体素子の第１領域でマスク層４３２の一部を除去し、マスク層４３２を半導体素子の第２領域に残留させる。第１領域ではパターン形成対象層４３０上に、第２領域ではマスク層４３２上にモールドマスクパターン４５０を形成する。第１領域及び第２領域で、モールドマスクパターン４５０上にスペーサ層４６０を形成する。モールドマスクパターン４５０のパターン構造物の側壁に複数のスペーサが残留するようにスペーサ層４６０をエッチングし、第２領域でマスク層４３２をエッチングする。 （もっと読む）

【課題】簡易な製造工程で、ライン幅とスペース幅をシュリンクした複数のパターンを精度よく形成する。
【解決手段】ゲート電極を構成する多結晶シリコン膜７上に、下地材としてシリコン窒化膜８が積層され、その上面にシュリンクパターンを形成するための非晶質シリコン膜１２ａが分離形成される。非晶質シリコン膜１２ａは、フォトリソグラフィ処理でＷａの３倍の幅寸法４５ｎｍでパターニングされるが、スリミング技術で３０ｎｍに形成した上で、熱酸化により表層をシリコン酸化膜１５に変質させ、これによって寸法がＷａである１５ｎｍに形成される。シリコン酸化膜１５の上面に非晶質シリコン膜１６を形成してスペーサ加工を行うことで側壁部に非晶質シリコン膜１６ａを残存させる。この後、シリコン酸化膜１５を弗酸処理で剥離するとラインアンドスペースが１５ｎｍのシュリンクパターンを形成できる。 （もっと読む）

【課題】研磨粒子によるパターン形成不良を抑制して、高い歩留まりでデュアルダマシン配線を形成可能な半導体装置の製造方法を得ることを目的とする。
【解決手段】本発明における半導体装置の製造方法は、半導体基板１の上面上に絶縁膜６、配線溝パターン８を形成したハードマスク７を形成する。次に、配線溝パターン８を埋め込むように第１のレジスト膜９を形成し、ハードマスク７上の第１のレジスト膜９を除去して平坦化する。次に、第１のレジスト膜９の表面を除去し、第１のレジスト膜９の表面を洗浄する。次に、接続孔パターン１４を形成した第２のレジスト膜１３を形成し、第１のレジスト膜９および絶縁膜６の表層に接続孔パターン１４を転写する。次に、ハードマスク７の配線溝パターン８をマスクとして、絶縁膜６をエッチングして配線溝８および接続孔１４を形成する。次に、絶縁膜６に形成された配線溝８および接続孔１４に金属を埋め込む。 （もっと読む）

【課題】半導体装置とその製造方法において、エッチング生成物を直接観察することなくその有無を判断すること。
【解決手段】シリコン基板１の上方に、第１の導電膜１９、強誘電体膜２０、及び第２の導電膜２１を形成する工程と、第２の導電膜２１をパターニングして上部電極２１ａにする工程と、強誘電体膜２０をパターニングしてキャパシタ誘電体膜２０ａにする工程と、レジストパターン３０をマスクにして、該レジストパターン３０の側面を後退させながら、第１の導電膜１９をエッチングし、下部電極１９ａを形成する工程と、上部電極２０ａの上面のうち、レジストパターン３０の後退を反映して他の領域よりも高位となった段差面２１ｘの幅を測定する工程と、段差面２１ｘの幅C₁に基づいて、キャパシタ誘電体膜２０ａの側面に付着したエッチング生成物の有無を判断する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】ワークピースの層にエッチングすべき構造物の幅の臨界寸法増大を抑制する方法を提供すること。
【解決手段】構造物を規定するために、エッチングする層の少なくとも１部を覆って堆積され、保護するハードマスクであって、反応性金属を含有するハードマスクを選択する工程と；
エッチング工程の最中に、前記ハードマスクの腐食速度を遅くするために、前記ハードマスクを酸化性ガス流に露出させる工程、ここで、酸化性ガス流は窒素ガス、フッ素ガス、ホウ素ガスおよび炭素ガスの少なくとも１つを含む、
を具備する、ワークピースの層にエッチングすべき構造物の幅の臨界寸法増大を抑制する方法。 （もっと読む）

【課題】ハードマスクを除去する工程において被エッチング層の周縁部に荒れが生じることを抑制する。
【解決手段】本発明にかかるエッチング装置は、反応室１０、電極２０、ステージ３０、及びシャドーリング４０を備える。反応室１０は、内部にエッチングガスが導入される。電極２０は反応室内に配置されており、エッチングガスを電離させてプラズマを発生させるために用いられる。ステージ３０は反応室１０内に配置されており、基板５０が載置される。シャドーリング４０は、反応室１０内に配置されており、ステージ３０の上方に位置している。シャドーリング４０は、基板５０の周縁部及びその内側の領域を非接触で覆う。そしてシャドーリング４０は、内周側に凹凸パターンを有する。 （もっと読む）

【課題】微細なラインアンドスペースパターンを含むパターンを精度良く形成することのできる半導体装置の製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置の製造方法は、被加工材上に芯材を形成する工程と、前記芯材の上面および側面を覆うようにアモルファス材料からなる被覆膜を形成する工程と、前記被覆膜を前記芯材の側面に位置する部分を残して除去し、前記心材の側壁に側壁マスクを形成する工程と、前記被覆膜から前記側壁マスクを形成する前または後に、熱処理を施すことにより前記側壁マスクに加工する前または後の前記被覆膜を結晶化させる工程と、前記側壁マスクを形成し、かつ前記側壁マスクに加工する前または後の前記被覆膜を結晶化させた後、前記芯材を除去する工程と、前記芯材を除去した後、前記側壁マスクをマスクとして用いて、前記被加工材をエッチング加工する工程と、を含む。 （もっと読む）

基板中に狭いビアを形成するための方法および装置を提供する。従来型のリソグラフィによって、パターンリセスを基板中にエッチングする。パターンリセスの側壁および底部を含んでいる基板の表面の上方に薄いコンフォーマル層を形成する。コンフォーマル層の厚さは、パターンリセスの実効的な幅を縮小する。下方にある基板を暴露させるために、異方性エッチングによってパターンリセスの底からコンフォーマル層を除去する。次に、マスクとしてパターンリセスの側壁を覆っているコンフォーマル層を使用して基板をエッチングする。次に、ウェットエッチャントを使用してコンフォーマル層を除去する。
（もっと読む）

【課題】高アスペクト比のホールやトレンチの多段構造を高い加工精度で容易に形成することができるシリコン構造体の製造方法を提供する。
【解決手段】シリコンからなる基材１に凹部４の一部である初期凹部４ａを形成する初期凹部形成工程と、初期凹部４ａの内側面４２ａに保護膜５ａを形成する保護膜形成工程と、内側面４２ａの保護膜５ａを残存させた状態で、初期凹部４ａ及び初期凹部４ａに隣接する周回領域４Ｒの基材１を深さＤ１，Ｄ２方向に異方性エッチングするエッチング工程と、残存させた保護膜５ａを除去して凹部４の全体を形成し、凹部４の内側に深さＤ１，Ｄ２方向の段差４１ｇを形成する保護膜除去工程と、を有することを特徴とする。 （もっと読む）

【課題】寸法を制御すべき部位の寸法調整を可能とする半導体デバイスの製造方法、この方法に好適な半導体デバイスの製造装置を提供する。
【解決手段】開示される半導体デバイスの製造方法は、寸法を制御すべき部位の寸法を測定する寸法測定工程Ｓ８；寸法測定工程Ｓ８において得られた測定値が基準値よりも大きいか否かを判定する判定工程Ｓ９、Ｓ１１；および判定工程Ｓ９、Ｓ１１において測定値が基準値よりも大きいと判定された場合に部位を縮小する第１の工程と、判定工程において測定値が基準値よりも小さいと判定された場合に部位を増大する第２の工程とのいずれかを行う寸法調整工程；を含む。 （もっと読む）

【課題】高速なレーザの繰り返しオン−オフ動作を必要とせず、テクスチャ構造形成の際のレーザ照射時に、光入射側電極との接合部分にテクスチャ構造を形成しないというパターニングを行うことができる光起電力装置の製造方法を得ること。
【解決手段】テクスチャ構造を形成するための開口１０４を耐エッチング膜１０３上の凹部形成領域１０５ａにレーザ照射によって形成する際に、レーザ光の１パルス分の周期の間に、レーザ光の照射位置を、パターンの第１の辺の長さだけｘ軸方向に移動させ、ｘ軸方向の走査が終了すると、凹部形成領域１０５ａと電極形成領域１０５ｂのｙ軸方向の長さだけ、ｙ軸方向にレーザ光とシリコン基板１０１との間の位置をずらして、ｘ軸方向に沿って前記レーザ光の走査を行う。 （もっと読む）

【課題】プラズマ処理を用いたエッチングのためのマスクを低コストで形成することができる基板の加工方法および半導体チップの製造方法を提供する。
【解決手段】半導体ウェハ１をプラズマ処理を用いたエッチングによって個片の半導体チップ１ｅに分割するプラズマダイシングに用いられるマスク形成において、裏面１ｂのエッチングの対象となる領域に撥液性の液体を印刷して撥液膜３より成る撥液パターンを形成し、この撥液パターンが形成された裏面１ｂに液状の樹脂を供給して撥液膜３の存在しない領域にこの撥液膜３の厚みよりも厚い膜厚の樹脂膜４を形成し、さらにこの樹脂膜４を硬化させてエッチングにおいて除去される領域以外を覆うマスク４＊を形成する方法を採用する。これによりフォトリソグラフィ法などの高コストの方法を用いることなく、エッチングのためのマスクを低コストで形成することができる。 （もっと読む）

【課題】半導体素子の微細パターン形成方法を提供する。
【解決手段】被エッチング膜を備える基板上のセルブロック３４０内に第１方向に延びる第１部分５４２と、第１部分５４２と一体に形成されて第１方向とは異なる第２方向に延びる第２部分５４４と、をそれぞれ備える複数のモールドマスクパターン５４０を相互平行に配列されるように形成して、モールドマスクパターンブロック５４０Ａを形成するステップと、基板上に複数のモールドマスクパターン５４０それぞれの両側壁及び上面を覆う第１マスク層を形成するステップと、第１マスク層のうち相互隣接する２個のモールドマスクパターン５４０間で、モールドマスクパターン５４０の側壁を覆っている第１マスク層の第１領域は残り、第１マスク層を一部除去して第１マスクパターンを形成するステップと、を含む半導体素子の微細パターン形成方法。 （もっと読む）

【課題】コンタクト抵抗の上昇を防止することが可能な半導体装置の製造方法および半導体装置を提供すること。
【解決手段】シリコン基板１上に第１アモルファスカーボン膜２４を形成する工程と、第１アモルファスカーボン膜２４上にＢＰＳＧ膜１３を形成する工程と、ＢＰＳＧ膜１３上に第２アモルファスカーボン膜１６を形成する工程と、第２アモルファスカーボン膜１６をパターニングし、第２アモルファスカーボン膜１６をハードマスクとしてＢＰＳＧ膜１３を第１アモルファスカーボン膜２４が露出するまでエッチングする工程と、露出した第１アモルファスカーボン膜２４および第２アモルファスカーボン膜１６をアッシングする工程とを備える。第１アモルファスカーボン膜２４がエッチングストッパ層として作用する。よってシリコン基板１がオーバーエッチングによりダメージを受けることが防止される。 （もっと読む）

【課題】埋め込み金属配線の形成時に、イン-サイチュウ(in-situ)で平坦化を行うことができ、層間絶縁膜形成の回数を減らし、製造工程にかかる時間及び費用を減らすことができる半導体素子の製造方法を提供する。
【解決手段】半導体基板１００上の第１の層間絶縁膜１０２にコンタクトプラグ１０４を形成する。第１の層間絶縁膜及びコンタクトプラグの上部にエッチング停止膜１０６ａ及びハードマスクパターンを形成する。ハードマスクパターンに沿ってエッチング停止膜をパターニングし、露出された第１の層間絶縁膜及びコンタクトプラグをエッチングしてコンタクトプラグの上部の第１の層間絶縁膜にトレンチを形成する。金属膜を形成後、エッチング停止膜までシリカ研磨剤とセリア研磨剤を混合したスラリーを用いて平坦化を行い、金属配線１１４ａを形成する。エッチング停止膜を除去し、第２の層間絶縁膜１１６を形成する。 （もっと読む）

【課題】基板上で相対的に中心部のエッチングレートがエッジ部のエッチングレートよりも不所望に低くなるのを簡便かつ効果的に補正すること。
【解決手段】チャンバ１０内には、被処理基板ハＷを載置するサセプタ（下部電極）１２とシャワーヘッドを兼ねる上部電極６０が向かい合って配置される。サセプタ１２には、第１および第２の高周波電源３０，３２がマッチングユニット３４および給電棒３６を介して電気的に接続されている。サセプタ１２の上面の周辺部にはフォーカスリング３８が設けられる。可変直流電源７４は、切替スイッチ７６および直流給電ライン７８，８０を介して、上部電極６０に接続可能であるとともに、フォーカスリング３８とも接続可能となっている。 （もっと読む）

【課題】隣接するマスクパターンが揃った状態に形成できるマスクパターンを提供する。
【解決手段】下地層のシリコン酸化膜７上にマスク用の多結晶シリコン膜８を形成する。その上にシリコン酸化膜９を成膜し、リソグラフィ処理でラインパターン９ａに加工し、シリコン窒化膜を膜厚ｄで形成しスペーサ加工する。スペース領域にシリコン酸化膜１２ａを埋め込み、シリコン窒化膜を除去して間隔ｄの空隙部を形成する。ラインパターン９ａ、１２ａを利用してＲＩＥ加工して多結晶シリコン膜８をエッチングし、さらにＣＤＥ加工で横方向にｗだけエッチングする。ラインパターン９ａ、１２ａを除去すると幅寸法Ａのラインパターン８ａを間隔Ｂを存したパターンを得ることができる。 （もっと読む）

【課題】２回目の露光工程を必要とせずに、微細なパターンを高精度で形成することができ、従来に比べて工程の簡略化と半導体装置の製造コストの低減を図ることのできるパターン形成方法、半導体装置の製造方法及び半導体装置の製造装置を提供する。
【解決手段】エッチングするマスクとなるパターンを形成するパターン形成方法であって、フォトレジストからなる第１パターン１０５を形成する工程と、境界層１０６を第１パターン１０５の側壁部及び頂部に形成する工程と、第２マスク材層１０７を、境界層１０６の表面を覆うように形成する工程と、境界層１０６の頂部が露出するように第２マスク材層１０７の一部を除去する工程と、境界層１０６をエッチングして除去して第２マスク材層１０７からなる第２パターンを形成する工程と、第１パターン１０５及び第２パターンの幅を減少させて所定幅とするトリミング工程とを具備している。 （もっと読む）