説明

Fターム[5F004EA03]の内容

半導体のドライエッチング (64,834) | パターン形成手法 (4,711) | マスク構成 (1,627) | レジスト以外のエッチングマスク (1,380)

Fターム[5F004EA03]の下位に属するFターム

Fターム[5F004EA03]に分類される特許

81 - 100 / 430


【課題】SWPの手法により微細なマスクパターンを形成するときに、酸化シリコン膜を成膜する際、及びエッチバック処理する際に、レジスト膜よりなる芯材が変形することを防止できるマスクパターンの形成方法及び半導体装置の製造方法を提供する。
【解決手段】レジスト膜よりなる第1のライン部をマスクとして反射防止膜をエッチングすることによって、第2のライン部を含むパターンを形成する第1のパターン形成工程S13と、レジスト膜に電子を照射する照射工程S14と、酸化シリコン膜を成膜する酸化シリコン膜成膜工程S15と、第2のライン部の側壁部として残存するように、酸化シリコン膜をエッチバック処理するエッチバック処理工程S16と、第2のライン部をアッシング処理することによって、酸化シリコン膜よりなり、側壁部として残存する第3のライン部を含むマスクパターンを形成する第2のパターン形成工程S18とを有する。 (もっと読む)


【課題】プラズマエッチングチャンバ内でデュアルドープゲート構造をエッチングするための方法を提供する。
【解決手段】エッチングされるポリシリコンフィルムを保護するパターンを設ける工程、次いで、プラズマが点火され、保護されていないポリシリコンフィルムのほぼすべてがエッチングされる。次いで、シリコン含有ガスを導入しつつポリシリコンフィルムの残りをエッチングする。また、エッチング処理中にシリコン含有ガスを導入するよう構成されたエッチングチャンバ。 (もっと読む)


【課題】ボーイング形状の発生を防止してマスク層に良好な垂直加工形状のホールを形成し、且つマスク層としての残膜量を確保することができる基板処理方法を提供する。
【解決手段】処理対象層上にマスク層52及び中間層54が積層されたウエハWを、チャンバ11に収容し、チャンバ11内で処理ガスのプラズマを発生させ、このプラズマを用いてウエハWにエッチング処理を施し、中間層54及びマスク層52を介して処理対象層にパターン形状を形成する基板処理方法において、処理圧力を5mTorr(9.31×10−1Pa)以下、ウエハWの温度を−10℃〜−20℃とし、さらにプラズマを発生させるための励起電力を500Wとしてマスク層52をエッチングする。 (もっと読む)


【課題】深さが深いホールであっても、良好な形状にエッチングすることのできるプラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体を提供する。
【解決手段】所定のパターンが形成されたフォトレジスト層と、フォトレジスト層の下層に位置する有機系の反射防止膜と、反射防止膜の下層に位置するSiON膜と、SiON膜の下層に位置するアモルファスカーボン層と、により多層マスクを構成し、アモルファスカーボン層の下層に位置するシリコン酸化膜又はシリコン窒化膜を最終的なマスクとなるアモルファスカーボン層のパターンによりプラズマエッチングするプラズマエッチング方法であって、シリコン酸化膜又はシリコン窒化膜のプラズマエッチングを開始する際の初期マスクが、アモルファスカーボン層の上にSiON膜が残った状態であり、かつ、アモルファスカーボン層の膜厚/残ったSiON膜の膜厚≦14である。 (もっと読む)


【課題】製造工程時間の増加を抑制して、微細なラインアンドスペースパターンを形成可能な半導体装置の製造方法を提供する。
【解決手段】被加工材であるシリコン酸化膜23上に、パターニングされた芯材31aとなるアンドープ多結晶シリコン膜31を形成する工程と、アンドープ多結晶シリコン膜31をスリミングして芯材31aとする工程と、芯材31aの側面及び上面、並びにシリコン酸化膜23の上面を被うように、シリコン酸化膜23と同じシリコン酸化膜にボロンが導入されたBドープ多結晶シリコン膜34を形成する工程と、芯材31a及びシリコン酸化膜23の上面のBドープ多結晶シリコン膜34を除去し、芯材31aの側面にBドープ多結晶シリコン膜34からなる側壁マスク膜34aを形成する工程と、芯材31aを除去する工程と、側壁マスク膜34aをマスクとしてシリコン酸化膜23をエッチング加工する工程とを備える。 (もっと読む)


【課題】無機膜と有機膜とを含む積層マスク膜をエッチングしてライン部を形成する場合、又は、マスク膜をエッチングして隣接するライン部の間隔が異なる複数種類のライン部を形成する場合に、ウェハの面内におけるライン部の線幅及び高さの分布を独立して制御できるプラズマエッチング方法及びプラズマエッチング装置を提供する。
【解決手段】基板Wに荷電粒子と中性粒子とを含むプラズマを照射することによって、基板Wにプラズマエッチングを行うプラズマエッチング方法において、支持部105に支持されている基板Wの面内における温度分布を調整することによって、基板Wの面内における、基板Wが中性粒子と反応する反応量の分布を制御し、支持部105に支持されている基板Wと、支持部105と対向するように設けられている電極120との間隔を調整することによって、基板Wの面内における荷電粒子の照射量の分布を制御する。 (もっと読む)


【課題】 窒化物半導体デバイスを提供する。
【解決手段】 一実施形態では、デバイスはIII族窒化物チャネル層(3)とIII族窒化物チャネル層(3)上のIII族窒化物障壁層(4)とを含み、III族窒化物障壁層(4)は第1部分(4−1)と第2部分(4−2)とを含み、第1部分(4−1)は第2部分(4−2)より薄い厚さを有する。pドープIII族窒化物ゲート層部(5)は、III族窒化物障壁層(4)の少なくとも第1部分(4−1)上に配置され、ゲートコンタクト(10)はpドープIII族窒化物ゲート層部(5)上に形成される。 (もっと読む)


【課題】化学処理チャンバ及び/又は熱処理チャンバを保護するシステムを提供する。
【解決手段】内表面の少なくとも一部分上に形成された保護バリアを有する温度制御された化学処理チャンバを備え、基材上の露出表面層を非プラズマ環境の下で化学的に変化させる化学処理システムと;温度制御された熱処理チャンバを備え、化学変化された基材上の前記表面層を熱処理する熱処理システムと;前記熱処理システムおよび前記化学処理システムに接続された断熱組立体と;を備える処理システムにより上記課題が達成される。 (もっと読む)


【課題】側壁転写によるマスクパターンの倒れ、マスクパターンの接触を抑制する。
【解決手段】シリコン基板1上に、第1のTEOS酸化膜2、シリコン窒化膜3、第1のアモルファスシリコン膜4、第2のTEOS酸化膜5を積層形成する。レジストによるパターニングでTEOS酸化膜5を第1幅D1の中間パターン5aに加工し、スリミング処理をして第2幅D2の芯材パターン5bを形成する。第2のアモルファスシリコン膜6を形成してスペーサ処理をすることで側壁膜6aを形成し、芯材パターン5bを除去して孤立したマスクパターン6bを得る。下地に同じアモルファスシリコン膜4を用いるので、マスクパターン6bの倒れや接触の発生を抑制できる。 (もっと読む)


【課題】製造コストの増加および歩留まりを低下させることなく、配線抵抗を下げることのできる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板100上の絶縁膜104上にマスク材料膜106を形成した後、第1のトレンチ形成用開口と第2のトレンチ形成用開口とを有するマスクパターン109をマスク材料膜106に形成する工程と、マスク材料膜106上に、第1のトレンチ形成用開口を露出する第3のトレンチ形成用開口112を有し、且つ、第2のトレンチ形成用開口部を覆うレジストパターン113を形成する工程と、レジストパターン113及びマスクパターン109を用いて、絶縁膜104内に第1のトレンチ115を形成する工程と、レジストパターン113を除去した後、マスクパターン109を用いて、絶縁膜104内に第2のトレンチを形成する工程とを備えている。 (もっと読む)


【課題】コストの上昇を招くことなく、より安定した状態でInPの層がドライエッチング法によりエッチングできるようにする。
【解決手段】塩素ガスを用いたドライエッチング法によりマスクパターン106をマスクとして基板101を選択的にエッチングすることで、基板101にビアホール(開口パターン)107を形成する。例えば、温度条件を200℃程度とし、塩素ガスを用いた反応性イオンエッチング法によりエッチングすればよい。 (もっと読む)


【課題】半導体素子の微細パターン形成方法を提供する。
【解決手段】半導体素子の微細パターン形成方法はパターン対象層上に多数の第1感光膜パターンを形成しS100、パターン対象層および多数の第1感光膜パターン上に境界膜を形成しS110、境界膜上に平坦化膜を形成しS120、平坦化膜上に多数の第2感光膜パターンを形成しS130、多数の第2感光膜パターンを利用して多数の平坦化膜パターンを形成しS140、多数の平坦化膜パターンおよび多数の第1感光膜パターンを利用して多数のパターン対象層パターンを形成するS150ことを含む。 (もっと読む)


【課題】装置全体を大きくすることなく、基板への入射イオンビームの均一性を図ったイオンビーム発生装置を提供する。
【解決手段】放電槽2でプラズマを発生させ、引き出し電極7より環状のイオンビームを引き出し、偏向電極30によって、該イオンビームを環状の中心方向に屈曲させて基板Wに対して、傾斜した方向から入射させる。 (もっと読む)


【課題】フォトリソグラフィを用いたエッチング方法は、スパッタリングまたは蒸着などの方法により、クロム(Cr)および金(Au)などからなる膜を成膜し、レジストの塗布、硬化処理、露光、さらに現像およびレジスト膜の除去などの工程を必要とし、そして現像液や膜を除去するための溶液などを必要とし工程が複雑である。簡略なエッチング方法を実現する。
【解決手段】転写体10は、基材1と、基材1上にパターン形成された剥離層2と、剥離層2上に形成された接合膜3とを備える。このような転写体10を用いることで、フォトリソグラフィを用いることなく、被転写体20の表面25に、レジストからなるエッチングマスクを形成するので、従来のようにクロム(Cr)および金(Au)などからなる膜を成膜することなく、現像液などを用いることもなく、エッチングすることができ、被転写体20の表面25に、凹部21を形成することができる。 (もっと読む)


【課題】集積回路製造工程のバックエンドプロセス、およびフロントエンドプロセスにおいて利用することができる、高硬度、且つ低応力のハードマスク膜を提供する。
【解決手段】ハードマスク膜は、応力が約−600MPaから600MPaの範囲内であり、硬度は少なくとも約12Gpaである。ハードマスク膜は、PECVD処理チャンバにおいて、高密度化プラズマ後処理を複数回行うことによって、ドープ済または未ドープのシリコンカーバイドの副層を複数成膜することによって得られる。ハードマスク膜は、Si、Si、Si、B、およびBから成る群から選択される高硬度のホウ素含有膜を含む。ハードマスク膜は、ゲルマニウム含有率が少なくとも約60原子パーセントと、ゲルマニウム含有率が高いGeNハードマスク材料を含む。 (もっと読む)


【課題】開孔径が均一で開孔径の制御が容易な、微細化に適した開孔パターンを有するマスクを製造する。
【解決手段】第1及び第2のマスク層内に開孔を設ける。この後、第1のマスク層内の開孔の径よりも第2のマスク層内の開孔の径を、Xの量だけ大きくする。この後、第2のマスク層内の開孔内にマスク材料を形成することによって第2のマスク層内の開孔内に、Xの径の空洞部を形成する。この空洞部を開孔として有する第2のマスク層及びマスク材料を、マスクとして形成する。 (もっと読む)


【課題】誘導結合型のプラズマプロセスにおいて簡易な補正コイルを用いてプラズマ密度分布を自在かつ精細に制御すること。
【解決手段】この誘導結合型プラズマ処理装置は、RFアンテナ54に近接する誘電体窓52の下で誘導結合のプラズマをドーナツ状に生成し、このドーナツ状のプラズマを広い処理空間内で分散させて、サセプタ12近傍(つまり半導体ウエハW上)でプラズマの密度を平均化するようにしている。そして、サセプタ12近傍のプラズマ密度分布を径方向で均一化するうえで、RFアンテナ54の発生するRF磁界に対して補正リング70により電磁界的な補正をかけるとともに、チャンバ10内の圧力に応じてアンテナ−コイル間隔制御部72により補正リング70の高さ位置を可変するようにしている。 (もっと読む)


【課題】誘導結合型のプラズマプロセスにおいて簡易な補正コイルを用いてプラズマ密度分布を自在かつ精細に制御すること。
【解決手段】この誘導結合型プラズマ処理装置は、RFアンテナ54に近接する誘電体窓52の下で誘導結合のプラズマをドーナツ状に生成し、このドーナツ状のプラズマを広い処理空間内で分散させて、サセプタ12近傍(つまり半導体ウエハW上)でプラズマの密度を平均化するようにしている。そして、サセプタ12近傍のプラズマ密度分布を径方向で均一化するうえで、RFアンテナ54の発生するRF磁界に対して補正リング70により電磁界的な補正をかけるとともに、プロセス条件に応じてスイッチング機構110により補正コイル70の通電デューティ・レシオを可変するようにしている。 (もっと読む)


【課題】III族窒化物の露出エリアを絶縁膜の開口に対して良好な位置制御性で形成できる、III族窒化物半導体発光素子を作製する方法を提供する。
【解決手段】コンタクト層27及びクラッド層25を含むIII族窒化物半導体領域29をマスク35aを用いてエッチングして、III族窒化物領域33c及びエピタキシャル領域29bを形成する。次いで、マスク35a、パターン形成されたIII族窒化物リフトオフ層31a及びパターン形成されたIII族窒化物半導体領域33c上に絶縁膜39を成長する。絶縁膜39は、マスク35a上に成膜される第1の部分39aと、パターン形成されたIII族窒化物半導体領域33c上に成膜される第2の部分39bとを含む。引き続き、パターン形成されたIII族窒化物リフトオフ層31aを絶縁膜39に対してエッチャントを用いて選択的に除去して、リフトオフ法により、開口39cを有する絶縁膜39bを形成する。 (もっと読む)


【課題】複数の段差を備えた微細な3次元構造パターンの形成に好適なパターン形成方法及びパターン形成体を提供する。
【解決手段】基板上に第1層目のハードマスク層を形成し、基板上の第1層目のハードマスク層を備えた面に、順に、第2層目から第N層目までのハードマスク層を形成し、第N層目のハードマスク層のパターニング処理し、順に、第(N−1)層目から第1層目までのハードマスク層のパターニング処理し、パターニングされた第1層目から第N層目までのハードマスク層をエッチングマスクとして基板に第1段目の異方性エッチングしてパターニング処理することを特徴とするパターン形成方法。 (もっと読む)


81 - 100 / 430