【課題】複数の段差を備えた微細な３次元構造パターンの形成に好適なパターン形成方法及びパターン形成体を提供する。
【解決手段】パターン形成方法は、基板上に第１層目のハードマスク層１２、エッチストッパ層１３、第２層目のハードマスク層２２を形成し、該ハードマスク層及びエッチストッパ層をパターニングし、該ハードマスク層をエッチングマスクとして基板１１に異方性エッチングを行う。複数の段差を備えた微細な３次元構造パターン形成方法及びパターン形成体。 （もっと読む）

【課題】製造欠陥の少ない、様々な大きさの要素を有する装置の製造方法を提供する。
【解決手段】基板上に、基板上の下側誘電体層(530)、下側誘電体層上の金属層(520)、金属層上の上側誘電体層(510)、上側誘電体層上の平坦化層(140)、平坦化層上のフォトレジスト材料(130)の層を有する構造が形成される。マスク・パターンに従ってフォトレジスト材料が現像される。マスク・パターンに従って平坦化層および上側誘電体層がエッチングされる。平坦化層および上側誘電体層のエッチングの後にフォトレジスト材料および平坦化層が除去される。上側誘電体層のエッチングに続いて金属層の各露出した部分に選択的金属成長を適用して選択的金属成長からなる反転されたマスク・パターンが得られる。反転されたマスク・パターンに従って少なくとも金属層および下側誘電体層がエッチングされる。 （もっと読む）

【課題】光電変換層への太陽光の入射効率の良好であり、光電変換効率の高い光電変換素子を製造可能な光電変換素子用シリコン基板を歩留まり良く製造する。
【解決手段】一導電型結晶シリコン基板１０の一主面１０ｓに、ドライエッチングに対して耐性を有し、且つ、平均粒径が０．０５μｍ〜０．３μｍである第１粒子と、第１粒子よりも耐性が低く、且つ、平均粒径が０．０５μｍ〜０．３μｍである第２粒子と、第１粒子よりも耐性が低い結着剤とを含む液状組成物を塗布成膜してマスク材を配する工程と、マスク材が配された主面１０ｓにドライエッチングにより太陽光の反射を抑制する凹凸構造１０ｔを形成する工程と、凹凸構造１０ｔを、マイクロバブル及び超音波が断続的に、又は、連続的に供給されている希フッ酸中に浸漬させて凹凸構造１０ｔの表面を洗浄する工程とを実施する。 （もっと読む）

【課題】マスクの新規な作製技術を含む半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板上方に、第１の膜を形成する工程と、第１の膜上方に、第１マスク膜を形成する工程と、第１マスク膜をパターニングする工程と、パターニングされた第１マスク膜の側部にプラズマ処理を行って、側部を変質層に変換する工程と、プラズマ処理の後、第１マスク膜の上部及び側部を覆う第２マスク膜を形成する工程と、第２マスク膜をエッチングして、側部に形成された第２マスク膜を残存させつつ、第１マスク膜上部に形成された第２マスク膜を除去する工程と、第２マスク膜のエッチングの後、変質層を除去する工程と、変質層を除去した後、残った部分の第１マスク膜、及び第２マスク膜をマスクとして、第１の膜をエッチングする工程とを有する。 （もっと読む）

【課題】光電変換層への太陽光の入射効率の良好であり、光電変換効率の高い光電変換素子を製造可能な光電変換素子用シリコン基板を歩留まり良く製造する。
【解決手段】一導電型結晶シリコン基板１０の一主面１０ｓに、ドライエッチングに対して耐性を有し、且つ、平均粒径が０．０５μｍ〜０．３μｍである第１粒子と、第１粒子よりも耐性が低く、且つ、平均粒径が０．０５μｍ〜０．３μｍである第２粒子と、第１粒子よりも耐性が低い結着剤とを含む液状組成物を塗布成膜してマスク材を配する工程と、マスク材が配された主面１０ｓにドライエッチングにより太陽光の反射を抑制する凹凸構造１０ｔを形成する工程と、凹凸構造１０ｔに、水素ガスによるドライエッチング処理と、希フッ酸中に浸漬させる処理を順次実施する洗浄工程とを実施する。 （もっと読む）

【課題】反転ＮＩＬ技術を使用した無機化合物膜のエッチング方法および半導体光素子の製造方法において、エッチングマスクのラインエッジラフネスを向上させる。
【解決手段】この方法は、基板生産物３０上に形成された絶縁膜２５上に樹脂層２７を形成したのち、所定パターンを有するモールドを樹脂層２７に押し付ける工程と、Ｓｉを含む樹脂層２８によって樹脂層２７を覆ったのち、ＣＦ_４ガス及び酸素ガスを用いたＲＩＥによって樹脂層２８をエッチングして樹脂層２７を露出させるエッチバック工程と、樹脂層２７を選択的にエッチングして絶縁膜２５を露出させる工程と、樹脂層２８をマスクとして絶縁膜２５をエッチングすることにより、所定パターンを絶縁膜２５に形成する工程とを含む。ＲＩＥは、自己バイアスを印加しながら行うことにより、エッチングにより生じるＳｉ生成物を除去しながら行われる。 （もっと読む）

【課題】スループット良く、銅を、異方的にエッチングすることが可能なエッチング方法を提供すること。
【解決手段】 表面にマスク材１０２が形成された銅膜１０１に、マスク材１０２をマスクに用いて酸素イオン６を照射し、銅膜１０１内に、銅膜１０１の厚さ方向の全てに対して異方的に酸化された酸化銅１０３を形成する工程と、異方的に酸化された酸化銅１０３をエッチングする工程と、を具備する。 （もっと読む）

【課題】例えば、ハードマスクの剛性を向上できる半導体装置の製造方法を提供する。
【解決手段】１つの実施形態によれば、カーボン系材料を主成分とする下層、シリコン酸化物又はシリコン窒化物を主成分とする第１の層、及びシリコンを主成分とする第２の層が積層された積層構造を被加工層の上に形成し、前記積層構造の上にラインアンドスペースパターンを形成し、前記積層構造におけるラインアンドスペースパターンにより露出された領域を選択的に除去して前記積層構造からなるマスクパターンを形成し、前記積層構造からなるマスクパターンを用いて前記被加工層を加工することを特徴とする半導体装置の製造方法が提供される。 （もっと読む）

【課題】層状材料、電子構成要素および半導体構成要素の製造を改善する組成物、これらの製造方法オヨビ使用を提供する。
【解決手段】少なくとも１種の無機化合物、および少なくとも１種の緻密化剤を含有し、前記緻密化剤は、少なくとも１種の無機化合物の密度と比較して、被覆材料の密度を増大させる被覆材料が、ここに記載されている。少なくとも１種の無機化合物を準備するステップと、少なくとも１種の緻密化剤を準備するステップと、少なくとも１種の無機化合物を少なくとも１種の緻密化剤と一緒にして被覆材料を形成するステップとを含み、前記緻密化剤は、少なくとも１種の無機化合物の密度と比較して、被覆材料の密度を増大させる被覆材料を製造する方法。 （もっと読む）

【課題】ラインパターン構造物の形成方法を提供すること。
【解決手段】ラインパターン構造物及びその形成方法において、ラインパターン構造物は切断部位を含むライン形状を有する少なくとも１つの第１ラインパターンを含む。最外郭に位置する前記第１ラインパターンと隣り合って前記第１ラインパターンと平行した延在ラインと、前記第１ラインパターンの切断部位と隣接する領域で前記第１ラインパターン方向へ向かうように前記延在ラインから突出された少なくとも１つの突出パターンを含む２つの第２ラインパターンを含む。前記ラインパターン構造物は不良が減少し、簡単な工程を通じて形成されてもよい。 （もっと読む）

【課題】エッチングレートを高くしつつ、均一な角度の側壁面を有するトレンチを形成できるトレンチ形成工程を含む半導体装置の製造方法を提供する。
【解決手段】アスペクト比が所定値となるまでは保護膜形成工程と保護膜剥離工程およびエッチング工程の３工程によってトレンチ１２の底部を掘り進め、アスペクト比が所定値以上となると保護膜形成工程とエッチング工程の２工程によってトレンチ１２の底部を掘り進める。これにより、アスペクト比が所定値以上となったときに、ダメージ層１４の厚みに応じてトレンチ１２のうちエッチング工程によってエッチングされる幅が狭くなるようにでき、半導体基板１０のうちダメージ層１４とダメージ層１４ではない部分の境界の角度がほぼ所望の角度となるようにできる。また、高アスペクト比の領域では２工程によってトレンチ１２の底部を掘り進められるため、エッチングレートも増大する。 （もっと読む）

【課題】エッチングレートを上昇でき、生産性を向上できる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板上に交互に積層されたシリコン層とシリコン酸化膜とを備える多層膜に対して、一括してエッチングを行う工程を含み、前記エッチングの際のエッチングガスは、少なくとも２種類以上の第７族元素と、第３族元素，第４族元素，第５族元素，または第６族元素とを含有し、前記エッチング工程の際の前記半導体基板に入射するイオンのエネルギーは、１００ｅＶ以上であり、前記第７族元素に対する、前記第３族乃至前記７族元素の添加比率は、０．５以上３．０以下である。 （もっと読む）

【課題】レイヤ中にフィーチャを形成する方法を提供する。
【解決手段】レイヤ上にフォトレジストレイヤが形成される。フォトレジストレイヤがパターン付けされることによって、フォトレジスト側壁を持つフォトレジストフィーチャが形成され、フォトレジストフィーチャは第１微小寸法を有する。フォトレジストフィーチャの側壁上にコンフォーマルレイヤが堆積されることによって、フォトレジストフィーチャの前記微小寸法が低減される。レイヤ内でフィーチャがエッチングされ、レイヤフィーチャは、第１微小寸法より小さい第２微小寸法を有する。 （もっと読む）

【課題】互いに異なる幅のパターンを同一層で形成するにあたり、パターン間の間隔の均一度を改善することができる半導体素子のパターン形成方法を提供する。
【解決手段】セル領域及びセレクトトランジスタ領域を含む下部膜上に補助膜を形成する段階と、前記セレクトトランジスタ領域の前記補助膜上部に第１保護膜を形成する段階と、前記セレクトトランジスタ領域の前記第１保護膜上部には、前記第１保護膜の幅より狭い第１フォトレジストパターンが、前記セル領域の前記補助膜上部には前記第１フォトレジストパターンの幅より狭い第２フォトレジストパターンが形成され、前記第１及び第２フォトレジストパターン間の間隔を前記第２フォトレジストパターン間の間隔と同一に形成する段階と、を含む。 （もっと読む）

【課題】生産性が高く、回折格子の形状のばらつきを抑制することが可能な半導体光デバイスの製造方法を提供する。
【解決手段】本発明の半導体光デバイスの製造方法は、回折格子層７、絶縁層９及びシリコン非含有樹脂層１１を形成する工程と、シリコン非含有樹脂層１１をパターニングする工程と、シリコン含有樹脂層１３を形成する工程と、シリコン含有樹脂層１３をエッチングする工程と、シリコン含有樹脂層１３等の温度をＳｉＦ_４の凝固点以下の温度に保ちながら、ＣＦ_４ガス及びＯ_２ガスを含むエッチングガスを用いた反応性イオンエッチング法によってシリコン非含有樹脂層１１をエッチングする工程と、シリコン非含有樹脂層１１をマスクとして絶縁層９をエッチングする工程と、絶縁層９をマスクとして回折格子層７をエッチングして回折格子層７に回折格子７ｇを形成する工程とを備える。 （もっと読む）

【課題】Ｄ−ＲＡＭのキャパシタを形成するシリンダのドライエッチ加工において、従来技術の製造方法ではアスペクト比が高いシリンダやコンタクトの形状がボーイング形状となり隣接するホール間ショートの問題やホール内に形成する電極成膜のカバレッジ異常などの問題が発生する。
【解決手段】本発明ではシリコン酸化膜４ａにコンタクトホールを形成する際にボーイングが発生する部分にＬｏｗ−ｋ膜の炭化シリコン酸化膜５を挿入して積層構造とし、ドライエッチでシリコン酸化膜４ａのエッチング速度に対し、炭化シリコン酸化膜５のエッチング速度が１／５〜１／１０と遅い条件にすることでボーイング形状の抑制を可能にした。 （もっと読む）

【課題】マスク選択比を大きくでき、異方性に優れ、深くエッチングすることのできるエッチング方法及び装置を提供する。
【解決手段】エッチング装置は、真空チャンバ１内に設けた基板電極６に対向して電位的に浮遊状態に維持された浮遊電極を設け、この浮遊電極の基板電極に対向した側に、エッチング保護膜を形成する材料１３を設け、浮遊電極に高周波電力を間欠的に印加させる制御手段１４を設けて構成される。エッチング方法は、基板電極に対向して設けた浮遊電極の基板電極に対向した側に設けた、エッチング保護膜を形成する材料をターゲット材として用い、主ガスとして希ガスのみを用い、浮遊電極に高周波電力を印加して基板上にスパッタ膜を形成し、その後、浮遊電極への高周波電力の印加を止め、真空チャンバにエッチングガスを導入して基板をエッチングし、基板上におけるスパッタ膜の形成とエッチングとを予定のシーケンスで繰り返すように構成される。 （もっと読む）

【課題】サイドウォールスペーサを利用してリソグラフィー解像限界未満のパターンと任意の寸法のパターンとが混在するパターンを形成する。
【解決手段】アモルファスカーボン膜３及びシリコン酸窒化膜４からなる被エッチング部材上に塗布膜５をスピン塗布法により成膜し、塗布膜５をパターニングすることによってサイドウォールコアを形成し、サイドウォールコアの少なくとも側面を覆うシリコン酸化膜７を成膜し、シリコン酸化膜７上に有機反射防止膜８をスピン塗布法により成膜する。次いで、有機反射防止膜８をエッチングすることによって、シリコン酸化膜７の凹部７ａを覆う埋込マスクを形成し、シリコン酸化膜７をエッチングすることにより、サイドウォールコアまたは埋込マスクと重ならない被エッチング部材を露出させ、被エッチング部材をエッチングすることでフォトリソグラフィー解像限界未満のパターンを得る。 （もっと読む）

【課題】反りのある基板に容易に凹凸構造を形成可能な治具を提供する。
【解決手段】被加工物７０の上面に被覆された液状樹脂７６に凹凸構造６４を形成するための治具６２であって、中央に形成された円形凹部と、該円形凹部を囲繞する環状凸部５８と、該円形凹部の背面上に形成された凹凸構造６４とを具備したことを特徴とする。 （もっと読む）

【課題】製造工程数及び製造コストを削減しつつ、信頼性の高い半導体装置を製造することができる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、下地層１上にＴｉを主成分とする密着層２を形成する工程と、密着層２上にＷを主成分とする導電層３を形成する工程と、導電層３上にＳｉＯＮを主成分とするハードマスク層４を形成する工程と、ハードマスク層４上にレジストパターン５を形成する工程と、レジストパターン５を保護膜とするエッチング処理により導電層３の一部３ａを露出させる工程と、レジストパターン５及びハードマスク層４の残部４ａを保護膜とするエッチング処理により密着層２の一部２ａを露出させる工程と、その後、エッチング処理により下地層１の一部１ａを露出させると共に、導電層３の残部３ｂを露出させる工程とを有する。 （もっと読む）