【課題】被処理基板のエッチングにおける面内均一性を向上させるとともに、丸みのある滑らかな底面を有する素子分離用トレンチを形成することができる半導体素子の製造方法を提供する。
【解決手段】シリコン基板５１に素子分離用トレンチ５９を形成するためのパターニングが施されたハードマスク５７を形成する工程と、該ハードマスクをエッチング用マスクとして、希ガス、ハロゲンガス、および酸化性ガスを含むプロセスガスを供給し、所定の深さよりも浅い深さまでシリコン基板５１をエッチングする第一工程と、該第一工程の後に、希ガス、ハロゲンガス、酸化性ガス、および堆積性ガスを含むプロセスガスを、シリコン基板５１の中央領域および周縁領域にそれぞれ流量を制御して供給し、所定の深さＤ２までシリコン基板５１をエッチングして素子分離用トレンチ５９を形成する第二工程と、を備える製造方法とする。 （もっと読む）

【課題】 本発明は、半導体発光素子表面の微細構造体（輝度向上構造）の製造に好適に使用される単粒子膜エッチングマスクとその製造方法、該単粒子膜エッチングマスクを用いた微細構造体の製造方法および該製造方法で得られた微細構造体を光取り出し面に有する半導体発光素子に関する。
【解決手段】基板上に発光層を含む半導体多層膜を積層してなる半導体発光素子の製造方法において、下記式（１）で定義される粒子の配列のずれＤ（％）が１０％以下である単粒子膜からなるエッチングマスクを前記半導体発光素子の光取り出し面上の少なくとも一部に形成し、ドライエッチングすることにより、前記光取り出し面上の少なくとも一部に微細構造体を形成する半導体発光素子の製造方法。
Ｄ（％）＝｜Ｂ−Ａ｜×１００／Ａ・・・（１）
（式（１）中、Ａは前記粒子の平均粒径、Ｂは前記単粒子膜における前記粒子間の平均ピッチを示す。） （もっと読む）

【課題】ブロック共重合体を用いて簡便にパターンを形成することが可能なパターン形成方法、及びパターン形成装置を提供する。
【解決手段】少なくとも２種類のポリマーを含むブロック共重合体の膜を基板に形成するステップと、前記ブロック共重合体の膜を加熱するステップと、加熱された前記ブロック共重合体の膜に紫外光を照射するステップと、紫外光の照射を経た前記ブロック共重合体の膜に現像液を供給するステップとを含むパターン形成方法が提供される。 （もっと読む）

【課題】エッチング選択比の高いマスクを形成する技術を提供する。
【解決手段】エッチングによって被エッチング物をパターニングする際に用いるマスクを形成するためのマスク用材料であって、イソブチル基および／または環状炭化水素を有するシラン化合物からなることを特徴とするマスク用材料を提供する。また、エッチングによって被エッチング物をパターニングする際に用いるマスクの形成方法であって、パターン化されたホトレジスト上に上記マスク形成用材料を用いてＡＬＤ法により共形膜を形成する工程、エッチバックして前記レジスト膜の側面にマスク形成用材料が残るように加工する工程、前記レジスト膜を除去する工程、とを有することを特徴とするマスクの形成方法を提供する。こうして形成したマスク形成用材料をマスクとしてエッチングすることで、被エッチング物に微細パターンを形成する （もっと読む）

【課題】レジストマスク、シリコンを含む膜及びシリコン層が上方側からこの順番で積層された基板に対して、レジストマスクのパターンを介してプラズマエッチング処理を行ってシリコン層に凹部を形成するにあたり、前記シリコンを含む膜のサイドエッチングの発生を抑えること。
【解決手段】窒化シリコン膜２をエッチングしてシリコン層１を露出させた後、塩素を含む処理ガスのプラズマ（イオン）を用いて当該シリコン層１を僅かにエッチングして、窒化シリコン膜２の側壁に塩素とシリコンとを含む付着物１３を付着させる。この付着物１３はシリコン層１よりもエッチングされにくい物質であり、更に塩素イオンは異方性エッチングを行うプラズマである。 （もっと読む）

【課題】シリコン膜のエッチング時に膜厚方向中央部での括れの発生を防止する。
【解決手段】多結晶シリコン膜３の上部と下部はノンドープ層３ａ、３ｃにてそれぞれ構成され、多結晶シリコン膜３の中央部は不純物ドープ層３ｂにて構成され、多結晶シリコン膜３に凹部Ｍ１を形成した後、多結晶シリコン膜３の酸化処理にて凹部Ｍ１の表面にシリコン酸化膜６を形成し、凹部Ｍ１下の多結晶シリコン膜３を除去する。 （もっと読む）

【課題】試料の面方向について処理の均一性を向上させたプラズマ処理装置またはプラズマ処理方法を提供する。
【解決手段】真空容器内部の処理室と、この処理室内部に配置される試料がその上に配置される試料台と、前記真空容器の上部に配置され電界が透過する誘電体製の円板部材と、この円板部材の上方に配置され前記電界が上方から導入される円筒形の空洞と、この空洞の中央上方に配置され内部を前記電界が伝播する導波管と、前記空洞を構成し前記導波管との連結部を含む中央部とこの中央部の外周部とで前記円板部材の上面から異なる高さを有する第一及び第二の空洞部と、これら第一，第二の空洞部の上方に配置されこれらの高さを調節する調節器と、前記処理の進行に伴って前記調節器に前記第一，第二の空洞部の高さを変更する指令を発信する制御器とを備えたプラズマ処理装置。 （もっと読む）

【課題】半導体の表面の酸化物を含む不純物を、エッチングあるいは、他の層を積層する前に除去する。
【解決手段】第１の半導体層１１０の少なくとも一部に接し、第１の半導体層１１０に含まれる不純物の固溶度が、第１の半導体層１１０より高い第１の犠牲層を形成する第１犠牲層形成工程と、第１の犠牲層および第１の半導体層をアニールするアニール工程と、第１の犠牲層をウェットプロセスで除去する除去工程と、第１の半導体層の少なくとも一部を覆う絶縁層１２０を形成する工程および第１の半導体層の一部をエッチングする工程の少なくとも一の工程と、第１の半導体層に電気的に接続された電極層１２６を形成する電極形成工程とを備える。 （もっと読む）

【課題】エッチレイヤに特徴を形成する方法を提供する。
【解決手段】第１のマスクが前記エッチレイヤ上に形成され、前記第１のマスクは、幅を有する複数のスペースを定義する。第１のマスクは横方向にエッチングされ、エッチングされた第１のマスクは、前記第１のマスクの前記スペースの前記幅より大きい幅を有する複数のスペースを定義する。前記エッチングされた第１のマスク上に側壁レイヤが形成され、前記側壁レイヤは、前記エッチングされた第１のマスクによって定義される前記スペースの前記幅よりも小さい幅を有する複数のスペースを定義する。前記エッチレイヤ中に前記側壁レイヤを通して特徴がエッチングされ、前記特徴は前記エッチングされた第１のマスクによって定義される前記スペースの前記幅よりも小さい幅を有する。前記マスク及び前記側壁レイヤは取り除かれる。 （もっと読む）

【課題】アモルファスカーボン膜のパターン寸法ばらつきが低減した半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板上に下地膜を形成する工程と、下地膜上にアモルファスカーボン膜を成膜する工程と、アモルファスカーボン膜のパターンを形成する工程と、アモルファスカーボン膜をマスクにして下地膜をエッチングする工程を有する。アモルファスカーボン膜は、アモルファスカーボン膜の表面から下地膜に接する面に向かってその厚み方向を進むにつれて、アモルファスカーボン膜の膜密度を小さくする。 （もっと読む）

【課題】 本発明はＳＤＤＰの問題を解消するスペーサ膜の形成方法を提供する。
【解決手段】本方法はテンプレート上に金属酸化物のハードマスクを形成する方法であって、基板上にフォトレジストまたは非結晶性カーボンを与える工程と、式Ｓｉ_ｘＭ_{（１−ｘ）}Ｏ_ｙをもつ材料に構成されるテンプレート上に金属酸化物のハードマスクを原子層成膜により蒸着する工程と、を含み、ここで、Ｍは少なくとも一つの金属元素を表し、ｘはゼロを含む１未満の数であり、ｙは約２または化学量論的に決定される数である。 （もっと読む）

【課題】実施の容易な、側壁イメージ転写により部分的に定義されるパターンを生成する方法を提供する。
【解決手段】基板１には、第１の材料２の層と、第１のエッチングマスク４と、カバリング層３と、第２のエッチングマスクとが設けられている。カバリング層３は、覆われた主領域と、覆われていない副領域とを有する。カバリング層３の副領域は、第２のエッチングマスクを介して部分的にエッチングされ、突出パターンが形成される。第３のエッチングマスクを定義する突出パターンの周囲に、横スペーサが形成される。第２のエッチングマスクは除去される。カバリング層３は、第３のエッチングマスクを用いてエッチングされ、カバリング層３における突出パターンが形成され、第１のエッチングマスク４および第１の材料２が露出される。第１の材料２の層は、エッチングされ、第１の材料２から作られるパターンが形成される。 （もっと読む）

【課題】エッチングレイヤ中にフィーチャを形成する方法を提供する。
【解決手段】エッチングレイヤ上に第１マスクが形成され、第１マスクは幅を持つ複数のスペースを規定する。第１マスク上に側壁レイヤが形成され、側壁レイヤは、第１マスクによって規定されるスペースの幅を低減する。側壁レイヤを通してエッチングレイヤにフィーチャがエッチングされ、フィーチャは、第１マスクによって規定されるスペースの幅よりも小さい幅を有する。マスクおよび側壁レイヤが除去される。エッチングレイヤ上に追加マスクが形成され、追加マスクは幅を持つ複数のスペースを規定する。追加マスク上に側壁レイヤが形成され、側壁レイヤは、追加マスクによって規定されるスペースの幅を低減する。側壁レイヤを通してエッチングレイヤにフィーチャがエッチングされ、フィーチャは、追加マスクによって規定されるスペースの幅よりも小さい幅を有する。マスクおよび側壁レイヤが除去される。 （もっと読む）

【課題】 有機Ｓｉ系低誘電率膜をマスクとして被処理体のＳｉＣ部分をエッチングガスのプラズマによりエッチングする場合に、エッチングレートおよび有機Ｓｉ系低誘電率膜に対するエッチング選択比を高くしてエッチングすることができるエッチング方法を提供すること。
【解決手段】 ＳｉＣ膜６１と、その上に形成された有機Ｓｉ系低誘電率膜６２とを有する構造において、有機Ｓｉ系低誘電率膜６２をマスクとしてＳｉＣ膜６１をエッチングガスのプラズマによりエッチングするに際し、エッチングガスとして、ＣＨ_２Ｆ_２を含有するガスまたはＣＨ_３Ｆを含有するガスを用いる。 （もっと読む）

【課題】 接続孔のホールサイズについて制御性良い半導体装置の製造方法を提供する。
【解決手段】 実施形態の半導体装置の製造方法では、半導体基板上に上層絶縁膜が形成され、前記上層絶縁膜上にSiを含む非晶質膜が形成される。前記非晶質膜上に第１のレジスト膜が形成され、前記第１のレジスト膜に第１のレジストパターンが形成される。前記第１のレジスト膜をマスクとして、前記非晶質膜が加工され、前記上層絶縁膜が露出される。前記第１のレジストパターンが除去され、前記非晶質膜および露出した前記上層絶縁膜上に遷移金属膜が形成される。前記非晶質膜および前記遷移金属膜の熱反応により、前記非晶質膜よりも体積が大きいシリサイド膜が形成される。前記遷移金属膜が除去され、前記シリサイド膜をマスクとして、前記上層絶縁膜を加工し、前記上層絶縁膜に第１の溝が形成される。 （もっと読む）

【課題】２００〜５００ｎｍの厚さの磁性膜を高速エッチングし、良好な微細加工が可能なドライエッチング方法を提供することである。
【解決手段】本発明は厚さが２００ｎｍから５００ｎｍの磁性膜をドライエッチングするプラズマ処理方法において、レジスト膜と、前記レジスト膜の下層膜である非有機系の膜と、前記非有機系の膜の下層膜であるＣｒ膜と、前記Ｃｒ膜の下層膜であるＡｌ₂Ｏ₃膜とを含む積層膜を前記磁性膜の上に成膜した試料をドライエッチングすることを特徴とするプラズマ処理方法である。 （もっと読む）

【課題】高い光出力を保ちつつ、信頼性が改善された発光素子を提供する。
【解決手段】発光素子は、発光層と、クラッド層と、電流拡散層と、第２の層と、電極と、を有する。クラッド層は、第１の導電形を有する。電流拡散層は、島状または網状の凸部および前記凸部に隣接して設けられた底部を含む表面を有する加工層と、前記加工層と前記クラッド層との間に設けられた第１の層と、を含む。電流拡散層は、第１の導電形の不純物濃度を有する。第２の層は、前記加工層と前記クラッド層との間に設けられ、前記電流拡散層の不純物濃度よりも高い不純物濃度を有する領域、および前記電流拡散層のドーパントとは異なるドーパントを有する領域、のいずれかからなる第１の導電形を有する。電極は、前記加工層の前記表面のうち前記凸部および前記底部が設けられていない領域に設けられる。 （もっと読む）

【課題】可能な限り従来の設備及び加工プロセスを継承してコストの上昇を抑制するも、Ｔａ含有の導電材料を難除去性の残留付着物を発生せしめることなく所望に加工し、容易且つ確実に信頼性の高い半導体装置を実現する。
【解決手段】半導体基板上に、Ｔａ含有層、ＴｉＮ層、及び多結晶シリコン膜等のドライエッチング可能な層を順次積層し、ＴｉＮ層をエッチングストッパーとして多結晶シリコン膜をドライエッチングして所定形状に残し、ＴｉＮ層及びＴａ含有層をＳＰＭ、ＡＰＭ等を用いてウェットエッチングして多結晶シリコン膜下で所定形状に残す。 （もっと読む）

【解決手段】透明基板上に形成された１又は２以上の層で構成された膜であり、該膜の最表層がクロム系材料からなる膜を塩素系ドライエッチングによってエッチングする方法であって、加水分解性シラン化合物の加水分解・縮合物、架橋促進剤化合物及び有機溶剤を含む酸化ケイ素系材料膜形成用組成物を用いて成膜した膜厚１〜１０ｎｍの酸化ケイ素系材料膜をエッチングマスクとして上記最表層を塩素系ドライエッチングする方法。
【効果】本発明のエッチングマスク膜は、塩素系ドライエッチングに対して高いエッチング耐性をもち、このエッチングマスク膜を用いてフォトマスクブランクを加工することにより、塩素系ドライエッチングであっても、薄いエッチングマスク膜で高精度の加工が可能である。 （もっと読む）

【課題】シリコン基板に設けられた穴の内部に導電体と誘電体を配置することにより、キャパシタを構成してなるキャパシタ構造体において、穴をより深くしたり、穴の平面形状を複雑な形状とすることなく、導電体間の対向面積を増加させて容量値の増大が実現できるようにする。
【解決手段】穴２０は、シリコン基板１０の一方の主面に開口する有底穴であり、穴２０の内部にはシリコン基板１０よりなる突起２１が設けられ、穴２０の底面は、突起２１による凹凸面とされており、穴２０の内部では、穴２０の底面および側面に、これらの面側から第１の導電体３１、誘電体４０、第２の導電体３２が順次積層されているとともに、第１の導電体３１および誘電体４０は、突起２１による凹凸面の形状を承継した層形状とされている。 （もっと読む）