半導体装置及びその製造方法
【課題】製造コストの増加および歩留まりを低下させることなく、配線抵抗を下げることのできる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板１００上の絶縁膜１０４上にマスク材料膜１０６を形成した後、第１のトレンチ形成用開口と第２のトレンチ形成用開口とを有するマスクパターン１０９をマスク材料膜１０６に形成する工程と、マスク材料膜１０６上に、第１のトレンチ形成用開口を露出する第３のトレンチ形成用開口１１２を有し、且つ、第２のトレンチ形成用開口部を覆うレジストパターン１１３を形成する工程と、レジストパターン１１３及びマスクパターン１０９を用いて、絶縁膜１０４内に第１のトレンチ１１５を形成する工程と、レジストパターン１１３を除去した後、マスクパターン１０９を用いて、絶縁膜１０４内に第２のトレンチを形成する工程とを備えている。
【解決手段】半導体装置の製造方法は、半導体基板１００上の絶縁膜１０４上にマスク材料膜１０６を形成した後、第１のトレンチ形成用開口と第２のトレンチ形成用開口とを有するマスクパターン１０９をマスク材料膜１０６に形成する工程と、マスク材料膜１０６上に、第１のトレンチ形成用開口を露出する第３のトレンチ形成用開口１１２を有し、且つ、第２のトレンチ形成用開口部を覆うレジストパターン１１３を形成する工程と、レジストパターン１１３及びマスクパターン１０９を用いて、絶縁膜１０４内に第１のトレンチ１１５を形成する工程と、レジストパターン１１３を除去した後、マスクパターン１０９を用いて、絶縁膜１０４内に第２のトレンチを形成する工程とを備えている。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示された技術は、半導体装置およびその製造方法に関し、特に、埋め込み配線構造を有する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
半導体集積回路の微細化に伴い、配線の断面積が縮小し、配線抵抗が増大している。この配線抵抗の増大によって起こる配線遅延の増加が半導体装置の高性能化への妨げとなっている。このため、近年、配線抵抗を下げるための取り組みがいくつかなされている。
【０００３】
以下、特許文献１に示されている半導体装置の製造方法を、図面を参照しながら説明する。図１０（ａ）〜（ｄ）は、従来の半導体装置の製造方法を示す断面図である。
【０００４】
まず、図１０（ａ）に示すように、半導体基板１上に堆積された層間絶縁膜２内に、リソグラフィおよびドライエッチングにより、第１のトレンチ３Ａを形成する。第１のトレンチ３Ａの深さを第１の配線深さ（第１の配線高さ）Ｔ１として示す（図１０（ｂ）参照）。
【０００５】
次に、図１０（ｂ）に示すように、層間絶縁膜２の上面にレジスト４の塗布後、再びリソグラフィによってレジスト４にパターンを形成した後、このレジスト４を用いた層間絶縁膜２のドライエッチングによって、第１の配線高さＴ１とは異なる第２の配線高さＴ２を有する第２のトレンチ３Ｂを形成する。
【０００６】
続いて、図１０（ｃ）に示すように、レジスト４を除去した後、スパッタリングやめっき技術により、第１のトレンチ３Ａ及び第２のトレンチ３Ｂを金属膜５で埋める。
【０００７】
その後、図１０（ｄ）に示すように、金属膜５の余剰部分を研磨により除去し、トレンチ内部にのみ金属膜５が残るようにする。このようにして、異なる配線高さＴ１、Ｔ２を有する配線６Ａ、６Ｂを形成することができる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平７−１０６３２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述した従来の技術では以下のような課題がある。第１の課題は、工程数の増加である。従来技術では、図１０（ａ）、（ｂ）に示すように、配線を形成するために複数回のリソグラフィ工程およびドライエッチング工程が必要となる。工程数の増加は製造コストの増加および歩留まり低下の原因となりうる。
【００１０】
第２の課題としては、図１０（ｂ）に示すような深いトレンチを形成する際に必要となるレジスト膜厚の確保である。深いトレンチを形成するためにはレジスト膜厚を厚くする必要があるが、レジスト膜厚を厚くすると、パターニング精度の低下やレジスト倒れの発生など、リソグラフィを用いたパターニングへの影響が懸念される。
【００１１】
第３の課題は、層間絶縁膜へのダメージ増加である。図１０（ａ）、（ｂ）に示す工程において、ドライエッチング技術によりトレンチを形成した後は、アッシングによるレジスト除去と、ポリマー残渣の洗浄とを行う必要があるが、誘電率の低い膜を層間絶縁膜として用いた場合、上述の工程が層間絶縁膜に与えるダメージによって誘電率の増加が懸念される。
【００１２】
本発明は上記の課題に鑑みてなされたものであり、その目的は、製造コストの増加および歩留まりを低下させることなく、配線抵抗を下げることのできる半導体装置の製造方法を提供することである。
【００１３】
なお、本発明においては、上記課題の全てを解決しなければならない訳ではなく、一つでも解決できればよい。
【課題を解決するための手段】
【００１４】
上記の目的を達成するために、本発明の一例に係る半導体装置の製造方法は、半導体基板の上に絶縁膜を形成する工程と、前記絶縁膜の上にマスク材料膜を形成した後、第１のトレンチ形成用開口と第２のトレンチ形成用開口とを有するマスクパターンを前記マスク材料膜に形成する工程と、前記マスク材料膜の上に、前記第１のトレンチ形成用開口を露出する第３のトレンチ形成用開口を有し、且つ、前記第２のトレンチ形成用開口部を覆うレジストパターンを形成する工程と、前記レジストパターン及び前記マスクパターンを用いて、前記絶縁膜のうちの前記第３のトレンチ形成用開口と重なる位置に第１のトレンチを形成する工程と、前記レジストパターンを除去した後、前記マスクパターンを用いて、前記絶縁膜のうちの前記第２のトレンチ形成用開口と重なる位置に第２のトレンチを形成する工程とを備えている。
【００１５】
この方法によれば、第３のトレンチ形成用開口が第１のトレンチ形成用開口を露出させているので、レジストパターンの位置がずれた場合でも自己整合的に第１のトレンチを形成することができる。このため、細密に低抵抗な配線を形成することができる。また、一般的なリソグラフィ工程やドライエッチング工程を利用して配線高さが相異なる第１のトレンチ、第２のトレンチを形成することができるので、工程数を大きく増やすことなく配線高さの異なる配線を形成することが可能となる。そのため、製造コストや製造に要する時間を増やすことなく所望の配線構造を有する半導体装置を製造することが可能になる。
【００１６】
また、前記第２のトレンチを形成する工程では、前記第１のトレンチを掘り進め、前記第１のトレンチを前記第２のトレンチよりも深く形成することも可能である。
【００１７】
また、前記第１のトレンチの幅と前記第２のトレンチの幅は実質的に同一であってもよい。ここで、「実質的に同一」とは、設計上は同一幅であるが、形成条件のばらつき等によって第１のトレンチの幅と第２のトレンチの幅とが完全に同一幅にならない場合も含むことを意味する。
【００１８】
また、前記半導体基板上に形成された前記絶縁膜は、下層絶縁膜と、前記下層絶縁膜上に形成された上層絶縁膜とを有しており、前記第２のトレンチの形成後、前記上層絶縁膜を除去する工程をさらに備えていてもよい。
【００１９】
この場合、例えば下層絶縁膜がｌｏｗ−ｋ膜などであってもダメージが発生するのを抑えることができる。
【００２０】
本発明の別の一例である半導体装置の製造方法は、半導体基板の上に、絶縁膜を形成する工程と、前記絶縁膜の上にマスク材料膜を形成した後、第１のトレンチ形成用開口と第２のトレンチ形成用開口を有するマスクパターンを前記マスク材料膜に形成する工程と、前記マスク材料膜の上に、前記第１のトレンチ形成用開口を露出させる第３のトレンチ形成用開口と、前記第２のトレンチ形成用開口の一部を露出させるコンタクトホール形成用開口部とを有するレジストパターンを形成する工程と、前記レジストパターン及び前記マスクパターンを用いて、前記絶縁膜のうちの前記第３のトレンチ形成用開口と重なる位置に第１のトレンチを形成するとともに、前記絶縁膜のうちの前記コンタクトホール形成用開口と重なる位置にコンタクトホールを形成する工程と、前記レジストパターンを除去した後、前記マスクパターンを用いて、前記絶縁膜のうちの前記第２のトレンチ形成用開口と重なる位置に、前記コンタクトホールが開口する底面を有する第２のトレンチを形成する工程とを備えている。
【００２１】
この方法により、第１のコンタクトと第１のトレンチとを工程数を大きく増加させることなく形成することができる。
【００２２】
また、本発明の一例に係る半導体装置は、半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜内に形成された第１の配線と、前記第１の絶縁膜内に形成され、前記第１の配線よりも配線高さが高い第２の配線と、前記第１の絶縁膜内に形成され、前記第１の配線に接続されたコンタクトとを備え、前記第１の配線、前記第２の配線、及び前記コンタクトのそれぞれは導電性のバリア膜と、前記バリア膜上に形成された金属膜とで構成され、前記第１の配線と前記コンタクトとの境界には前記バリア膜が形成されていない。
【００２３】
この構成により、デュアルダマシン法を用いて工程数を増やすことなく所望の配線を形成することが可能となる。
【００２４】
また、本発明の別の一例に係る半導体装置は、半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜内に形成された第１の配線と、前記第１の絶縁膜内に形成され、前記第１の配線よりも配線高さが高い第２の配線と、前記半導体基板と前記第１の絶縁膜の間に形成された第２の絶縁膜と、前記第２の絶縁膜内に形成された下層配線とを備え、前記第２の配線は前記下層配線に直接接続されている。
【００２５】
このような構成であっても、デュアルダマシン法を用いて工程数を増やすことなく所望の配線を形成することが可能であるので、製造コストを増加させず、歩留まり良く製造することが可能となる。
【発明の効果】
【００２６】
以上のように、本発明の一例に係る半導体装置の製造方法によれば、第３のトレンチ形成用開口が第１のトレンチ形成用開口を露出させているので、レジストパターンの位置がずれた場合でも自己整合的に第１のトレンチを形成することができる。このため、細密に低抵抗な配線を形成することができる。
【００２７】
また、一般的なデュアルダマシン法と比べて大きな工程数の増加が必要ないので、製造コストおよび製造に要する時間の増加を抑えることができる。
【図面の簡単な説明】
【００２８】
【図１】（ａ）〜（ｃ）は、本発明の例示的実施形態に係る半導体装置の製造方法を示す断面図である。
【図２】（ａ）〜（ｃ）は、本発明の例示的実施形態に係る半導体装置の製造方法を示す断面図である。
【図３】（ａ）〜（ｃ）は、本発明の例示的実施形態に係る半導体装置の製造方法を示す断面図である。
【図４】図２（ｂ）に示す工程における半導体装置の平面図（上図）及び断面図（下図）である。
【図５】本発明の例示的実施形態に係る半導体装置を示す断面図である。
【図６】（ａ）〜（ｃ）は、本発明の例示的実施形態に係る半導体装置の変形例の製造方法を示す断面図である。
【図７】（ａ）〜（ｃ）は、本発明の例示的実施形態に係る半導体装置の変形例の製造方法を示す断面図である。
【図８】（ａ）〜（ｃ）は、本発明の例示的実施形態に係る半導体装置の変形例の製造方法を示す断面図である。
【図９】例示的実施形態の変形例に係る半導体装置を示す断面図である。
【図１０】（ａ）〜（ｄ）は、従来の半導体装置の製造方法を示す断面図である。
【図１１】（ａ）は、例示的実施形態に係る半導体装置の構成を、システムＬＳＩチップに応用した一例の概観を示した平面図であり、（ｂ）は、システムＬＳＩチップの信号処理部及びデジタル処理部における配線構造を概略的に示す断面図である。
【発明を実施するための形態】
【００２９】
以下、図面を用いて本発明の実施の形態について詳細に説明する。また、以下に示す各図、種々の構成要素の形状、材料、寸法等はいずれも望ましい例を挙げるものであり、示した内容には限定されない。また、発明の趣旨を逸脱しない範囲であれば、記載内容に限定されることなく適宜変更可能である。また、各実施形態および変形例に記載の内容を矛盾の無い範囲で適宜組み合わせることも可能である。
【００３０】
−例示的実施形態に係る半導体装置の製造方法−
以下、本発明の例示的実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。図１（ａ）〜（ｃ）、図２（ａ）〜（ｃ）、及び図３（ａ）〜（ｃ）は、本発明の例示的実施形態に係る半導体装置の製造方法を示す断面図である。
【００３１】
まず、図１（ａ）に示すように、半導体基板１００上に形成され、銅（Ｃｕ）等からなる金属配線（下層配線）１０２が埋め込まれた層間絶縁膜１０１上に、金属配線１０２を保護する目的で、例えば厚さが５０ｎｍ程度の保護膜１０３を形成する。なお、保護膜１０３の構成材料としては例えばＣＶＤ（Chemical Vapor Deposition）法等により堆積された炭化珪素（ＳｉＣ）などを用いることができる。
【００３２】
次に、図１（ｂ）に示すように、保護膜１０３上に絶縁膜（下層絶縁膜）１０４、絶縁膜（上層絶縁膜）１０５、及び薄膜（マスク材料膜）１０６を順次形成する。ここで、絶縁膜１０４には配線間の容量を下げるため、低誘電率材料からなる膜を用いており、例えば絶縁膜１０４としてｋ値３．０（ｋは比誘電率）程度のポーラスｌｏｗ−ｋ膜を用いることができる。なお、低誘電率材料とは、シリコン酸化膜よりも誘電率が低い材料をいうものとする。
【００３３】
また、絶縁膜１０５は絶縁膜１０４をエッチングやアッシングなどによるダメージから保護することを目的として形成される。絶縁膜１０５の材料としては例えばＴＥＯＳ（Tetra-Ethyl-Ortho-Silicate）膜などを用いることができる。
【００３４】
また、薄膜１０６はトレンチ形成用のハードマスクとして形成されており、エッチング耐性のある材料で構成される。すなわち、薄膜１０６は、少なくとも絶縁膜１０４、１０５とエッチング選択性を有する材料で構成される。薄膜１０６の構成材料としては例えば公知の方法で堆積された窒化チタン（ＴｉＮ）やＳｉＣなどが挙げられるが、これに限られず、Ｔｉ、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）などであってもよい。薄膜１０６の膜厚は、例えば数ｎｍ〜５０ｎｍ程度までであると好ましい。なお、本工程において、エッチングやアッシングなどによる絶縁膜１０４へのダメージが特に気にならない場合などには絶縁膜１０５の形成を省略してもよい。
【００３５】
次に、図１（ｃ）に示すように、薄膜１０６の上にレジスト膜１０７を形成後、リソグラフィにより、トレンチを形成するためのレジストパターン１０８を形成する。
【００３６】
次に、図２（ａ）に示すように、レジストパターン１０８を用いて、主に薄膜１０６をエッチングすることにより、トレンチ形成用のマスクパターン１０９を形成する。
【００３７】
続いて、図２（ｂ）に示すように、レジスト膜１１０を絶縁膜１０５及びマスクパターン１０９上に堆積後、リソグラフィにより、コンタクトホール（ビアホール）形成用の開口１１１及びトレンチ形成用の開口１１２を有するレジストパターン１１３を形成する。
【００３８】
本工程における半導体装置を半導体基板１００の上方から見た平面図（上図）と断面図（下図）とを図４に示す。
【００３９】
図４に示すように、トレンチ形成用の開口１１２はマスクパターン１０９のトレンチ形成用の開口を露出させるように形成され、コンタクトホール形成用の開口１１１はマスクパターン１０９の開口の一部を露出させるように形成される。なお、図４に示すように、マスクパターン１０９の開口にはレジストパターン１１３と重なるものと重ならないものとがある。すなわち、マスクパターン１０９の開口には、その全体がレジストパターン１１３に形成された開口と重なるもの、部分的にレジストパターン１１３に形成された開口と重なるもの、及びレジストパターン１１３に形成された開口と全く重ならないものがある。
【００４０】
また、本リソグラフィ工程では、レジストパターン１１３に形成されるコンタクトホール形成用の開口１１１及びトレンチ形成用の開口１１２の両方を形成するための開口が設けられたマスク（レチクル）を用いてもよいし、それぞれの開口が別個に設けられた複数のマスク（レチクル）を用いてもよい。
【００４１】
続いて、図２（ｃ）に示すように、レジストパターン１１３及びマスクパターン１０９を用いて絶縁膜１０４、１０５をエッチングしてコンタクトホール１１４及びトレンチ１１５を形成する。この際には、薄膜１０６に比べて絶縁膜１０４および絶縁膜１０５に対するエッチングレートが高い条件でエッチングする。具体的には、ＣＦ４、ＣＨＦ３などのＣとＦを含むガス等を用いてガスの流量比、基板バイアス、圧力などを適宜調整する。このエッチングによれば、マスクパターン１０９（薄膜１０６）の開口よりも、これと重なっているレジストパターン１１３（レジスト膜１１０）の開口の方が広くなっている領域では、例えばトレンチ１１５のように自己整合的にトレンチを形成することができる。また、コンタクトホールも、例えばコンタクトホール１１４のように、マスクパターン１０９の開口幅に沿って自己整合的に形成される。
【００４２】
上述のエッチングは、図４に示すように、コンタクトホール１１１とトレンチ開口部１１２で露出する絶縁膜の面積が異なることを利用して、エッチングガス種、圧力、電力等のエッチング条件を調節して、コンタクトホールのほうがトレンチ開口よりもエッチングレートが高くなる条件で行われている。このため、図２（ｃ）のように、トレンチ１１５に比べてコンタクトホール１１４の方が深く形成される。その後、アッシング処理を行い、レジスト膜１１０を除去する。
【００４３】
次に、図３（ａ）に示すように、薄膜１０６のエッチングレートよりも絶縁膜１０４、１０５のエッチングレートが高いエッチング条件で、マスクパターン１０９を用いてコンタクトホール１１４が金属配線１０２に到達するまでエッチングを行う。このエッチングによりトレンチ１１７ａ及びこの底面に開口するコンタクトホール１１６が形成される。また、トレンチ１１５はさらに深くなって、トレンチ１１７ａより深いトレンチ１１７ｂとなる。コンタクトホール１１６の内壁の一部とトレンチ１１７ａの内壁の一部とはマスクパターン１０９の開口部の端部と重なる位置において同一面内に形成される。
【００４４】
なお、トレンチ１１７ａは絶縁膜１０４、１０５を１回のみ（図３（ａ）に示す工程）エッチングして形成されるのに対して、トレンチ１１７ｂは２回（図２（ｃ）に示す工程及び図３（ａ）に示す工程）エッチングされるので、トレンチ１１７ａよりもトレンチ１１７ｂの方が深くなる。ここで、トレンチ１１７ａの幅と、トレンチ１１７ａの右に隣接するトレンチの幅とは例えば実質的に同じである（図３（ａ）参照）。
【００４５】
続いて、図３（ｂ）に示すように、薄膜１０６の上面上、コンタクトホール１１６内、及びトレンチ１１７ａ、１１７ｂ内にスパッタリングなどにより、例えば膜厚が３０ｎｍ程度のバリア膜１１８を形成する。
【００４６】
次に、めっき法等により、バリア膜１１８を間に挟んで絶縁膜１０４上に金属膜１１９を形成し、トレンチ１１７ａ、１１７ｂ、及びコンタクトホール１１６内に当該金属膜１１９を埋め込む。なお、バリア膜１１８の材料としては、ＴｉＮやＴａなどを用いることができ、また金属膜１１９の材料としては、Ｃｕ、アルミニウム（Ａｌ）、タングステン（Ｗ）、またはこれらの合金を用いることができる。
【００４７】
続いて、図３（ｃ）に示すように、ＣＭＰ（Chemical Mechanical Polishing）などにより、薄膜１０６及び絶縁膜１０５と、金属膜１１９及びバリア膜１１８のうちトレンチ１１７ａ、１１７ｂ等のトレンチの外部に形成された部分とを除去する。これにより、トレンチ１１７ａ内及びコンタクトホール１１６内には配線高さｔ１を有する配線１２１ａと、コンタクト１２０とがそれぞれ形成され、トレンチ１１７ｂ内には配線高さｔ２を有する配線１２１ｂが形成される。
【００４８】
なお、図１（ａ）から図３（ｃ）までで示した工程と同様の工程を繰り返すことにより、例えば図５に示すような多層配線構造を形成することができる。
【００４９】
−本実施形態の半導体装置の構成−
図５は、上述の方法により作製される本発明の例示的実施形態に係る半導体装置を示す断面図である。同図に示すように、本実施形態の半導体装置にはＣｕなどからなる埋め込み配線が形成された配線層が複数層設けられている。
【００５０】
すなわち、本実施形態の半導体装置は、半導体基板１００と、半導体基板１００上に形成された層間絶縁膜１０１に埋め込まれたＣｕ等からなる金属配線１０２と、金属配線１０２上及び層間絶縁膜１０１上に形成された保護膜１０３と、保護膜１０３を間に挟んで層間絶縁膜１０１上に形成された絶縁膜１０４と、絶縁膜１０４に埋め込まれた金属からなる配線１２１ａ、１２１ｂと、絶縁膜１０４に埋め込まれ、配線１２１ａと金属配線１０２とを電気的に接続するコンタクト１２０とを備えている。配線１２１ｂの配線高さｔ２は配線１２１ａの配線高さｔ１より高くなっている。なお、配線１２１ｂには金属配線１０２に接続されたコンタクトは接続されない。
【００５１】
配線１２１ａ、１２１ｂはそれぞれトレンチの内面を覆うバリア膜１１８と、バリア膜１１８上に形成され、トレンチを埋める金属膜とで構成されている。コンタクト１２０は、コンタクトホールの内面を覆うバリア膜１１８と、バリア膜１１８上に形成され、コンタクトホールを埋める金属膜とで構成される。コンタクト１２０及び配線１２１ａ、１２１ｂは上述のようにデュアルダマシン法により形成されるため、コンタクトと、当該コンタクトに接続される配線との境界にはバリア膜１１８が形成されない。
【００５２】
また、配線高さが相異なる配線１２１ａと配線１２１ｂの幅はほぼ同等となっていてもよいが、異なっていてもよい。なお、両配線の幅が異なる場合、トレンチの幅によってエッチングレートが変わる条件で絶縁膜１０４をエッチングすれば配線高さが異なる配線を形成することができる。しかしながら、配線幅が同じで且つ配線高さが異なる配線１２１ａ、１２１ｂはこの方法で形成することはできず、本実施形態の方法を用いることで初めて配線幅が同じで且つ配線高さが異なる配線１２１ａ、１２１ｂを形成することができる。従って、本実施形態の方法によれば、最小の配線幅を有する配線を最小のスペースに配置する必要がある場合であっても、配線高さを適宜変えることができる。このため、本実施形態の配線形成方法を用いるメリットは、微細化が進むにつれてさらに大きくなる。
【００５３】
また、コンタクト１２０の径はコンタクトの合わせズレが生じた場合、配線高さが高い配線１２１ｂの幅、及び配線高さが低い配線よりも狭くなっている。
【００５４】
−半導体装置及びその製造方法における作用・効果−
以上で説明した半導体装置の製造方法によれば、図２（ｂ）、（ｃ）に示す工程で、レジストパターン１１３における配線形成用の開口１１２の幅がマスクパターン１０９のトレンチ形成開口より広くなっていても薄膜が削れにくいエッチング条件でエッチングするため、マスクパターン１０９の幅でトレンチ１１５を形成することができる。このようにすることで、レジストパターン１１３を形成する際にマスクパターン１０９に対する合わせずれマージンを大きくとることができる。そのため、本実施形態の製造方法によれば、図５に示すような、配線１２１ａ、１２１ｂが細密に配置された半導体装置を実現することができる。
【００５５】
また、本実施形態の製造方法によれば、従来のデュアルダマシンプロセスにおけるリソグラフィ工程やドライエッチング工程を利用して配線高さが異なる配線を形成できるので、デュアルダマシンプロセスと比べて工程数を増やさずに半導体装置を製造することが可能となる。そのため、製造コストや製造過程に要する時間を増やすことなく、所望の配線構造を有する半導体装置を得ることができる。
【００５６】
さらに、本実施形態の方法によれば、深いトレンチを形成するために二段階のエッチングを行っているので、エッチングマスクとして用いられる薄膜１０６やレジスト膜１１０の膜厚を特段厚くしなくてもよくなる。そのため、リソグラフィ時にパターニング精度の劣化を抑えることができる。なお、薄膜１０６はＳｉＣやＴｉＮなど、レジスト膜１１０に比べてエッチング耐性に優れた材料で構成されているので、図２（ｃ）に示す工程と図３（ａ）に示す工程とでそれぞれマスクとして用いられても膜減りによる不具合はほとんど生じない。
【００５７】
また、配線形成工程において絶縁膜１０４よりも高い誘電率を有する絶縁膜１０５を絶縁膜１０４上に設ける場合、レジスト膜１１０を除去するためのアッシング及び洗浄工程の際に絶縁膜１０４の上面が露出しないので、層間絶縁膜として機能する絶縁膜１０４へのダメージを低減することができる。
【００５８】
−デバイスへの応用例−
次に、上述の半導体装置の製造方法を、実際にシステムＬＳＩへ用いた例を示す。図１１（ａ）は、本実施形態に係る半導体装置の構成を、システムＬＳＩチップに応用した一例の概観を示した平面図であり、（ｂ）は、システムＬＳＩチップの信号処理部及びデジタル処理部における配線構造を概略的に示す断面図である。
【００５９】
システムＬＳＩチップ１５０は、図１１（ａ）に示すように、当該チップの周辺部に信号入出力部（Ｉ／Ｏ部１５２）を有し、チップ内部にいくつかのデジタル処理部（論理回路１５４）、例えばブロック＿Ａ〜Ｆを有している。
【００６０】
システムＬＳＩチップ１５０内部の論理回路１５４は、消費電力を低減するために低電圧（２Ｖ以下）によって高速駆動される。この論理回路１５４には、配線間容量や層間容量を低減するために、浅い配線１５６が使用される。
【００６１】
一方、特にＩ／Ｏ部１５２では、チップ外部と電気信号をやり取りするために、例えば３．３Ｖや５Ｖといった論理回路１５４よりもより高い電圧の制御が必要となる。そのため、Ｉ／Ｏ部１５２には大きな電流が流れ、電流を流すために断面積の大きな配線を必要としている。従って、一般的にＩ／Ｏ部１５２では論理回路１５４内に比べて配線幅を広げて配線の断面積を確保することが多かった。
【００６２】
これに対し、本実施形態の半導体装置の製造方法を用いれば、図１１（ｂ）に示すように、例えばＩ／Ｏ部１５２等の大電流が流れる配線部に深い配線１５８をするのと同時に、論理回路１５４等の高速・低電圧駆動される領域に浅い配線１５６を形成することができる。Ｉ／Ｏ部１５２では、深い配線１５８が形成されるので、配線幅を広げた場合と同等の断面積を確保することができる。
【００６３】
従って、本実施形態の半導体装置の構成及び半導体装置の製造方法を適用すれば、Ｉ／Ｏ部１５２に形成される配線の幅を、論理回路１５４のような高速・低電圧駆動される領域に形成される配線の幅より広くし、両配線の深さを同じにした場合と比べてＩ／Ｏ部１５２の占める面積を縮小でき、チップサイズを小さくすることができる。なお、デジタル処理部（論理回路１５４）であるブロックＡ〜ＦのすべてにおいてＩ／Ｏ部と同時に配線を形成するとは限らず、複数のデジタル処理部のうち少なくとも一つがＩ／Ｏ部と同時に配線が形成されればよい。
【００６４】
−本実施形態の半導体装置の変形例及びその製造方法−
続いて、半導体装置の製造方法の変形例について、図面を参照しながら説明する。
【００６５】
図６（ａ）〜（ｃ）、図７（ａ）〜（ｃ）、及び図８（ａ）〜（ｃ）は、本発明の例示的実施形態に係る半導体装置の変形例の製造方法を示す断面図である。本変形例に係る製造方法は、上述の半導体装置の製造方法の図２（ｃ）に示すエッチング工程において、エッチング条件を変更したものである。
【００６６】
まず、図６（ａ）に示すように、半導体基板１００上に形成され、Ｃｕ等からなる金属配線１０２が埋め込まれた層間絶縁膜１０１上に、金属配線１０２を保護する目的で、例えば厚さが５０ｎｍ程度の保護膜１０３を形成する。なお、保護膜１０３の構成材料としては例えばＣＶＤ法等により堆積された炭化珪素（ＳｉＣ）などを用いることができる。
【００６７】
次に、図６（ｂ）に示すように、保護膜１０３上に絶縁膜１０４、絶縁膜１０５、及び薄膜１０６を順次形成する。ここで、絶縁膜１０４には配線間の容量を下げるため、低誘電率材料からなる膜を用いており、例えば絶縁膜１０４としてｋ値３．０程度のポーラスｌｏｗ−ｋ膜を用いることができる。
【００６８】
また、薄膜１０６はトレンチ形成用のハードマスクとして形成されており、エッチング耐性のある材料で構成される。すなわち、薄膜１０６は、少なくとも絶縁膜１０４、１０５とエッチング選択性を有する材料で構成される。薄膜１０６の構成材料としては例えば公知の方法で堆積された窒化チタン（ＴｉＮ）やＳｉＣなどが挙げられるが、これに限られない。薄膜１０６の膜厚は、例えば数ｎｍ〜５０ｎｍ程度であることが好ましい。なお、本工程において、エッチングやアッシングなどによる絶縁膜１０４へのダメージが特に気にならない場合などには絶縁膜１０５の形成を省略してもよい。
【００６９】
次に、図６（ｃ）に示すように、薄膜１０６の上にレジスト膜１０７を形成後、リソグラフィにより、トレンチを形成するためのレジストパターン１０８を形成する。
【００７０】
次に、図７（ａ）に示すように、レジストパターン１０８を用いて、主に薄膜１０６をエッチングすることにより、トレンチ形成用のマスクパターン１０９を形成する。
【００７１】
続いて、図７（ｂ）に示すように、レジスト膜１１０を絶縁膜１０５及びマスクパターン１０９上に堆積後、リソグラフィにより、コンタクトホール形成用の開口１１１及びトレンチ形成用の開口１１２を有するレジストパターン１１３を形成する。なお、ここまでの工程は図１（ａ）から図２（ｂ）までを用いて説明した工程と同じである。
【００７２】
次に、図７（ｃ）に示すように、レジストパターン１１３及びマスクパターン１０９を用いて絶縁膜１０４、１０５をエッチングしてコンタクトホール１１４及びトレンチ１１５を形成する。この際には、薄膜１０６に比べて絶縁膜１０４および絶縁膜１０５に対するエッチングレートが高い条件でエッチングする。このエッチングによれば、レジストパターン１１３（レジスト膜１１０）の開口の幅が、当該開口と重なっているマスクパターン１０９（薄膜１０６）の開口と同等またはより大きくなっている領域では、例えばトレンチ１１５のように自己整合的にトレンチを形成することができる。また、コンタクトホールも、例えばコンタクトホール１１４のように、マスクパターン１０９の開口幅に沿って自己整合的に形成される。
【００７３】
また、本工程のエッチングは、図２（ｃ）に示すエッチング工程とは異なり、トレンチとコンタクトホールのエッチングレートとがほぼ等しくなる条件で行う。具体的には、ＣＦ４、ＣＨＦ３などのＣとＦを含むガス等を用いてガスの流量比、基板バイアス、圧力などを適宜調整する。このため、トレンチ２１５とコンタクトホール２１４の深さはほぼ同等となる。その後、アッシング処理を行い、レジスト膜１１０を除去する。
【００７４】
次に、図８（ａ）に示すように、薄膜１０６のエッチングレートよりも絶縁膜１０４、１０５のエッチングレートが高いエッチング条件で、マスクパターン１０９を用いてトレンチ２１５及びコンタクトホール２１４をそれぞれこれらに対応する金属配線１０２に到達するまでエッチングすることで、トレンチ２１７ｂ及びコンタクトホール２１６をそれぞれ形成する。また、このエッチングによってトレンチ２１７ａが形成される。
【００７５】
なお、トレンチ２１７ａは絶縁膜１０４、１０５を１回のみ（図８（ａ）に示す工程）エッチングして形成されるのに対して、トレンチ２１７ｂは２回（図７（ｃ）に示す工程及び図８（ａ）に示す工程）エッチングされるので、トレンチ２１７ａよりもトレンチ２１７ｂの方が深くなる。金属配線１０２の上面は、コンタクトホール２１６及びトレンチ２１７ｂによって露出される。
【００７６】
続いて、図８（ｂ）に示すように、薄膜１０６の上面上、コンタクトホール２１６内、トレンチ２１７ａ、２１７ｂ内にスパッタリングなどにより、例えば３０ｎｍ程度の膜厚のバリア膜２１８を形成する。次に、めっき法等により、バリア膜２１８を間に挟んで絶縁膜１０４上に金属膜２１９を形成する。なお、バリア膜２１８の材料としては、ＴｉＮやＴａなどを用いることができ、また金属膜２１９の材料としては、Ｃｕ、Ａｌ、Ｗ、またはこれらの合金を用いることができる。
【００７７】
続いて、図８（ｃ）に示すように、ＣＭＰなどにより、薄膜１０６及び絶縁膜１０５と、金属膜２１９及びバリア膜２１８のうちトレンチ２１７ａ、２１７ｂ等のトレンチの外部に形成された部分とを除去する。これにより、トレンチ２１７ａ内及びコンタクトホール２１６内には配線高さｔ１を有する配線２２１ａと、コンタクト２２０とがそれぞれ形成され、トレンチ２１７ｂ内にはｔ１よりも高い配線高さｔ２を有する配線２２１ｂが形成される（図９参照）。本変形例に係る方法によれば、配線２２１ｂ及びコンタクト２２０は、それぞれに対応する金属配線１０２に直接接続する。
【００７８】
なお、図６（ａ）から図８（ｃ）までで示した工程と同様の工程を繰り返すことにより、例えば図９に示すような多層配線構造を形成することができる。
【００７９】
図９は、上述の方法により作製される例示的実施形態の変形例に係る半導体装置を示す断面図である。同図に示すように、本変形例の半導体装置にはＣｕなどからなる埋め込み配線が形成された配線層が複数層設けられている。
【００８０】
すなわち、本変形例の半導体装置は、半導体基板１００と、半導体基板１００上に形成された層間絶縁膜１０１に埋め込まれたＣｕ等からなる金属配線１０２と、金属配線１０２上及び層間絶縁膜１０１上に形成された保護膜１０３と、保護膜１０３を間に挟んで層間絶縁膜１０１上に形成された絶縁膜１０４と、絶縁膜１０４に埋め込まれた金属からなる配線２２１ａ、２２１ｂと、絶縁膜１０４に埋め込まれ、配線２２１ａと金属配線１０２とを電気的に接続するコンタクト２２０とを備えている。配線２２１ｂの配線高さｔ２は配線２２１ａの配線高さｔ１より高くなっており、配線２２１ｂは保護膜１０３を貫通して直接金属配線１０２の上面に接続している。
【００８１】
配線２２１ａ、２２１ｂはそれぞれトレンチの内面を覆うバリア膜２１８と、バリア膜２１８上に形成され、トレンチを埋める金属膜とで構成されている。コンタクト２２０は、コンタクトホールの内面を覆うバリア膜２１８と、バリア膜２１８上に形成され、コンタクトホールを埋める金属膜とで構成される。
【００８２】
また、配線高さが相異なる配線２２１ａと配線２２１ｂの幅はほぼ同等となっていてもよいが、異なっていてもよい。また、コンタクト１２０の径は配線高さが高い配線１２１ｂの幅よりも狭くなっている。
【００８３】
以上で説明した半導体装置では、配線２２１ｂとその下の金属配線１０２とが直接接続されている。これにより、図５に示す例示的実施形態に比べて配線２２１ｂをより低抵抗化することができる。また、本変形例に係る製造方法も、一般的なデュアルダマシンプロセスと比べて工程数を増やすことなく実施できるので、当該方法を用いれば、製造コストや製造過程に要する時間を増やすことなく、所望の配線構造を有する半導体装置を得ることができる。
【産業上の利用可能性】
【００８４】
以上で説明した本発明の実施形態及びその変形例に係る半導体装置の製造方法は、多層の金属配線を有する半導体装置全般に適用することができる。
【符号の説明】
【００８５】
１００ 半導体基板
１０１ 層間絶縁膜
１０２ 金属配線
１０３ 保護膜
１０４、１０５ 絶縁膜
１０６ 薄膜
１０７、１１０ レジスト膜
１０８、１１３ レジストパターン
１０９ マスクパターン
１１１ コンタクトホール形成用の開口
１１２ トレンチ形成用の開口
１１４、１１６、２１４、２１６ コンタクトホール
１１５、１１７ａ、１１７ｂ、２１５、２１７ａ、２１７ｂ トレンチ
１１８、２１８ バリア膜
１１９、２１９ 金属膜
１２０、２２０ コンタクト
１２１ａ、１２１ｂ、２２１ａ、２２１ｂ 配線
１５０ ＬＳＩチップ
１５２ Ｉ／Ｏ部
１５４ 論理回路
１５６ 浅い配線
１５８ 深い配線
【技術分野】
【０００１】
本明細書に開示された技術は、半導体装置およびその製造方法に関し、特に、埋め込み配線構造を有する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
半導体集積回路の微細化に伴い、配線の断面積が縮小し、配線抵抗が増大している。この配線抵抗の増大によって起こる配線遅延の増加が半導体装置の高性能化への妨げとなっている。このため、近年、配線抵抗を下げるための取り組みがいくつかなされている。
【０００３】
以下、特許文献１に示されている半導体装置の製造方法を、図面を参照しながら説明する。図１０（ａ）〜（ｄ）は、従来の半導体装置の製造方法を示す断面図である。
【０００４】
まず、図１０（ａ）に示すように、半導体基板１上に堆積された層間絶縁膜２内に、リソグラフィおよびドライエッチングにより、第１のトレンチ３Ａを形成する。第１のトレンチ３Ａの深さを第１の配線深さ（第１の配線高さ）Ｔ１として示す（図１０（ｂ）参照）。
【０００５】
次に、図１０（ｂ）に示すように、層間絶縁膜２の上面にレジスト４の塗布後、再びリソグラフィによってレジスト４にパターンを形成した後、このレジスト４を用いた層間絶縁膜２のドライエッチングによって、第１の配線高さＴ１とは異なる第２の配線高さＴ２を有する第２のトレンチ３Ｂを形成する。
【０００６】
続いて、図１０（ｃ）に示すように、レジスト４を除去した後、スパッタリングやめっき技術により、第１のトレンチ３Ａ及び第２のトレンチ３Ｂを金属膜５で埋める。
【０００７】
その後、図１０（ｄ）に示すように、金属膜５の余剰部分を研磨により除去し、トレンチ内部にのみ金属膜５が残るようにする。このようにして、異なる配線高さＴ１、Ｔ２を有する配線６Ａ、６Ｂを形成することができる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平７−１０６３２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述した従来の技術では以下のような課題がある。第１の課題は、工程数の増加である。従来技術では、図１０（ａ）、（ｂ）に示すように、配線を形成するために複数回のリソグラフィ工程およびドライエッチング工程が必要となる。工程数の増加は製造コストの増加および歩留まり低下の原因となりうる。
【００１０】
第２の課題としては、図１０（ｂ）に示すような深いトレンチを形成する際に必要となるレジスト膜厚の確保である。深いトレンチを形成するためにはレジスト膜厚を厚くする必要があるが、レジスト膜厚を厚くすると、パターニング精度の低下やレジスト倒れの発生など、リソグラフィを用いたパターニングへの影響が懸念される。
【００１１】
第３の課題は、層間絶縁膜へのダメージ増加である。図１０（ａ）、（ｂ）に示す工程において、ドライエッチング技術によりトレンチを形成した後は、アッシングによるレジスト除去と、ポリマー残渣の洗浄とを行う必要があるが、誘電率の低い膜を層間絶縁膜として用いた場合、上述の工程が層間絶縁膜に与えるダメージによって誘電率の増加が懸念される。
【００１２】
本発明は上記の課題に鑑みてなされたものであり、その目的は、製造コストの増加および歩留まりを低下させることなく、配線抵抗を下げることのできる半導体装置の製造方法を提供することである。
【００１３】
なお、本発明においては、上記課題の全てを解決しなければならない訳ではなく、一つでも解決できればよい。
【課題を解決するための手段】
【００１４】
上記の目的を達成するために、本発明の一例に係る半導体装置の製造方法は、半導体基板の上に絶縁膜を形成する工程と、前記絶縁膜の上にマスク材料膜を形成した後、第１のトレンチ形成用開口と第２のトレンチ形成用開口とを有するマスクパターンを前記マスク材料膜に形成する工程と、前記マスク材料膜の上に、前記第１のトレンチ形成用開口を露出する第３のトレンチ形成用開口を有し、且つ、前記第２のトレンチ形成用開口部を覆うレジストパターンを形成する工程と、前記レジストパターン及び前記マスクパターンを用いて、前記絶縁膜のうちの前記第３のトレンチ形成用開口と重なる位置に第１のトレンチを形成する工程と、前記レジストパターンを除去した後、前記マスクパターンを用いて、前記絶縁膜のうちの前記第２のトレンチ形成用開口と重なる位置に第２のトレンチを形成する工程とを備えている。
【００１５】
この方法によれば、第３のトレンチ形成用開口が第１のトレンチ形成用開口を露出させているので、レジストパターンの位置がずれた場合でも自己整合的に第１のトレンチを形成することができる。このため、細密に低抵抗な配線を形成することができる。また、一般的なリソグラフィ工程やドライエッチング工程を利用して配線高さが相異なる第１のトレンチ、第２のトレンチを形成することができるので、工程数を大きく増やすことなく配線高さの異なる配線を形成することが可能となる。そのため、製造コストや製造に要する時間を増やすことなく所望の配線構造を有する半導体装置を製造することが可能になる。
【００１６】
また、前記第２のトレンチを形成する工程では、前記第１のトレンチを掘り進め、前記第１のトレンチを前記第２のトレンチよりも深く形成することも可能である。
【００１７】
また、前記第１のトレンチの幅と前記第２のトレンチの幅は実質的に同一であってもよい。ここで、「実質的に同一」とは、設計上は同一幅であるが、形成条件のばらつき等によって第１のトレンチの幅と第２のトレンチの幅とが完全に同一幅にならない場合も含むことを意味する。
【００１８】
また、前記半導体基板上に形成された前記絶縁膜は、下層絶縁膜と、前記下層絶縁膜上に形成された上層絶縁膜とを有しており、前記第２のトレンチの形成後、前記上層絶縁膜を除去する工程をさらに備えていてもよい。
【００１９】
この場合、例えば下層絶縁膜がｌｏｗ−ｋ膜などであってもダメージが発生するのを抑えることができる。
【００２０】
本発明の別の一例である半導体装置の製造方法は、半導体基板の上に、絶縁膜を形成する工程と、前記絶縁膜の上にマスク材料膜を形成した後、第１のトレンチ形成用開口と第２のトレンチ形成用開口を有するマスクパターンを前記マスク材料膜に形成する工程と、前記マスク材料膜の上に、前記第１のトレンチ形成用開口を露出させる第３のトレンチ形成用開口と、前記第２のトレンチ形成用開口の一部を露出させるコンタクトホール形成用開口部とを有するレジストパターンを形成する工程と、前記レジストパターン及び前記マスクパターンを用いて、前記絶縁膜のうちの前記第３のトレンチ形成用開口と重なる位置に第１のトレンチを形成するとともに、前記絶縁膜のうちの前記コンタクトホール形成用開口と重なる位置にコンタクトホールを形成する工程と、前記レジストパターンを除去した後、前記マスクパターンを用いて、前記絶縁膜のうちの前記第２のトレンチ形成用開口と重なる位置に、前記コンタクトホールが開口する底面を有する第２のトレンチを形成する工程とを備えている。
【００２１】
この方法により、第１のコンタクトと第１のトレンチとを工程数を大きく増加させることなく形成することができる。
【００２２】
また、本発明の一例に係る半導体装置は、半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜内に形成された第１の配線と、前記第１の絶縁膜内に形成され、前記第１の配線よりも配線高さが高い第２の配線と、前記第１の絶縁膜内に形成され、前記第１の配線に接続されたコンタクトとを備え、前記第１の配線、前記第２の配線、及び前記コンタクトのそれぞれは導電性のバリア膜と、前記バリア膜上に形成された金属膜とで構成され、前記第１の配線と前記コンタクトとの境界には前記バリア膜が形成されていない。
【００２３】
この構成により、デュアルダマシン法を用いて工程数を増やすことなく所望の配線を形成することが可能となる。
【００２４】
また、本発明の別の一例に係る半導体装置は、半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜内に形成された第１の配線と、前記第１の絶縁膜内に形成され、前記第１の配線よりも配線高さが高い第２の配線と、前記半導体基板と前記第１の絶縁膜の間に形成された第２の絶縁膜と、前記第２の絶縁膜内に形成された下層配線とを備え、前記第２の配線は前記下層配線に直接接続されている。
【００２５】
このような構成であっても、デュアルダマシン法を用いて工程数を増やすことなく所望の配線を形成することが可能であるので、製造コストを増加させず、歩留まり良く製造することが可能となる。
【発明の効果】
【００２６】
以上のように、本発明の一例に係る半導体装置の製造方法によれば、第３のトレンチ形成用開口が第１のトレンチ形成用開口を露出させているので、レジストパターンの位置がずれた場合でも自己整合的に第１のトレンチを形成することができる。このため、細密に低抵抗な配線を形成することができる。
【００２７】
また、一般的なデュアルダマシン法と比べて大きな工程数の増加が必要ないので、製造コストおよび製造に要する時間の増加を抑えることができる。
【図面の簡単な説明】
【００２８】
【図１】（ａ）〜（ｃ）は、本発明の例示的実施形態に係る半導体装置の製造方法を示す断面図である。
【図２】（ａ）〜（ｃ）は、本発明の例示的実施形態に係る半導体装置の製造方法を示す断面図である。
【図３】（ａ）〜（ｃ）は、本発明の例示的実施形態に係る半導体装置の製造方法を示す断面図である。
【図４】図２（ｂ）に示す工程における半導体装置の平面図（上図）及び断面図（下図）である。
【図５】本発明の例示的実施形態に係る半導体装置を示す断面図である。
【図６】（ａ）〜（ｃ）は、本発明の例示的実施形態に係る半導体装置の変形例の製造方法を示す断面図である。
【図７】（ａ）〜（ｃ）は、本発明の例示的実施形態に係る半導体装置の変形例の製造方法を示す断面図である。
【図８】（ａ）〜（ｃ）は、本発明の例示的実施形態に係る半導体装置の変形例の製造方法を示す断面図である。
【図９】例示的実施形態の変形例に係る半導体装置を示す断面図である。
【図１０】（ａ）〜（ｄ）は、従来の半導体装置の製造方法を示す断面図である。
【図１１】（ａ）は、例示的実施形態に係る半導体装置の構成を、システムＬＳＩチップに応用した一例の概観を示した平面図であり、（ｂ）は、システムＬＳＩチップの信号処理部及びデジタル処理部における配線構造を概略的に示す断面図である。
【発明を実施するための形態】
【００２９】
以下、図面を用いて本発明の実施の形態について詳細に説明する。また、以下に示す各図、種々の構成要素の形状、材料、寸法等はいずれも望ましい例を挙げるものであり、示した内容には限定されない。また、発明の趣旨を逸脱しない範囲であれば、記載内容に限定されることなく適宜変更可能である。また、各実施形態および変形例に記載の内容を矛盾の無い範囲で適宜組み合わせることも可能である。
【００３０】
−例示的実施形態に係る半導体装置の製造方法−
以下、本発明の例示的実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。図１（ａ）〜（ｃ）、図２（ａ）〜（ｃ）、及び図３（ａ）〜（ｃ）は、本発明の例示的実施形態に係る半導体装置の製造方法を示す断面図である。
【００３１】
まず、図１（ａ）に示すように、半導体基板１００上に形成され、銅（Ｃｕ）等からなる金属配線（下層配線）１０２が埋め込まれた層間絶縁膜１０１上に、金属配線１０２を保護する目的で、例えば厚さが５０ｎｍ程度の保護膜１０３を形成する。なお、保護膜１０３の構成材料としては例えばＣＶＤ（Chemical Vapor Deposition）法等により堆積された炭化珪素（ＳｉＣ）などを用いることができる。
【００３２】
次に、図１（ｂ）に示すように、保護膜１０３上に絶縁膜（下層絶縁膜）１０４、絶縁膜（上層絶縁膜）１０５、及び薄膜（マスク材料膜）１０６を順次形成する。ここで、絶縁膜１０４には配線間の容量を下げるため、低誘電率材料からなる膜を用いており、例えば絶縁膜１０４としてｋ値３．０（ｋは比誘電率）程度のポーラスｌｏｗ−ｋ膜を用いることができる。なお、低誘電率材料とは、シリコン酸化膜よりも誘電率が低い材料をいうものとする。
【００３３】
また、絶縁膜１０５は絶縁膜１０４をエッチングやアッシングなどによるダメージから保護することを目的として形成される。絶縁膜１０５の材料としては例えばＴＥＯＳ（Tetra-Ethyl-Ortho-Silicate）膜などを用いることができる。
【００３４】
また、薄膜１０６はトレンチ形成用のハードマスクとして形成されており、エッチング耐性のある材料で構成される。すなわち、薄膜１０６は、少なくとも絶縁膜１０４、１０５とエッチング選択性を有する材料で構成される。薄膜１０６の構成材料としては例えば公知の方法で堆積された窒化チタン（ＴｉＮ）やＳｉＣなどが挙げられるが、これに限られず、Ｔｉ、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）などであってもよい。薄膜１０６の膜厚は、例えば数ｎｍ〜５０ｎｍ程度までであると好ましい。なお、本工程において、エッチングやアッシングなどによる絶縁膜１０４へのダメージが特に気にならない場合などには絶縁膜１０５の形成を省略してもよい。
【００３５】
次に、図１（ｃ）に示すように、薄膜１０６の上にレジスト膜１０７を形成後、リソグラフィにより、トレンチを形成するためのレジストパターン１０８を形成する。
【００３６】
次に、図２（ａ）に示すように、レジストパターン１０８を用いて、主に薄膜１０６をエッチングすることにより、トレンチ形成用のマスクパターン１０９を形成する。
【００３７】
続いて、図２（ｂ）に示すように、レジスト膜１１０を絶縁膜１０５及びマスクパターン１０９上に堆積後、リソグラフィにより、コンタクトホール（ビアホール）形成用の開口１１１及びトレンチ形成用の開口１１２を有するレジストパターン１１３を形成する。
【００３８】
本工程における半導体装置を半導体基板１００の上方から見た平面図（上図）と断面図（下図）とを図４に示す。
【００３９】
図４に示すように、トレンチ形成用の開口１１２はマスクパターン１０９のトレンチ形成用の開口を露出させるように形成され、コンタクトホール形成用の開口１１１はマスクパターン１０９の開口の一部を露出させるように形成される。なお、図４に示すように、マスクパターン１０９の開口にはレジストパターン１１３と重なるものと重ならないものとがある。すなわち、マスクパターン１０９の開口には、その全体がレジストパターン１１３に形成された開口と重なるもの、部分的にレジストパターン１１３に形成された開口と重なるもの、及びレジストパターン１１３に形成された開口と全く重ならないものがある。
【００４０】
また、本リソグラフィ工程では、レジストパターン１１３に形成されるコンタクトホール形成用の開口１１１及びトレンチ形成用の開口１１２の両方を形成するための開口が設けられたマスク（レチクル）を用いてもよいし、それぞれの開口が別個に設けられた複数のマスク（レチクル）を用いてもよい。
【００４１】
続いて、図２（ｃ）に示すように、レジストパターン１１３及びマスクパターン１０９を用いて絶縁膜１０４、１０５をエッチングしてコンタクトホール１１４及びトレンチ１１５を形成する。この際には、薄膜１０６に比べて絶縁膜１０４および絶縁膜１０５に対するエッチングレートが高い条件でエッチングする。具体的には、ＣＦ４、ＣＨＦ３などのＣとＦを含むガス等を用いてガスの流量比、基板バイアス、圧力などを適宜調整する。このエッチングによれば、マスクパターン１０９（薄膜１０６）の開口よりも、これと重なっているレジストパターン１１３（レジスト膜１１０）の開口の方が広くなっている領域では、例えばトレンチ１１５のように自己整合的にトレンチを形成することができる。また、コンタクトホールも、例えばコンタクトホール１１４のように、マスクパターン１０９の開口幅に沿って自己整合的に形成される。
【００４２】
上述のエッチングは、図４に示すように、コンタクトホール１１１とトレンチ開口部１１２で露出する絶縁膜の面積が異なることを利用して、エッチングガス種、圧力、電力等のエッチング条件を調節して、コンタクトホールのほうがトレンチ開口よりもエッチングレートが高くなる条件で行われている。このため、図２（ｃ）のように、トレンチ１１５に比べてコンタクトホール１１４の方が深く形成される。その後、アッシング処理を行い、レジスト膜１１０を除去する。
【００４３】
次に、図３（ａ）に示すように、薄膜１０６のエッチングレートよりも絶縁膜１０４、１０５のエッチングレートが高いエッチング条件で、マスクパターン１０９を用いてコンタクトホール１１４が金属配線１０２に到達するまでエッチングを行う。このエッチングによりトレンチ１１７ａ及びこの底面に開口するコンタクトホール１１６が形成される。また、トレンチ１１５はさらに深くなって、トレンチ１１７ａより深いトレンチ１１７ｂとなる。コンタクトホール１１６の内壁の一部とトレンチ１１７ａの内壁の一部とはマスクパターン１０９の開口部の端部と重なる位置において同一面内に形成される。
【００４４】
なお、トレンチ１１７ａは絶縁膜１０４、１０５を１回のみ（図３（ａ）に示す工程）エッチングして形成されるのに対して、トレンチ１１７ｂは２回（図２（ｃ）に示す工程及び図３（ａ）に示す工程）エッチングされるので、トレンチ１１７ａよりもトレンチ１１７ｂの方が深くなる。ここで、トレンチ１１７ａの幅と、トレンチ１１７ａの右に隣接するトレンチの幅とは例えば実質的に同じである（図３（ａ）参照）。
【００４５】
続いて、図３（ｂ）に示すように、薄膜１０６の上面上、コンタクトホール１１６内、及びトレンチ１１７ａ、１１７ｂ内にスパッタリングなどにより、例えば膜厚が３０ｎｍ程度のバリア膜１１８を形成する。
【００４６】
次に、めっき法等により、バリア膜１１８を間に挟んで絶縁膜１０４上に金属膜１１９を形成し、トレンチ１１７ａ、１１７ｂ、及びコンタクトホール１１６内に当該金属膜１１９を埋め込む。なお、バリア膜１１８の材料としては、ＴｉＮやＴａなどを用いることができ、また金属膜１１９の材料としては、Ｃｕ、アルミニウム（Ａｌ）、タングステン（Ｗ）、またはこれらの合金を用いることができる。
【００４７】
続いて、図３（ｃ）に示すように、ＣＭＰ（Chemical Mechanical Polishing）などにより、薄膜１０６及び絶縁膜１０５と、金属膜１１９及びバリア膜１１８のうちトレンチ１１７ａ、１１７ｂ等のトレンチの外部に形成された部分とを除去する。これにより、トレンチ１１７ａ内及びコンタクトホール１１６内には配線高さｔ１を有する配線１２１ａと、コンタクト１２０とがそれぞれ形成され、トレンチ１１７ｂ内には配線高さｔ２を有する配線１２１ｂが形成される。
【００４８】
なお、図１（ａ）から図３（ｃ）までで示した工程と同様の工程を繰り返すことにより、例えば図５に示すような多層配線構造を形成することができる。
【００４９】
−本実施形態の半導体装置の構成−
図５は、上述の方法により作製される本発明の例示的実施形態に係る半導体装置を示す断面図である。同図に示すように、本実施形態の半導体装置にはＣｕなどからなる埋め込み配線が形成された配線層が複数層設けられている。
【００５０】
すなわち、本実施形態の半導体装置は、半導体基板１００と、半導体基板１００上に形成された層間絶縁膜１０１に埋め込まれたＣｕ等からなる金属配線１０２と、金属配線１０２上及び層間絶縁膜１０１上に形成された保護膜１０３と、保護膜１０３を間に挟んで層間絶縁膜１０１上に形成された絶縁膜１０４と、絶縁膜１０４に埋め込まれた金属からなる配線１２１ａ、１２１ｂと、絶縁膜１０４に埋め込まれ、配線１２１ａと金属配線１０２とを電気的に接続するコンタクト１２０とを備えている。配線１２１ｂの配線高さｔ２は配線１２１ａの配線高さｔ１より高くなっている。なお、配線１２１ｂには金属配線１０２に接続されたコンタクトは接続されない。
【００５１】
配線１２１ａ、１２１ｂはそれぞれトレンチの内面を覆うバリア膜１１８と、バリア膜１１８上に形成され、トレンチを埋める金属膜とで構成されている。コンタクト１２０は、コンタクトホールの内面を覆うバリア膜１１８と、バリア膜１１８上に形成され、コンタクトホールを埋める金属膜とで構成される。コンタクト１２０及び配線１２１ａ、１２１ｂは上述のようにデュアルダマシン法により形成されるため、コンタクトと、当該コンタクトに接続される配線との境界にはバリア膜１１８が形成されない。
【００５２】
また、配線高さが相異なる配線１２１ａと配線１２１ｂの幅はほぼ同等となっていてもよいが、異なっていてもよい。なお、両配線の幅が異なる場合、トレンチの幅によってエッチングレートが変わる条件で絶縁膜１０４をエッチングすれば配線高さが異なる配線を形成することができる。しかしながら、配線幅が同じで且つ配線高さが異なる配線１２１ａ、１２１ｂはこの方法で形成することはできず、本実施形態の方法を用いることで初めて配線幅が同じで且つ配線高さが異なる配線１２１ａ、１２１ｂを形成することができる。従って、本実施形態の方法によれば、最小の配線幅を有する配線を最小のスペースに配置する必要がある場合であっても、配線高さを適宜変えることができる。このため、本実施形態の配線形成方法を用いるメリットは、微細化が進むにつれてさらに大きくなる。
【００５３】
また、コンタクト１２０の径はコンタクトの合わせズレが生じた場合、配線高さが高い配線１２１ｂの幅、及び配線高さが低い配線よりも狭くなっている。
【００５４】
−半導体装置及びその製造方法における作用・効果−
以上で説明した半導体装置の製造方法によれば、図２（ｂ）、（ｃ）に示す工程で、レジストパターン１１３における配線形成用の開口１１２の幅がマスクパターン１０９のトレンチ形成開口より広くなっていても薄膜が削れにくいエッチング条件でエッチングするため、マスクパターン１０９の幅でトレンチ１１５を形成することができる。このようにすることで、レジストパターン１１３を形成する際にマスクパターン１０９に対する合わせずれマージンを大きくとることができる。そのため、本実施形態の製造方法によれば、図５に示すような、配線１２１ａ、１２１ｂが細密に配置された半導体装置を実現することができる。
【００５５】
また、本実施形態の製造方法によれば、従来のデュアルダマシンプロセスにおけるリソグラフィ工程やドライエッチング工程を利用して配線高さが異なる配線を形成できるので、デュアルダマシンプロセスと比べて工程数を増やさずに半導体装置を製造することが可能となる。そのため、製造コストや製造過程に要する時間を増やすことなく、所望の配線構造を有する半導体装置を得ることができる。
【００５６】
さらに、本実施形態の方法によれば、深いトレンチを形成するために二段階のエッチングを行っているので、エッチングマスクとして用いられる薄膜１０６やレジスト膜１１０の膜厚を特段厚くしなくてもよくなる。そのため、リソグラフィ時にパターニング精度の劣化を抑えることができる。なお、薄膜１０６はＳｉＣやＴｉＮなど、レジスト膜１１０に比べてエッチング耐性に優れた材料で構成されているので、図２（ｃ）に示す工程と図３（ａ）に示す工程とでそれぞれマスクとして用いられても膜減りによる不具合はほとんど生じない。
【００５７】
また、配線形成工程において絶縁膜１０４よりも高い誘電率を有する絶縁膜１０５を絶縁膜１０４上に設ける場合、レジスト膜１１０を除去するためのアッシング及び洗浄工程の際に絶縁膜１０４の上面が露出しないので、層間絶縁膜として機能する絶縁膜１０４へのダメージを低減することができる。
【００５８】
−デバイスへの応用例−
次に、上述の半導体装置の製造方法を、実際にシステムＬＳＩへ用いた例を示す。図１１（ａ）は、本実施形態に係る半導体装置の構成を、システムＬＳＩチップに応用した一例の概観を示した平面図であり、（ｂ）は、システムＬＳＩチップの信号処理部及びデジタル処理部における配線構造を概略的に示す断面図である。
【００５９】
システムＬＳＩチップ１５０は、図１１（ａ）に示すように、当該チップの周辺部に信号入出力部（Ｉ／Ｏ部１５２）を有し、チップ内部にいくつかのデジタル処理部（論理回路１５４）、例えばブロック＿Ａ〜Ｆを有している。
【００６０】
システムＬＳＩチップ１５０内部の論理回路１５４は、消費電力を低減するために低電圧（２Ｖ以下）によって高速駆動される。この論理回路１５４には、配線間容量や層間容量を低減するために、浅い配線１５６が使用される。
【００６１】
一方、特にＩ／Ｏ部１５２では、チップ外部と電気信号をやり取りするために、例えば３．３Ｖや５Ｖといった論理回路１５４よりもより高い電圧の制御が必要となる。そのため、Ｉ／Ｏ部１５２には大きな電流が流れ、電流を流すために断面積の大きな配線を必要としている。従って、一般的にＩ／Ｏ部１５２では論理回路１５４内に比べて配線幅を広げて配線の断面積を確保することが多かった。
【００６２】
これに対し、本実施形態の半導体装置の製造方法を用いれば、図１１（ｂ）に示すように、例えばＩ／Ｏ部１５２等の大電流が流れる配線部に深い配線１５８をするのと同時に、論理回路１５４等の高速・低電圧駆動される領域に浅い配線１５６を形成することができる。Ｉ／Ｏ部１５２では、深い配線１５８が形成されるので、配線幅を広げた場合と同等の断面積を確保することができる。
【００６３】
従って、本実施形態の半導体装置の構成及び半導体装置の製造方法を適用すれば、Ｉ／Ｏ部１５２に形成される配線の幅を、論理回路１５４のような高速・低電圧駆動される領域に形成される配線の幅より広くし、両配線の深さを同じにした場合と比べてＩ／Ｏ部１５２の占める面積を縮小でき、チップサイズを小さくすることができる。なお、デジタル処理部（論理回路１５４）であるブロックＡ〜ＦのすべてにおいてＩ／Ｏ部と同時に配線を形成するとは限らず、複数のデジタル処理部のうち少なくとも一つがＩ／Ｏ部と同時に配線が形成されればよい。
【００６４】
−本実施形態の半導体装置の変形例及びその製造方法−
続いて、半導体装置の製造方法の変形例について、図面を参照しながら説明する。
【００６５】
図６（ａ）〜（ｃ）、図７（ａ）〜（ｃ）、及び図８（ａ）〜（ｃ）は、本発明の例示的実施形態に係る半導体装置の変形例の製造方法を示す断面図である。本変形例に係る製造方法は、上述の半導体装置の製造方法の図２（ｃ）に示すエッチング工程において、エッチング条件を変更したものである。
【００６６】
まず、図６（ａ）に示すように、半導体基板１００上に形成され、Ｃｕ等からなる金属配線１０２が埋め込まれた層間絶縁膜１０１上に、金属配線１０２を保護する目的で、例えば厚さが５０ｎｍ程度の保護膜１０３を形成する。なお、保護膜１０３の構成材料としては例えばＣＶＤ法等により堆積された炭化珪素（ＳｉＣ）などを用いることができる。
【００６７】
次に、図６（ｂ）に示すように、保護膜１０３上に絶縁膜１０４、絶縁膜１０５、及び薄膜１０６を順次形成する。ここで、絶縁膜１０４には配線間の容量を下げるため、低誘電率材料からなる膜を用いており、例えば絶縁膜１０４としてｋ値３．０程度のポーラスｌｏｗ−ｋ膜を用いることができる。
【００６８】
また、薄膜１０６はトレンチ形成用のハードマスクとして形成されており、エッチング耐性のある材料で構成される。すなわち、薄膜１０６は、少なくとも絶縁膜１０４、１０５とエッチング選択性を有する材料で構成される。薄膜１０６の構成材料としては例えば公知の方法で堆積された窒化チタン（ＴｉＮ）やＳｉＣなどが挙げられるが、これに限られない。薄膜１０６の膜厚は、例えば数ｎｍ〜５０ｎｍ程度であることが好ましい。なお、本工程において、エッチングやアッシングなどによる絶縁膜１０４へのダメージが特に気にならない場合などには絶縁膜１０５の形成を省略してもよい。
【００６９】
次に、図６（ｃ）に示すように、薄膜１０６の上にレジスト膜１０７を形成後、リソグラフィにより、トレンチを形成するためのレジストパターン１０８を形成する。
【００７０】
次に、図７（ａ）に示すように、レジストパターン１０８を用いて、主に薄膜１０６をエッチングすることにより、トレンチ形成用のマスクパターン１０９を形成する。
【００７１】
続いて、図７（ｂ）に示すように、レジスト膜１１０を絶縁膜１０５及びマスクパターン１０９上に堆積後、リソグラフィにより、コンタクトホール形成用の開口１１１及びトレンチ形成用の開口１１２を有するレジストパターン１１３を形成する。なお、ここまでの工程は図１（ａ）から図２（ｂ）までを用いて説明した工程と同じである。
【００７２】
次に、図７（ｃ）に示すように、レジストパターン１１３及びマスクパターン１０９を用いて絶縁膜１０４、１０５をエッチングしてコンタクトホール１１４及びトレンチ１１５を形成する。この際には、薄膜１０６に比べて絶縁膜１０４および絶縁膜１０５に対するエッチングレートが高い条件でエッチングする。このエッチングによれば、レジストパターン１１３（レジスト膜１１０）の開口の幅が、当該開口と重なっているマスクパターン１０９（薄膜１０６）の開口と同等またはより大きくなっている領域では、例えばトレンチ１１５のように自己整合的にトレンチを形成することができる。また、コンタクトホールも、例えばコンタクトホール１１４のように、マスクパターン１０９の開口幅に沿って自己整合的に形成される。
【００７３】
また、本工程のエッチングは、図２（ｃ）に示すエッチング工程とは異なり、トレンチとコンタクトホールのエッチングレートとがほぼ等しくなる条件で行う。具体的には、ＣＦ４、ＣＨＦ３などのＣとＦを含むガス等を用いてガスの流量比、基板バイアス、圧力などを適宜調整する。このため、トレンチ２１５とコンタクトホール２１４の深さはほぼ同等となる。その後、アッシング処理を行い、レジスト膜１１０を除去する。
【００７４】
次に、図８（ａ）に示すように、薄膜１０６のエッチングレートよりも絶縁膜１０４、１０５のエッチングレートが高いエッチング条件で、マスクパターン１０９を用いてトレンチ２１５及びコンタクトホール２１４をそれぞれこれらに対応する金属配線１０２に到達するまでエッチングすることで、トレンチ２１７ｂ及びコンタクトホール２１６をそれぞれ形成する。また、このエッチングによってトレンチ２１７ａが形成される。
【００７５】
なお、トレンチ２１７ａは絶縁膜１０４、１０５を１回のみ（図８（ａ）に示す工程）エッチングして形成されるのに対して、トレンチ２１７ｂは２回（図７（ｃ）に示す工程及び図８（ａ）に示す工程）エッチングされるので、トレンチ２１７ａよりもトレンチ２１７ｂの方が深くなる。金属配線１０２の上面は、コンタクトホール２１６及びトレンチ２１７ｂによって露出される。
【００７６】
続いて、図８（ｂ）に示すように、薄膜１０６の上面上、コンタクトホール２１６内、トレンチ２１７ａ、２１７ｂ内にスパッタリングなどにより、例えば３０ｎｍ程度の膜厚のバリア膜２１８を形成する。次に、めっき法等により、バリア膜２１８を間に挟んで絶縁膜１０４上に金属膜２１９を形成する。なお、バリア膜２１８の材料としては、ＴｉＮやＴａなどを用いることができ、また金属膜２１９の材料としては、Ｃｕ、Ａｌ、Ｗ、またはこれらの合金を用いることができる。
【００７７】
続いて、図８（ｃ）に示すように、ＣＭＰなどにより、薄膜１０６及び絶縁膜１０５と、金属膜２１９及びバリア膜２１８のうちトレンチ２１７ａ、２１７ｂ等のトレンチの外部に形成された部分とを除去する。これにより、トレンチ２１７ａ内及びコンタクトホール２１６内には配線高さｔ１を有する配線２２１ａと、コンタクト２２０とがそれぞれ形成され、トレンチ２１７ｂ内にはｔ１よりも高い配線高さｔ２を有する配線２２１ｂが形成される（図９参照）。本変形例に係る方法によれば、配線２２１ｂ及びコンタクト２２０は、それぞれに対応する金属配線１０２に直接接続する。
【００７８】
なお、図６（ａ）から図８（ｃ）までで示した工程と同様の工程を繰り返すことにより、例えば図９に示すような多層配線構造を形成することができる。
【００７９】
図９は、上述の方法により作製される例示的実施形態の変形例に係る半導体装置を示す断面図である。同図に示すように、本変形例の半導体装置にはＣｕなどからなる埋め込み配線が形成された配線層が複数層設けられている。
【００８０】
すなわち、本変形例の半導体装置は、半導体基板１００と、半導体基板１００上に形成された層間絶縁膜１０１に埋め込まれたＣｕ等からなる金属配線１０２と、金属配線１０２上及び層間絶縁膜１０１上に形成された保護膜１０３と、保護膜１０３を間に挟んで層間絶縁膜１０１上に形成された絶縁膜１０４と、絶縁膜１０４に埋め込まれた金属からなる配線２２１ａ、２２１ｂと、絶縁膜１０４に埋め込まれ、配線２２１ａと金属配線１０２とを電気的に接続するコンタクト２２０とを備えている。配線２２１ｂの配線高さｔ２は配線２２１ａの配線高さｔ１より高くなっており、配線２２１ｂは保護膜１０３を貫通して直接金属配線１０２の上面に接続している。
【００８１】
配線２２１ａ、２２１ｂはそれぞれトレンチの内面を覆うバリア膜２１８と、バリア膜２１８上に形成され、トレンチを埋める金属膜とで構成されている。コンタクト２２０は、コンタクトホールの内面を覆うバリア膜２１８と、バリア膜２１８上に形成され、コンタクトホールを埋める金属膜とで構成される。
【００８２】
また、配線高さが相異なる配線２２１ａと配線２２１ｂの幅はほぼ同等となっていてもよいが、異なっていてもよい。また、コンタクト１２０の径は配線高さが高い配線１２１ｂの幅よりも狭くなっている。
【００８３】
以上で説明した半導体装置では、配線２２１ｂとその下の金属配線１０２とが直接接続されている。これにより、図５に示す例示的実施形態に比べて配線２２１ｂをより低抵抗化することができる。また、本変形例に係る製造方法も、一般的なデュアルダマシンプロセスと比べて工程数を増やすことなく実施できるので、当該方法を用いれば、製造コストや製造過程に要する時間を増やすことなく、所望の配線構造を有する半導体装置を得ることができる。
【産業上の利用可能性】
【００８４】
以上で説明した本発明の実施形態及びその変形例に係る半導体装置の製造方法は、多層の金属配線を有する半導体装置全般に適用することができる。
【符号の説明】
【００８５】
１００ 半導体基板
１０１ 層間絶縁膜
１０２ 金属配線
１０３ 保護膜
１０４、１０５ 絶縁膜
１０６ 薄膜
１０７、１１０ レジスト膜
１０８、１１３ レジストパターン
１０９ マスクパターン
１１１ コンタクトホール形成用の開口
１１２ トレンチ形成用の開口
１１４、１１６、２１４、２１６ コンタクトホール
１１５、１１７ａ、１１７ｂ、２１５、２１７ａ、２１７ｂ トレンチ
１１８、２１８ バリア膜
１１９、２１９ 金属膜
１２０、２２０ コンタクト
１２１ａ、１２１ｂ、２２１ａ、２２１ｂ 配線
１５０ ＬＳＩチップ
１５２ Ｉ／Ｏ部
１５４ 論理回路
１５６ 浅い配線
１５８ 深い配線
【特許請求の範囲】
【請求項１】
半導体基板の上に絶縁膜を形成する工程と、
前記絶縁膜の上にマスク材料膜を形成した後、第１のトレンチ形成用開口と第２のトレンチ形成用開口とを有するマスクパターンを前記マスク材料膜に形成する工程と、
前記マスク材料膜の上に、前記第１のトレンチ形成用開口を露出する第３のトレンチ形成用開口を有し、且つ、前記第２のトレンチ形成用開口部を覆うレジストパターンを形成する工程と、
前記レジストパターン及び前記マスクパターンを用いて、前記絶縁膜のうちの前記第３のトレンチ形成用開口と重なる位置に第１のトレンチを形成する工程と、
前記レジストパターンを除去した後、前記マスクパターンを用いて、前記絶縁膜のうちの前記第２のトレンチ形成用開口と重なる位置に第２のトレンチを形成する工程とを備えている半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記第２のトレンチを形成する工程では、前記第１のトレンチを掘り進め、前記第１のトレンチを前記第２のトレンチよりも深く形成する半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法において、
前記第１のトレンチの幅と前記第２のトレンチの幅は実質的に同一である半導体装置の製造方法。
【請求項４】
請求項１〜３のうちいずれか１つに記載の半導体装置の製造方法において、
前記第３のトレンチ形成用開口の幅は、前記第１のトレンチ形成用開口の幅と比較して、同等以上である半導体装置の製造方法。
【請求項５】
請求項１〜４のうちいずれか１つに記載の半導体装置の製造方法において、
前記半導体基板上に形成された前記絶縁膜は、下層絶縁膜と、前記下層絶縁膜上に形成された上層絶縁膜とを有しており、
前記第２のトレンチの形成後、前記上層絶縁膜を除去する工程をさらに備えている半導体装置の製造方法。
【請求項６】
請求項１〜５のうちいずれか１つに記載の半導体装置の製造方法において、
前記マスクパターンは第４のトレンチ形成用開口をさらに有しており、
前記レジストパターンは、前記第４のトレンチ形成用開口と少なくとも一部重なるコンタクトホール形成用開口をさらに有しており、
前記第１のトレンチを形成する工程では、前記絶縁膜のうちの前記第４のトレンチ形成用開口と前記コンタクトホール形成用開口とが重複する位置にコンタクトホールを形成し、
前記第２のトレンチを形成する工程では、前記絶縁膜のうちの前記第４のトレンチ形成用開口と重なる位置に、前記コンタクトホールが開口する底面を有する第３のトレンチをさらに形成する半導体装置の製造方法。
【請求項７】
請求項６に記載の半導体装置の製造方法において、
前記第１のトレンチを形成する工程では、前記コンタクトホールを形成するための前記絶縁膜のエッチングレートが前記第１のトレンチを形成するための前記絶縁膜のエッチングレートより大きい半導体装置の製造方法。
【請求項８】
請求項６に記載の半導体装置の製造方法において、
前記第１のトレンチを形成する工程では、前記コンタクトホールを形成するための前記絶縁膜のエッチングレートと前記第１のトレンチを形成するための前記絶縁膜のエッチングレートとが実質的に等しい半導体装置の製造方法。
【請求項９】
請求項８に記載の半導体装置の製造方法において、
前記半導体基板上であって前記絶縁膜の下には、下層配線が形成されており、
前記第２のトレンチを形成する工程において、前記第１のトレンチは前記下層配線の上面に達している半導体装置の製造方法。
【請求項１０】
請求項１〜９のうちいずれか１つに記載の半導体装置の製造方法において、
前記マスク材料膜はＴｉＮ、Ｔｉ、Ｔａ、ＴａＮ、及びＳｉＣから選ばれた１つで構成されている半導体装置の製造方法。
【請求項１１】
半導体基板の上に絶縁膜を形成する工程と、
前記絶縁膜の上にマスク材料膜を形成した後、第１のトレンチ形成用開口と第２のトレンチ形成用開口を有するマスクパターンを前記マスク材料膜に形成する工程と、
前記マスク材料膜の上に、前記第１のトレンチ形成用開口を露出させる第３のトレンチ形成用開口と、前記第２のトレンチ形成用開口の一部を露出させるコンタクトホール形成用開口部とを有するレジストパターンを形成する工程と、
前記レジストパターン及び前記マスクパターンを用いて、前記絶縁膜のうちの前記第３のトレンチ形成用開口と重なる位置に第１のトレンチを形成するとともに、前記絶縁膜のうちの前記コンタクトホール形成用開口と重なる位置にコンタクトホールを形成する工程と、
前記レジストパターンを除去した後、前記マスクパターンを用いて、前記絶縁膜のうちの前記第２のトレンチ形成用開口と重なる位置に、前記コンタクトホールが開口する底面を有する第２のトレンチを形成する工程とを備えている半導体装置の製造方法。
【請求項１２】
請求項１１に記載の半導体装置の製造方法において、
前記第２のトレンチを形成する工程では、前記第１のトレンチを掘り進め、前記第１のトレンチを前記第２のトレンチよりも深く形成する半導体装置の製造方法。
【請求項１３】
請求項１１または１２に記載の半導体装置の製造方法において、
前記第２のトレンチの内壁の一部と前記コンタクトホールの内壁の一部とは、前記第２のトレンチ形成用開口の端部と重なる位置において同一面内に形成される半導体装置の製造方法。
【請求項１４】
請求項１１〜１３のうちいずれか１つに記載の半導体装置の製造方法において、
前記コンタクトホール及び前記第１のトレンチを形成する工程では、前記コンタクトホールを形成するための前記絶縁膜のエッチングレートが前記第１のトレンチを形成するための前記絶縁膜のエッチングレートと同等以上である半導体装置の製造方法。
【請求項１５】
請求項１１〜１４のうちいずれか１つに記載の半導体装置の製造方法において、
前記半導体基板上に形成された前記絶縁膜は、下層絶縁膜と、前記下層絶縁膜上に形成された上層絶縁膜とを有しており、
前記第２のトレンチの形成後、前記上層絶縁膜を除去する工程をさらに備えている半導体装置の製造方法。
【請求項１６】
請求項１１〜１５のうちいずれか１つに記載の半導体装置の製造方法において、
前記第２のトレンチの形成後に、前記コンタクトホールに埋め込まれたコンタクトと、前記第１のトレンチに埋め込まれた第１の配線と、前記第２のトレンチに埋め込まれ、前記コンタクトに接続された第２の配線とを形成する工程をさらに備えている半導体装置の製造方法。
【請求項１７】
請求項１〜１６のうちいずれか１つに記載の半導体装置の製造方法において、
前記第１のトレンチは、前記第２のトレンチが形成される領域よりも高電圧駆動される領域に形成される半導体装置の製造方法。
【請求項１８】
半導体基板上に形成された第１の絶縁膜と、
前記第１の絶縁膜内に形成された第１の配線と、
前記第１の絶縁膜内に形成され、前記第１の配線よりも配線高さが高い第２の配線と、
前記第１の絶縁膜内に形成され、前記第１の配線に接続されたコンタクトとを備え、
前記第１の配線、前記第２の配線、及び前記コンタクトのそれぞれは導電性のバリア膜と、前記バリア膜上に形成された金属膜とで構成され、
前記第１の配線と前記コンタクトとの境界には前記バリア膜が形成されていない半導体装置。
【請求項１９】
請求項１８に記載の半導体装置において、
前記第１の絶縁膜内に形成され、前記第１の配線と同等の幅及び配線高さを有する第３の配線をさらに備えている半導体装置。
【請求項２０】
請求項１８または１９に記載の半導体装置において、
前記半導体基板と前記第１の絶縁膜の間に形成された第２の絶縁膜と、
前記第２の絶縁膜内に形成された下層配線とをさらに備え、
前記第２の配線は前記下層配線に直接接続されている半導体装置。
【請求項２１】
半導体基板上に形成された第１の絶縁膜と、
前記第１の絶縁膜内に形成された第１の配線と、
前記第１の絶縁膜内に形成され、前記第１の配線よりも配線高さが高い第２の配線と、
前記半導体基板と前記第１の絶縁膜の間に形成された第２の絶縁膜と、
前記第２の絶縁膜内に形成された下層配線とを備え、
前記第２の配線は前記下層配線に直接接続されている半導体装置。
【請求項１】
半導体基板の上に絶縁膜を形成する工程と、
前記絶縁膜の上にマスク材料膜を形成した後、第１のトレンチ形成用開口と第２のトレンチ形成用開口とを有するマスクパターンを前記マスク材料膜に形成する工程と、
前記マスク材料膜の上に、前記第１のトレンチ形成用開口を露出する第３のトレンチ形成用開口を有し、且つ、前記第２のトレンチ形成用開口部を覆うレジストパターンを形成する工程と、
前記レジストパターン及び前記マスクパターンを用いて、前記絶縁膜のうちの前記第３のトレンチ形成用開口と重なる位置に第１のトレンチを形成する工程と、
前記レジストパターンを除去した後、前記マスクパターンを用いて、前記絶縁膜のうちの前記第２のトレンチ形成用開口と重なる位置に第２のトレンチを形成する工程とを備えている半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記第２のトレンチを形成する工程では、前記第１のトレンチを掘り進め、前記第１のトレンチを前記第２のトレンチよりも深く形成する半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法において、
前記第１のトレンチの幅と前記第２のトレンチの幅は実質的に同一である半導体装置の製造方法。
【請求項４】
請求項１〜３のうちいずれか１つに記載の半導体装置の製造方法において、
前記第３のトレンチ形成用開口の幅は、前記第１のトレンチ形成用開口の幅と比較して、同等以上である半導体装置の製造方法。
【請求項５】
請求項１〜４のうちいずれか１つに記載の半導体装置の製造方法において、
前記半導体基板上に形成された前記絶縁膜は、下層絶縁膜と、前記下層絶縁膜上に形成された上層絶縁膜とを有しており、
前記第２のトレンチの形成後、前記上層絶縁膜を除去する工程をさらに備えている半導体装置の製造方法。
【請求項６】
請求項１〜５のうちいずれか１つに記載の半導体装置の製造方法において、
前記マスクパターンは第４のトレンチ形成用開口をさらに有しており、
前記レジストパターンは、前記第４のトレンチ形成用開口と少なくとも一部重なるコンタクトホール形成用開口をさらに有しており、
前記第１のトレンチを形成する工程では、前記絶縁膜のうちの前記第４のトレンチ形成用開口と前記コンタクトホール形成用開口とが重複する位置にコンタクトホールを形成し、
前記第２のトレンチを形成する工程では、前記絶縁膜のうちの前記第４のトレンチ形成用開口と重なる位置に、前記コンタクトホールが開口する底面を有する第３のトレンチをさらに形成する半導体装置の製造方法。
【請求項７】
請求項６に記載の半導体装置の製造方法において、
前記第１のトレンチを形成する工程では、前記コンタクトホールを形成するための前記絶縁膜のエッチングレートが前記第１のトレンチを形成するための前記絶縁膜のエッチングレートより大きい半導体装置の製造方法。
【請求項８】
請求項６に記載の半導体装置の製造方法において、
前記第１のトレンチを形成する工程では、前記コンタクトホールを形成するための前記絶縁膜のエッチングレートと前記第１のトレンチを形成するための前記絶縁膜のエッチングレートとが実質的に等しい半導体装置の製造方法。
【請求項９】
請求項８に記載の半導体装置の製造方法において、
前記半導体基板上であって前記絶縁膜の下には、下層配線が形成されており、
前記第２のトレンチを形成する工程において、前記第１のトレンチは前記下層配線の上面に達している半導体装置の製造方法。
【請求項１０】
請求項１〜９のうちいずれか１つに記載の半導体装置の製造方法において、
前記マスク材料膜はＴｉＮ、Ｔｉ、Ｔａ、ＴａＮ、及びＳｉＣから選ばれた１つで構成されている半導体装置の製造方法。
【請求項１１】
半導体基板の上に絶縁膜を形成する工程と、
前記絶縁膜の上にマスク材料膜を形成した後、第１のトレンチ形成用開口と第２のトレンチ形成用開口を有するマスクパターンを前記マスク材料膜に形成する工程と、
前記マスク材料膜の上に、前記第１のトレンチ形成用開口を露出させる第３のトレンチ形成用開口と、前記第２のトレンチ形成用開口の一部を露出させるコンタクトホール形成用開口部とを有するレジストパターンを形成する工程と、
前記レジストパターン及び前記マスクパターンを用いて、前記絶縁膜のうちの前記第３のトレンチ形成用開口と重なる位置に第１のトレンチを形成するとともに、前記絶縁膜のうちの前記コンタクトホール形成用開口と重なる位置にコンタクトホールを形成する工程と、
前記レジストパターンを除去した後、前記マスクパターンを用いて、前記絶縁膜のうちの前記第２のトレンチ形成用開口と重なる位置に、前記コンタクトホールが開口する底面を有する第２のトレンチを形成する工程とを備えている半導体装置の製造方法。
【請求項１２】
請求項１１に記載の半導体装置の製造方法において、
前記第２のトレンチを形成する工程では、前記第１のトレンチを掘り進め、前記第１のトレンチを前記第２のトレンチよりも深く形成する半導体装置の製造方法。
【請求項１３】
請求項１１または１２に記載の半導体装置の製造方法において、
前記第２のトレンチの内壁の一部と前記コンタクトホールの内壁の一部とは、前記第２のトレンチ形成用開口の端部と重なる位置において同一面内に形成される半導体装置の製造方法。
【請求項１４】
請求項１１〜１３のうちいずれか１つに記載の半導体装置の製造方法において、
前記コンタクトホール及び前記第１のトレンチを形成する工程では、前記コンタクトホールを形成するための前記絶縁膜のエッチングレートが前記第１のトレンチを形成するための前記絶縁膜のエッチングレートと同等以上である半導体装置の製造方法。
【請求項１５】
請求項１１〜１４のうちいずれか１つに記載の半導体装置の製造方法において、
前記半導体基板上に形成された前記絶縁膜は、下層絶縁膜と、前記下層絶縁膜上に形成された上層絶縁膜とを有しており、
前記第２のトレンチの形成後、前記上層絶縁膜を除去する工程をさらに備えている半導体装置の製造方法。
【請求項１６】
請求項１１〜１５のうちいずれか１つに記載の半導体装置の製造方法において、
前記第２のトレンチの形成後に、前記コンタクトホールに埋め込まれたコンタクトと、前記第１のトレンチに埋め込まれた第１の配線と、前記第２のトレンチに埋め込まれ、前記コンタクトに接続された第２の配線とを形成する工程をさらに備えている半導体装置の製造方法。
【請求項１７】
請求項１〜１６のうちいずれか１つに記載の半導体装置の製造方法において、
前記第１のトレンチは、前記第２のトレンチが形成される領域よりも高電圧駆動される領域に形成される半導体装置の製造方法。
【請求項１８】
半導体基板上に形成された第１の絶縁膜と、
前記第１の絶縁膜内に形成された第１の配線と、
前記第１の絶縁膜内に形成され、前記第１の配線よりも配線高さが高い第２の配線と、
前記第１の絶縁膜内に形成され、前記第１の配線に接続されたコンタクトとを備え、
前記第１の配線、前記第２の配線、及び前記コンタクトのそれぞれは導電性のバリア膜と、前記バリア膜上に形成された金属膜とで構成され、
前記第１の配線と前記コンタクトとの境界には前記バリア膜が形成されていない半導体装置。
【請求項１９】
請求項１８に記載の半導体装置において、
前記第１の絶縁膜内に形成され、前記第１の配線と同等の幅及び配線高さを有する第３の配線をさらに備えている半導体装置。
【請求項２０】
請求項１８または１９に記載の半導体装置において、
前記半導体基板と前記第１の絶縁膜の間に形成された第２の絶縁膜と、
前記第２の絶縁膜内に形成された下層配線とをさらに備え、
前記第２の配線は前記下層配線に直接接続されている半導体装置。
【請求項２１】
半導体基板上に形成された第１の絶縁膜と、
前記第１の絶縁膜内に形成された第１の配線と、
前記第１の絶縁膜内に形成され、前記第１の配線よりも配線高さが高い第２の配線と、
前記半導体基板と前記第１の絶縁膜の間に形成された第２の絶縁膜と、
前記第２の絶縁膜内に形成された下層配線とを備え、
前記第２の配線は前記下層配線に直接接続されている半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１１−１７１７０５（Ｐ２０１１−１７１７０５Ａ）
【公開日】平成２３年９月１日（２０１１．９．１）
【国際特許分類】
【出願番号】特願２０１０−２４６３２０（Ｐ２０１０−２４６３２０）
【出願日】平成２２年１１月２日（２０１０．１１．２）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２３年９月１日（２０１１．９．１）
【国際特許分類】
【出願日】平成２２年１１月２日（２０１０．１１．２）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]