【課題】平坦性の高いパターンを形成する。
【解決手段】基板上に第１配線４０と、第１配線４０より幅狭で第１配線４０に接続される第２配線４１とが形成される。基板上の第１配線形成領域５２及び第２配線形成領域５４に跨る第１導電層Ｆ１を成膜する工程と、第１配線形成領域５２においては第１導電層Ｆ１上に積層状態で、且つ第２配線形成領域５４においては第１導電層Ｆ１に対して非積層状態で配置される第２導電層Ｆ２を成膜する工程とを有する。 （もっと読む）

【課題】コンタクト構造の煩雑化を抑制しつつ、コンタクト抵抗を低減させる。
【解決手段】エピタキシャル成長により、単結晶半導体層７ａ、７ｂをＬＤＤ層５ａ、５ｂ上に選択的に形成し、層間絶縁膜９および単結晶半導体層７ａ、７ｂをそれぞれ介してソース層８ａおよびドレイン層８ｂをそれぞれ露出させる開口部１０ａ、１０ｂを形成した後、バリアメタル膜１１ａ、１１ｂをそれぞれ介して埋め込まれたプラグ１２ａ、１２ｂを開口部１０ａ、１０ｂ内にそれぞれ形成する。 （もっと読む）

本発明は、基板（１１）と、少なくとも一つの半導体素子（Ｅ）を設けた半導体本体（１２）とを有し、単結晶シリコン（１）領域を具え、該単結晶シリコン領域（１）の上に金属シリサイド領域（３）を設け、そして金属シリサイド領域（３）の上に低結晶性シリコン領域（４）を設け、その後、低結晶性シリコン領域（４）を加熱することにより高結晶性を有するエピタキシャルシリコン領域（２）に変化させ、その処理の間に金属シリサイド領域（３）を低結晶性シリコン領域（４）の下部からエピタキシャルシリコン領域（２）の上へと移動させることにより、単結晶シリコン領域（１）の上にエピタキシャルシリコン領域（２）を形成する、半導体デバイス（１０）の製造方法に関する。上記本発明によれば、金属シリサイド領域（３）より高い位置に、孔（６）を設けた絶縁層（５）を形成し、低結晶性シリコン領域（４）を孔（６）中および絶縁層（５）の上に析出させ、絶縁層（５）上の低結晶性シリコン領域（４）の一部（４Ａ、４Ｂ）を平坦化処理により取り除き、その後にエピタキシャルシリコン領域（２）を形成する。この方法では、自己整合方式で金属シリサイドコンタクト（領域）が設けられており、そしてトランジスタのような半導体素子（Ｅ）の一部を形成できる、エピタキシャルシリコン領域（２）、好ましくはナノワイヤ（２）が簡単に得られる。
（もっと読む）

本発明は、基板（１１）と、少なくとも１つの半導体素子（Ｅ）を備える半導体本体（１２）とを有する半導体デバイス（１０）の製造方法であって、この半導体本体（１２）の表面上にメサ型半導体領域（１）が形成され、メサ型半導体領域（１）の頂部上での厚みがメサ型半導体領域（１）に隣接する領域（３）における厚みよりも小さな絶縁層（２）が、このメサ型半導体領域を覆って堆積され、次いで、メサ型半導体領域（１）の上側がなくなるように、メサ型半導体領域（１）の頂部の絶縁層（２）の一部を除去した後、メサ型半導体領域（１）に接触する導電膜（４）を、得られた構造を覆って堆積する方法に関する。本発明によれば、絶縁層（２）は、高密度プラズマ堆積プロセスを用いて堆積される。このような処理は、特に、例えばナノワイヤ形成のような小さなメサ型領域（１）を有するデバイスの製造方法に適している。好ましくは、絶縁層（２）の堆積前に、薄い更なる絶縁層（５）を、他の共形的堆積プロセスを用いて堆積する。
（もっと読む）

誘電体膜を硬化させる多段階システム及び方法。当該システムは、前記誘電体膜中の、たとえば水分のような汚染物の量を減少させるように備えられた乾燥システムを有する。当該システムはさらに、前記誘電体膜を硬化させるために、前記乾燥システムと結合し、かつ紫外(UV)放射線及び赤外(IR)放射線によって前記誘電体膜を処理するように備えられた硬化システムを有する。
（もっと読む）

【課題】この発明は、有機半導体に対するダメージが少なく、且つ、外部制御回路と良好な接続が可能で、狭間隔の場合でも有効なパッド部を提供する。
【解決手段】第一の金属配線群と、この第一の金属配線群とは開口部を有する絶縁膜を介して配置され、個々の第一の金属配線夫々に個々に前記開口部位置で電気的に接続され、更に外部の電気回路と電気的に接続される第二の金属配線群を有する半導体装置用電気回路において、前記第二の金属配線の前記外部の電気回路と電気的に接続される接続領域は、前記第一の金属配線との接続領域より狭幅に形成する。 （もっと読む）

【課題】小さな断面積の凸状半導体層であってもコンタクト部との接触面積を大きくすることによってコンタクト抵抗を低く抑えることのできる手法を提供する。
【解決手段】半導体基板上に形成された凸状半導体層と、前記凸状半導体層の天面と側壁の一部とに接触し前記凸状半導体層と電気的に接続されるコンタクト部とを備えることを特徴とする半導体装置。 （もっと読む）

【課題】低コスト化を図るとともに、生産性の向上を図ることができる構造体の製造方法、構造体、およびデバイスを提供すること。
【解決手段】基板２上に所定のパターンをなす膜３を形成してなる構造体１を製造する方法であって、膜３のパターンと同パターンをなす凹部４３を有する型４を基板２に接合して、型４の凹部４３の内面と基板２とで画成された空間４４を形成する工程と、空間４４に液状材料３Ｌを充填する工程と、液状材料３Ｌを硬化または固化させて、膜３のパターンと同パターンをなす固体膜３Ｓを形成する工程と、型４を基板２から離間させ、固体膜３Ｓを膜３とする工程とを有する。 （もっと読む）

【課題】バンクにクラックが発生することを抑制し、膜パターンを良好に形成することが
できる膜パターンの形成方法を提供する。
【解決手段】 機能液を基板上に供給して膜パターンを形成する際、基板上にバンクを形
成する工程と、バンクによって区画された領域に機能液を供給する工程と、バンクを焼成
する工程とを経て形成する。バンク表面の撥液性物質を除去するために、焼成を所定のガ
ス雰囲気下で行う。 （もっと読む）

【課題】バンクにクラックが発生することを抑制し、膜パターンを良好に形成することが
できる膜パターンの形成方法を提供する。
【解決手段】 機能液を基板上に供給して膜パターンを形成する際、基板上にバンクを形
成する工程と、バンクによって区画された領域に機能液を供給する工程と、バンクを焼成
する工程とを経て形成する。機能液を供給した後、焼成前及び焼成中の少なくとも一方で
バンク表面の撥液性物質を除去するための処理を行う。 （もっと読む）

【課題】 本発明は、簡易な製造工程で高精細なパターン状に導電性パターン等を効率よく形成可能なパターン形成体の製造方法、およびその方法により形成されたパターン形成体を用いた配線基板の製造方法や有機薄膜トランジスタの製造方法等を提供することを主目的としている。
【解決手段】 上記目的を達成するために、本発明は、光触媒を含有する光触媒含有層および基体を有する光触媒含有層側基板の光触媒含有層と、撥水性を有する樹脂製基材とを対向させて配置し、パターン状にエネルギーを照射することにより、前記樹脂製基材上に水との接触角が低下した濡れ性変化パターンをパターン状に形成するエネルギー照射工程を有することを特徴とするパターン形成体の製造方法を提供する。 （もっと読む）

【課題】塗布技術を用いながらも、表面平坦性を確保しつつ薄型化された導電性パターンを形成可能な方法を提供する。
【解決手段】金属微粒子ｓを溶媒中に分散させてなるペースト材料を基板１上に塗布してペースト材料膜３を塗布成膜する。ペースト材料膜３を焼成処理して導電性材料膜５とする。導電性材料膜５をパターニングすることにより導電性パターン５ａを形成する。その後、この導電性パターン５ａをゲート電極とし、これを覆う状態でゲート絶縁膜を形成し、この上部にソース／ドレイン電極を形成する。次に、ソース／ドレイン電極間におけるゲート絶縁膜上に半導体薄膜を形成する。 （もっと読む）

【課題】基板上に設けられた半導体素子を複数積層させた場合であっても、積層した半導体素子が基板を通して電気的に接続可能となる半導体装置およびその作製方法を提供することを目的とする。
【解決手段】基板の一方の面に選択的に凹部または基板の一方の面から他方の面に貫通する開口部を形成し、基板の一方の面および凹部または開口部を覆うようにトランジスタを有する素子群を形成し、基板を他方の面から薄膜化することによって、凹部または開口部に形成された素子群を露出させることを特徴としている。基板を薄膜化する手段としては、基板の他方の面から研削処理、研磨処理、化学処理によるエッチング等を行うことによって基板を部分的に除去することによって行うことができる。 （もっと読む）

【課題】プロセス工程の数が従来のリフトオフ方法より少なく、基板との密着性が良好な薄膜パターンの形成が可能な微細加工方法を提供すること。基板との密着性に優れたパターニングされた被加工薄膜を有する微細加工構造を提供すること。移動度が優れた有機トランジスタの作成が可能な微細加工方法及び電子デバイスを提供すること。
【解決手段】基体１上にレジスト膜２を形成する工程、レジスト膜２をパターン露光する工程、現像を行うことなくレジスト膜２上に被加工薄膜４を形成する工程、レジスト膜２の非露光部２ｂとその上の被加工薄膜４とをリフトオフする工程、を順次行うことを特徴とする。パターン化された被加工薄膜４ａと基板１との間に、露光されたレジストパターン２ａが介在していることを特徴とする。 （もっと読む）

【課題】幅の異なる幾つかの領域を有するパターン形成領域に機能液を配置する場合等において、形成される膜パターン間での膜厚さを無くした該膜パターンの形成方法を提供する。
【解決手段】本発明の膜パターンの形成方法は、基板１８上に第１バンク層３５と第２バンク層３６とを積層形成する工程と、前記第１バンク層３５及び第２バンク層３６をパターニングすることで、第１のパターン形成領域５５と、該第１のパターン形成領域５５に連続し、かつ該第１のパターン形成領域５５より幅が広い第２のパターン形成領域５６とからなるパターン形成領域１３を有するバンク３４を形成する工程と、を有し、前記パターン形成領域１３に臨む前記第１バンク層３５の側壁３５ｓの接触角が、水を含む機能液に対して５０°未満であり、前記第２バンク層３６の接触角が前記第１バンク層３５の接触角より大きい角度である前記バンク３４を設けることを特徴とする。 （もっと読む）

【課題】従来の技術による諸問題を解決するためのＡＭＯＬＥＤの製作方法を提供する。
【解決手段】この発明による方法は、基板を設け、少なくとも一つのデータラインと少なくとも一つのドレイン金属とを基板に形成し、基板にバッファ絶縁層を形成し、バッファ絶縁層に少なくとも一つのアクティブ層を形成し、アクティブ層とバッファ絶縁層とにゲート絶縁層を形成し、アクティブ層の上方にあるゲート絶縁層にゲート金属を形成し、ゲート金属を自己整合用マスクとして使用してアクティブ層に対してイオンをドープし、ゲート金属の対応する側にソースとドレインとを形成し、複数のビアホールをゲート絶縁層に形成し、複数の透明電極を夫々のビアホールとゲート絶縁層とに形成し、画素規定層を形成して透明電極を露出させ、透明電極にＬＥＤを形成するステップを含む。 （もっと読む）

【課題】材料の利用効率を向上させ、かつ、作製工程を簡略化して作製可能な薄膜トランジスタ及びその作製技術を提供することを目的とする。また、薄膜トランジスタを構成する配線等のパターンを、所望の形状で制御性よく形成できる技術を提供することも目的とする。
【解決手段】薄膜トランジスタが有する配線や電極パターンは、第１の領域及び第２の領域を有する絶縁表面上に設けられた配線層と、配線層に接する電極層とを有し、前記配線層は前記第２の領域に設けられ、電極層は第１の領域に設けられ、電極層及び配線層に対するぬれ性は、前記第１の領域より前記第２の領域が高い領域に設けられる。 （もっと読む）

【課題】幅の異なるＬＤＤ領域を自己整合的に形成し、それらの幅を個々の回路に応じて精密に制御する作製方法を提供する。
【解決手段】回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルを用いることによって、ゲート電極の膜厚の薄い領域の幅を自由に設定でき、そのゲート電極をマスクとして自己整合的に形成できる２つのＬＤＤ領域の幅を個々の回路に応じて異ならせることができる。なお、一つのＴＦＴにおいて、幅の異なる２つのＬＤＤ領域は、両方ともゲート電極と重なる構造である。 （もっと読む）

【課題】チップサイズの増大を抑制しつつ、絶縁体上に配置された導電型の異なる電界効果型トランジスタ下にフィールドプレートを形成する。
【解決手段】素子分離絶縁層７ａにまたがるように配置されたゲート電極１０ａをゲート絶縁膜８ａ、９ａをそれぞれ介して単結晶半導体層５ａ、６ａ上に形成し、ゲート電極１０ａを挟み込むように配置されたＰ型ソース層１１ａおよびＰ型ドレイン層１２ａを単結晶半導体層５ａに形成し、ゲート電極１０ａを挟み込むように配置されたＮ型ソース層１３ａおよびＮ型ドレイン層１４ａを単結晶半導体層６ａに形成し、ゲート電極１０ａ、素子分離絶縁層７ａおよび絶縁層４ａを貫通して半導体層３ａに接続された埋め込み電極１５ａを形成する。 （もっと読む）

半導体装置の異なる、積み重ねられる金属性層の間の導通及びビアが、機械的な歪によって機械的に損傷されることがある。本発明の模範的な具体例によれば、この機械的な歪が基材に対する構造を通じて基礎構造の格子並びに基礎構造によって接続される分離の及び不動態の層によって移され得る。これは半導体装置の寿命の増大を提供し得る。
（もっと読む）