導電性パターンの形成方法、半導体装置の製造方法、および有機電界発光素子の製造方法
【課題】塗布技術を用いながらも、表面平坦性を確保しつつ薄型化された導電性パターンを形成可能な方法を提供する。
【解決手段】金属微粒子ｓを溶媒中に分散させてなるペースト材料を基板１上に塗布してペースト材料膜３を塗布成膜する。ペースト材料膜３を焼成処理して導電性材料膜５とする。導電性材料膜５をパターニングすることにより導電性パターン５ａを形成する。その後、この導電性パターン５ａをゲート電極とし、これを覆う状態でゲート絶縁膜を形成し、この上部にソース／ドレイン電極を形成する。次に、ソース／ドレイン電極間におけるゲート絶縁膜上に半導体薄膜を形成する。
【解決手段】金属微粒子ｓを溶媒中に分散させてなるペースト材料を基板１上に塗布してペースト材料膜３を塗布成膜する。ペースト材料膜３を焼成処理して導電性材料膜５とする。導電性材料膜５をパターニングすることにより導電性パターン５ａを形成する。その後、この導電性パターン５ａをゲート電極とし、これを覆う状態でゲート絶縁膜を形成し、この上部にソース／ドレイン電極を形成する。次に、ソース／ドレイン電極間におけるゲート絶縁膜上に半導体薄膜を形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、導電性パターンの形成方法、半導体装置の製造方法、および有機電界発光素子の製造方法に関し、特には塗布技術を適用して微細な導電性パターンを精度良好に形成する方法、この形成方法を適用する半導体装置の製造方法および有機電界発光素子の製造方法に関する。
【背景技術】
【０００２】
薄膜トランジスタ（thin film transistor）は、電子回路、特にはアクティブマトリックス型のフラットパネルディスプレイにおける画素トランジスタとして広く用いられている。
【０００３】
現在、大部分の薄膜トランジスタは、半導体層（活性層）としてアモルファスシリコンまたは多結晶シリコンを用いるＳｉ系無機半導体トランジスタである。これらの製造は、半導体層の形成に化学気相成長法（Chemical Vapor Deposition；ＣＶＤ）などの真空処理装置を必要とする成膜方法を用いるため、プロセスコストが高い。
【０００４】
これに対して、有機半導体を利用した有機薄膜トランジスタは、チャネル層となる半導体薄膜を、真空処理装置を用いずに塗布成膜することが可能である。このため、低コスト化に有利である。また、チャネル層だけではなく、ゲート絶縁膜、ソース／ドレイン電極、さらにはゲート電極にも、塗布系材料を用いることにより、さらなる低コスト化が図られる。
【０００５】
図４は、有機薄膜トランジスタの一構成例を示す断面図である。この図に示す有機薄膜トランジスタ１００は、ボトムゲート型であり、例えばガラス基板１０１上に、ゲート電極１０２がパターン形成されており、このゲート電極１０２を覆う状態でゲート絶縁膜１０３が設けられている。そして、ゲート絶縁膜１０３上におけるゲート電極１０２を狭持する位置に、ソース／ドレイン電極１０４がパターン形成されている。また、少なくともソース／ドレイン電極１０４で挟まれたゲート絶縁膜１０３上に、例えばペンタセンからなる有機半導体薄膜１０５が設けられている（例えば下記非特許文献１参照）。このような構成の有機薄膜トランジスタ１００を作製する場合には、ガラス基板１０１側の構成要素から順に形成される。
【０００６】
そして、以上のような有機薄膜トランジスタの製造において、ゲート電極１０２やソース／ドレイン電極１０４の形成に、塗布系材料を用いたパターン形成を行う場合、インクジェット印刷法や、スクリーン印刷法が行われる（例えば下記特許文献１参照）。
【０００７】
【非特許文献１】IEEE TRANSACTIONS ON ELECTRON DEVICES、1999年6月6日、VOL.46、NO.6、p.1258-1263（特にFig1.)
【特許文献１】特開２００４−８８０９０号公報（特に第７８段落および第８０段落）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述した印刷法を、導電性パターンの形成に適用する場合には、それぞれ以下のような問題があった。
【０００９】
すなわち、スクリーン印刷法の場合、印刷膜厚が数μｍにもなる。このため、図４に示した構成において、スクリーン印刷法を適用してゲート電極１０２をパターン形成した場合、ゲート電極１０２の膜厚が数μｍにもなる。これに対して、このゲート電極１０２を覆う状態で設けられたゲート絶縁膜１０３は、５００ｎｍ程度でしかない。このため、厚膜のゲート電極１０２の側壁段差部Ａにおいて、ゲート絶縁膜１０３の段切れが起こりやすく、この上部に形成されたソース／ドレイン電極１０４とゲート電極１０２との短絡を引き起こす要因となる。また、スクリーン印刷法によって形成可能な最小線幅は、５０μｍ程度であり、微細パターンの形成には限界がある。
【００１０】
一方、インクジェット印刷法は、数μｍの粒子径の液滴を、基板表面の所定箇所に吹き付けて塗布する印刷方法である。したがって、図５に示すように、インクジェット印刷法によって用法で形成されたゲート電極１０２は、吹き付けられた複数の液滴ｍによって構成された状態となり、表面平坦性が低い。したがって、このゲート電極１０２上を覆うゲート絶縁膜１０３の表面も、ゲート電極１０２の表面状態の影響を受けるため充分な平坦性を得ることが困難である。ここで、上述したような有機薄膜トランジスタのデバイス性能は、チャネル形成領域Ｂにおける有機半導体薄膜１０５の成膜状態によって大きく左右され、有機半導体薄膜１０５の下地界面が平坦に保たれていることが重要である。このため、上述したように、ゲート電極１０２の上方におけるゲート絶縁膜１０３の表面の平坦性が充分でない場合には、成膜状態良好に有機半導体薄膜１０５を形成することが困難である。これは、有機薄膜トランジスタのデバイス性能を低下させる要因となる。
【００１１】
そこで本発明は、塗布技術を用いながらも、表面平坦性を確保しつつ薄型化された導電性パターンを形成可能な方法を提供すること、およびこの形成方法を適用することにより塗布技術を用いながらも、装置特性の向上を図ることが可能な半導体装置の製造方法および有機電界発光素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
このような目的を達成するための本発明の導電性パターンの形成方法は、次の手順で行われることを特徴としている。先ず、金属微粒子を溶媒中に分散させてなるペースト材料を基板上に塗布してペースト材料膜を塗布成膜する。次に、ペースト材料膜を焼成処理して導電性材料膜とする。その後、導電性材料膜をパターニングして導電性パターンを形成する。
【００１３】
このような形成方法では、塗布成膜によって表面平坦にペースト材料膜を成膜した後、このペースト材料膜を焼成処理することによって固化して導電性材料膜としている。これにより、塗布成膜によって得られた表面平坦性を維持した導電性材料膜が形成される。したがって、この導電性材料膜をパターニングして得られた導電性パターンは、表面平坦性を有して形成される。また、ペースト材料膜の膜厚は、塗布されるペースト材料の粘度によって調整されるため、ある程度に薄膜化したペースト材料膜を形成することで、導電性パターンの厚膜化が抑えられる。
【００１４】
また本発明は、上述した導電性パターンの形成方法を適用した半導体装置の製造方法でもあり、この形成方法によって下部電極を形成した後、これを覆う状態で絶縁膜を形成し、さらに絶縁膜上に上部電極を形成する。ここで、例えば、下部電極はゲート電極またはソース／ドレイン電極として形成される。また絶縁膜はゲート絶縁膜として形成される。
【００１５】
このような半導体装置の製造方法によれば、上述した本発明の導電性パターンの形成方法を下部電極の形成に適用することにより、表面平坦でかつ薄型化された下部電極を覆う状態で絶縁膜が形成されることになる。このため、下部電極による段差が小さく抑えられた基板上に下部電極側壁において段切れを発生させることなく絶縁膜が形成される。これにより、この絶縁膜を介して形成される下部電極−上部電極間の絶縁性が確保される。また、絶縁膜は、下地の下部電極の表面形状を引き継いだ表面平坦な絶縁膜が形成される。このため、下部電極上に絶縁膜を介して形成された半導体薄膜は、表面平坦な絶縁膜上に膜質の良好に形成されたものとなる。
【００１６】
さらに本発明は、下部電極と上部電極との間に、少なくとも発光層を備えた有機層を狭持してなる有機電界発光素子の製造方法であって、上述した導電性パターンの形成方法を適用して下部電極を形成することを特徴としている。
【００１７】
このような有機電界発光素子の製造方法によれば、上述した本発明の導電性パターンの形成方法を下部電極の形成に適用することにより、表面平坦に形成された下部電極上に有機層を介して上部電極が形成されることになる。このため、上部電極−下部電極の間隔、すなわち有機層の膜厚が高精度に均一化された有機電界発光素子が得られる。
【発明の効果】
【００１８】
以上説明したように、本発明の導電性パターンの形成方法によれば、低コスト化が期待される塗布技術を用いながらも、表面平坦でかつ薄型化された導電性パターンを得ることが可能となる。
【００１９】
そして、本発明の半導体装置の製造方法によれば、このような導電性パターンの形成方法を適用して下部電極を形成することにより、絶縁膜を挟んで配置された下部電極と上部電極との間の絶縁性を確実に確保することが可能であり、しかもこの絶縁膜上に膜質の良好な半導体薄膜を形成することが可能であるため、特性の良好な半導体装置を得ることができる。
【００２０】
さらに本発明の有機電界発光素子の製造方法によれば、このような導電性パターンの形成方法を適用して下部電極を形成することにより、下部電極−上部電極の間隔、すなわち有機層の膜厚を高精度に均一化することができるため、発光特性の良好な有機電界発光素子を得ることができる。
【発明を実施するための最良の形態】
【００２１】
以下本発明の実施の形態を図面に基づいて詳細に説明する。
【００２２】
＜導電性パターンの形成方法＞
図１は、本発明を適用した導電性パターンの形成方法の一例を示す断面工程図である。ここでは、図１を用いて導電性パターンの形成方法の実施形態を説明する。
【００２３】
先ず、図１（１）に示すように、基板１上に、金属微粒子ｓを分散させたペースト材料を塗布してなるペースト材料膜３を塗布成膜する。
【００２４】
基板１は、ガラス基板、酸化シリコン基板、サファイア基板、ポリエーテルスルフォン（ＰＥＳ）やポリエチレンナフタレート（ＰＥＮ）などのプラスチックフィルム等の絶縁性の基板であれば良い。
【００２５】
また、ペースト材料膜３を構成するペースト材料としては、金属微粒子ｓを、樹脂、粘着剤、有機溶媒などの結合剤を用いて分散させてのり状にしたものであり、銀ペースト、金ペースト、銅ペースト、ニッケル系ペーストなどが用いられる。このようなペースト材料は、目的とする導電性パターンの膜厚に合わせた膜厚ｗでペースト材料膜３が塗布成膜されるように、粘度が調整されていることとする。具体的には、ペースト材料の粘度は、動粘度５〜５０ｃｓｔの範囲、粘度１〜１００ｃＰの範囲で設定されることとする。また、ペースト材料は、塗布成膜されたペースト材料膜３を後に説明するように焼成した後の導電性が１〜１００μΩｃｍの範囲となるように調整されていることとする。このようなペースト材料の一例として、銀ナノペースト［藤倉化成株式会社製：ＸＡ−９０６９（商品名）］を使用する。
【００２６】
そして、基板１上へのペースト材料の塗布は、スピンコート法、キャップコート法、スプレーコート法、スクリーン印刷法などの塗布法の中から適宜選択された方法で行われる。ここでは、例えばスピンコート法によって７０ｎｍの膜厚ｗのペースト材料膜３を塗布成膜する。
【００２７】
次に、図１（２）に示すように、ペースト材料膜（３）を焼成処理して導電性材料膜５とする。ここでは、用いるペースト材料が、充分に焼成される温度と時間での焼成処理を行うこととし、例示した銀ナノペーストを用いた場合には、例えば１５０℃の加熱プレート上で６０分間の焼成処理を行うこととする。このような焼成処理により、ペースト材料膜（３）中の樹脂、粘着剤、有機溶媒などが除去され、金属微粒子ｓ間が結合して固化した導電性材料膜５が得られる。
【００２８】
その後、図１（３）に示すように、導電性材料膜５上に、ここで形成する導電性パターンを転写したマスクパターン７を形成する。このマスクパターン７は、リソグラフィー技術を適用して形成したレジストパターンであっても良く、インクジェット印刷、スクリーン印刷、またはスタンプ印刷などの印刷技術を適用して形成したパターンであっても良い。ただし、微細なレジストパターン７を高精度に形成する必要が有る場合には、リソグラフィー技術を適用することが好ましい。
【００２９】
次いで、図１（４）に示すように、マスクパターン７上からの導電性材料膜５の選択的なウエットエッチングまたはドライエッチングエッチングにより、導電性材料膜５をパターニングする。これにより、導電性材料膜５をパターニングしてなる導電性パターン５ａを形成する。
【００３０】
以上の後、図１（５）に示すように、導電性パターン５ａ上に残ったマスクパターン７を除去する。ここでは、基板１および導電性パターン５ａに対してマスクパターン７のみが選択的に除去されるようなリムーバーを用いることとする。
【００３１】
以上、図１を用いて説明した導電性パターンの形成方法によれば、塗布成膜によって表面平坦にペースト材料膜３を成膜した後、ペースト材料膜３を焼成処理することによって固化させて導電性材料膜５としている。これにより、塗布成膜によって得られた表面平坦性を維持したラフネスの小さい導電性材料膜５が形成される。
【００３２】
したがって、この導電性材料膜５をパターニングして得られた導電性パターン５ａは、表面平坦性を有して形成される。また、ペースト材料膜３の膜厚ｗは、塗布成膜に用いられるペースト材料の粘度によって調整されるため、ある程度にまで薄膜化したペースト材料膜３および導電性材料膜５を形成することが可能であり、これにより導電性パターン５ａの厚膜化が抑えられる。
【００３３】
この結果、低コストな塗布技術を適用して、表面平坦でかつ薄型化された導電性パターン５ａを得ることが可能となる。そして、このような導電性パターン５ａが得られることにより、この導電性パターン５ａを覆う状態で成膜される絶縁膜の段差側壁部における段切れが防止され、絶縁膜上に形成される上層の導電性パターンとの絶縁性を確実にすることが可能である。また、導電性パターン５ａが表面平坦であることにより、導電性パターン５ａ上における絶縁膜の表面平坦性も確保される。このため、例えばこの絶縁膜上に半導体薄膜を形成する場合に、その成長が阻害されることはなく、膜質の良好な半導体薄膜を形成することが可能である。
【００３４】
さらに、導電性材料膜５のパターニングを、リソグラフィー技術を適用して形成したマスクパターンを用いて行うようにすることで、微細な導電性パターン５ａを位置精度良好に形成することも可能である。
【００３５】
＜半導体装置の製造方法＞
図２は、本発明を適用した半導体装置の製造方法の一部を示す断面工程図である。本実施形態で説明する半導体装置の製造方法は、チャネル層として有機半導体薄膜を用いたボトムゲート型の薄膜トランジスタの製造方法であり、図１を用いて説明した導電性パターンの形成方法を含み、これに連続して図２に示す以下の手順が行われる。
【００３６】
すなわち先ず、図２（１）に示すように、上述した導電性パターンの形成方法に従って、基板１上に、下部電極としてゲート電極５ａを形成する。このゲート電極５ａが、図１を用いて説明した導電性パターンであり、上述した形成方法にしたがって表面平坦でかつ薄い膜厚で形成される。
【００３７】
次に、図２（２）に示すように、ゲート電極５ａを覆う状態で、基板１上にゲート絶縁膜１１を形成する。ゲート絶縁膜１１は、ポリビニルフェノール、ポリメチルメタクリレート、ポリスチレン、ポリメチルスチレン等の有機絶縁材料や、酸化シリコン（ＳｉＯ2）、窒化シリコン（ＳｉＮ）、酸化アルミニウム（Ａｌ2Ｏ3）、酸化ハフニウム（ＨｆＯ2）等の無機絶縁材料、さらには有機材料と無機材料との複合絶縁材料など、絶縁性を有する材料であれば良い。このようなゲート絶縁膜１１の形成には、スピンコート法の他に、キャップコート法、スタンプ印刷、インクジェット印刷、スクリーン印刷等の印刷技術を用いてもよい。また選択した材料によっては、真空蒸着法、スパッタ法、ＣＶＤ法などを用いても良い。ただし、プロセスのコストダウンを考慮すれば、スピンコート法や印刷技術を適用することが好ましい。
【００３８】
次いで、図２（３）に示すように、ゲート絶縁膜１１上において下層のゲート電極５ａを狭持する位置に、上部電極としてソース／ドレイン電極１３を形成する。これらのソース／ドレイン電極１３は、金（Ａｕ）、チタン（Ｔｉ）、銀（Ａｇ）等の金属材料、銀ペーストなどの金属分散材料、ポリ(３，４-エチレンジオキシチオフェン)/ポリ(4-スチレンスルホナート)(ＰＥＤＯＴ／ＰＳＳ)や、ポリアニリンなどの導電性高分子を用いて形成される。
【００３９】
このようなソース／ドレイン電極１３の形成は、ゲート電極５ａの形成と同様に、図１を用いて説明した導電性パターンの形成方法を適用して行っても良い。さらにソース／ドレイン電極１３の形成は、上述した印刷技術を適用し、成膜と同時にパターン形成を行うことが、プロセスのコストダウンの点からすれば好ましい。
【００４０】
尚、この他にも、ソース／ドレイン電極１３の形成は、レジストパターンの形成と、の後の電極材料膜の成膜と、レジストパターンの除去による電極材料膜の部分的除去とを順に行うリフトオフ法によって行っても良い。さらに、電極材料膜の成膜と、その後のレジストパターンの形成と、レジストパターンをマスクにした電極材料膜のパターンエッチングによって行っても良い。これらの形成方法において、電極材料膜の成膜は、選択した材料により、スピンコート法や印刷技術を適用した成膜方法、真空蒸着法、スパッタ法、ＣＶＤ法などが用いられる。またレジストパターンの形成は、通常のリソグラフィー法に限定されることはなく、電子線リソグラフィーを適用しても良い。
【００４１】
以上の後、図２（４）に示すように、ソース／ドレイン電極１３間の位置に、半導体薄膜１５を形成する。この半導体薄膜１５は、ポリ３ヘキシルチオフェン（Ｐ３ＨＴ）等の高分子系の有機半導体材料や、ペンタセン、アントラセン、フタロシアニン、ポルフィリン等の低分子系の有機半導体材料を用いて構成される。このような半導体薄膜１５の形成は、上述した印刷技術を適用し、成膜と同時にパターン形成を行うことが、プロセスのコストダウンの点からすれば好ましい。
【００４２】
尚、この他にも、半導体薄膜１５の形成は、レジストパターンの形成と、その後の電極材料膜の成膜と、レジストパターンの除去による電極材料膜の部分的除去とを順に行うリフトオフ法によって行っても良い。さらに、電極材料膜の成膜と、その後のレジストパターンの形成と、レジストパターンをマスクにした電極材料膜のパターンエッチングによって行っても良い。これらの形成方法において、電極材料膜の成膜は、選択した材料により、スピンコート法や印刷技術を適用した成膜方法、真空蒸着法、スパッタ法、ＣＶＤ法などが用いられる。またレジストパターンの形成は、通常のリソグラフィー法に限定されることはなく、電子線リソグラフィーを適用しても良い。
【００４３】
尚、図２（３）を用いて説明したソース／ドレイン電極１３の形成工程と、図２（４）を用いて説明した半導体薄膜１５の形成工程とは、逆の手順で行っても良い。さらに、上述した実施形態の製造手順は、半導体薄膜１５を無機材料で構成した場合にも適用可能である。
【００４４】
以上のような手順によって、基板１上にボトムゲート型の薄膜トランジスタ（半導体装置）１７が形成される。
【００４５】
以上説明した半導体装置の製造方法によれば、図１を用いて説明した導電性パターンの形成方法を下部電極となるゲート電極５ａの形成に適用することにより、表面平坦でかつ薄型化されたゲート電極５ａが得られ、これを覆う状態でゲート絶縁膜１１が形成されることになる。このため、ゲート電極５ａによる段差が小さく抑えられた基板１上に、ゲート電極５ａの側壁部分Ａにおいて段切れを発生させることなくゲート絶縁膜１１が形成される。したがって、このゲート絶縁膜１１によって、ゲート電極１１とソース／ドレイン電極１５との間の絶縁性を確保することができる。また、この側壁部分Ａにおいてのソース／ドレイン電極１３の段切れも防止される。
【００４６】
さらに、ゲート電極５ａが表面平坦であることにより、ゲート電極５ａ上におけるゲート絶縁膜１１部分、すなわちチャネル形成領域Ｂの表面平坦性も確保される。このため、このゲート絶縁膜１１上に形成される半導体薄膜１５は、チャネル形成領域Ｂにおいて、その成長が阻害されることはなく、膜質の良好な半導体薄膜１５を形成することが可能である。
【００４７】
以上の結果、ゲート電極５ａの形成に塗布法を適用しながらも、特性の良好な薄膜トランジスタ１７を得ることが可能になる。
【００４８】
以上説明した実施形態においては、ボトムゲート型の薄膜トランジスタの製造に本発明を適用した手順を説明した。しかしながら、本発明は、トップゲート型の薄膜トランジスタの製造にも適用可能である。この場合先ず、基板１上に、図１を用いて説明した導電性パターンの形成方法を適用して、ソース／ドレイン電極を下部電極として形成することが重要である。その後、これらのソース／ドレイン電極を覆う状態で半導体薄膜を形成し、さらにゲート絶縁膜を成膜し、次いでゲート絶縁膜上にゲート電極を形成することによりトップゲート型の薄膜トランジスタを得る。
【００４９】
このようなトップゲート型の薄膜トランジスタでは、図１を用いて説明した導電性パターンの形成方法をソース／ドレイン電極の形成に適用することにより、表面平坦でかつ薄型化されたソース／ドレイン電極を覆う状態で半導体薄膜およびゲート絶縁膜が形成されることになる。このため、ソース／ドレイン電極による段差が小さく抑えられ、段切れを発生させることなく半導体薄膜およびゲート絶縁膜を形成することができる。したがって、図２を用いて説明した実施形態と同様に、このゲート絶縁膜および半導体薄膜によって、ソース／ドレイン電極とゲート絶縁膜との間の絶縁性を確保することができる。
【００５０】
尚、以上のようなトップゲート型の薄膜トランジスタの製造手順においては、ソース／ドレイン電極のパターニングにおいての下地のダメージが問題にならない場合には、半導体薄膜を形成した後に、図１を用いて説明した導電性パターンの形成方法を適用してソース／ドレイン電極を形成しても良い。
【００５１】
＜有機電界発光素子の製造方法＞
図３は、本発明を適用した有機電界発光素子の製造方法の一部を示す断面工程図である。本実施形態で説明する半導体装置の製造方法は、図１を用いて説明した導電性パターンの形成方法を含み、これに連続して図３に示す以下の手順が行われる。
【００５２】
すなわち先ず、図３（１）に示すように、上述した導電性パターンの形成方法に従って、基板１上に、下部電極５ａを形成する。この下部電極５ａが、図１を用いて説明した導電性パターンであり、上述した形成方法にしたがって表面平坦でかつ薄い膜厚で形成される。
【００５３】
また、この下部電極５ａは、有機電界発光素子における陽極（または陰極）として適する金属を用いて構成されることとする。したがって、図１を用いて説明したペースト材料膜は、有機電界発光素子における陽極（または陰極）として適する金属の微粒子を含有していることとする。そして、ここで形成する有機半導体素子が、アクティブマトリックス型の表示装置を構成するものである場合、この下部電極５ａは、基板１に形成された薄膜トランジスタに接続された状態で画素毎にパターン形成されることとする。一方、ここで形成する有機半導体素子が、パッシブマトリックス型の表示装置を構成するものである場合、この下部電極５ａは、複数本が所定方向に延設された配線形状にパターン形成されることとする。
【００５４】
次に、図３（２）に示すように、下部電極５ａの周縁を覆い中央部を広く露出させる形状で絶縁性パターン２１を形成する。この絶縁性パターン２１は、例えば酸化シリコンからなり、基板１上に形成された複数の下部電極５ａ間を絶縁分離するために設けられている。
【００５５】
次に、図３（３）に示すように、絶縁性パターン２１から露出する下部電極５ａ上を確実に覆う状態で、有機層２３を形成する。この有機層２３は、少なくとも発光層を含み、例えば陽極側から順に正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層を必要に応じて積層してなる。このような積層構成の有機層２３は、低分子材料を用いた場合には蒸着法によって形成され、高分子材料を用いた場合には塗布や印刷法によって形成される。また、この有機層２３は、基板１の上方に全面成膜されても良い。
【００５６】
以上の後、図３（４）に示すように、下部電極５ａとの間に有機層２３を狭持する状態で、基板１の上方に上部電極２５を形成する。この上部電極２５は、下部電極５ａが陽極として形成されている場合には陰極となり、下部電極５ａが陰極として形成されている場合には陽極となる。また、金属を用いて構成された下部電極５ａが強い光反射特性を備えている場合、この上部電極２５が、有機層２３で発生した発光光の取り出し側となるため、光透過性が得られるように薄膜で構成されることとする。
【００５７】
そして、ここで形成する有機電界発光素子が、アクティブマトリックス型の表示装置を構成する場合、この上部電極２５は、各画素に共通の電極として基板１の上方に全面成膜されていて良い。一方、ここで形成する有機半導体素子が、パッシブマトリックス型の表示装置を構成する場合、この上部電極２５は、下部電極５ａと交差する複数本の配線形状にパターン形成されることとする。
【００５８】
以上のような手順によって、下部電極５ａと上部電極２５との間に有機層２３を狭持してなる有機電界発光素子２７が得られる。
【００５９】
以上説明した有機電界発光素子の製造方法によれば、図１を用いて説明した導電性パターンの形成方法を下部電極５ａの形成に適用することにより、表面平坦でかつ薄型化された下部電極５ａが形成されることになる。このため、下部電極５ａによる段差が小さく抑えられた基板１上に、下部電極５ａの側壁部分Ａにおいて段切れを発生させることなく絶縁性パターン２１および上部電極２５を形成することができる。これにより、有機電界発光素子２７における発光不良の発生を防止することができる。
【００６０】
さらに、下部電極５ａが表面平坦であることにより、下部電極５ａ上に形成される有機層２３の膜厚の均一性を向上させることができる。ここで、有機電界発光素子２７においては、その発光部が極薄い有機膜２３で構成されているため、各素子部分における有機膜２３の膜厚のばらつきが発光特性に対して影響を及ぼし易く、例えば駆動時に膜厚の薄い部分に局所的に電解が集中して漏れ電流が発生するなどの不具合が発生し、安定した表示を行うことが困難になるのである。したがって、上述したように下部電極５ａ上においての有機層２３の膜厚の均一性が向上することにより、発光特性の向上が図られる。
【００６１】
以上の結果、下部電極５ａの形成に塗布法を適用しながらも、発光特性の良好な有機電界発光素子２７を得ることが可能になると共に、この有機電界発光素子２７を配列形成してなる表示装置における表示特性の向上を図ることが可能になる。
【００６２】
以上説明した実施形態においては、図１を用いて説明した導電性パターンの形成方法を、薄膜トランジスタ（半導体装置）の製造方法と有機電界発光素子の製造方法に適用した場合を例示した。しかしながら、図１を用いて説明した導電性パターンの形成方法は、これらの製造方法への適用に限定されることはなく、例えばセンサや太陽電池の製造に適用することが可能である。
【図面の簡単な説明】
【００６３】
【図１】実施形態における導電性パターンの形成手順を示す断面工程図である。
【図２】実施形態における半導体装置の製造手順を示す断面工程図である。
【図３】実施形態における有機電界発光素子の製造手順を示す断面工程図である。
【図４】背景技術の一例を説明する断面図である。
【図５】インクジェット印刷による導電性パターンの形成の問題点を示す断面図である。
【符号の説明】
【００６４】
１…、ｓ…金属微粒子、３…ペースト材料膜、５…導電性材料膜、５ａ…導電性パターン、５ａ…ゲート電極（下部電極）、７…マスクパターン、１１…ゲート絶縁膜（絶縁膜）、１３…ソース／ドレイン電極（上部電極）、１５…半導体薄膜、１７…薄膜トランジスタ（半導体装置）、２３…有機層、２５…上部電極、２７…有機電界発光素子
【技術分野】
【０００１】
本発明は、導電性パターンの形成方法、半導体装置の製造方法、および有機電界発光素子の製造方法に関し、特には塗布技術を適用して微細な導電性パターンを精度良好に形成する方法、この形成方法を適用する半導体装置の製造方法および有機電界発光素子の製造方法に関する。
【背景技術】
【０００２】
薄膜トランジスタ（thin film transistor）は、電子回路、特にはアクティブマトリックス型のフラットパネルディスプレイにおける画素トランジスタとして広く用いられている。
【０００３】
現在、大部分の薄膜トランジスタは、半導体層（活性層）としてアモルファスシリコンまたは多結晶シリコンを用いるＳｉ系無機半導体トランジスタである。これらの製造は、半導体層の形成に化学気相成長法（Chemical Vapor Deposition；ＣＶＤ）などの真空処理装置を必要とする成膜方法を用いるため、プロセスコストが高い。
【０００４】
これに対して、有機半導体を利用した有機薄膜トランジスタは、チャネル層となる半導体薄膜を、真空処理装置を用いずに塗布成膜することが可能である。このため、低コスト化に有利である。また、チャネル層だけではなく、ゲート絶縁膜、ソース／ドレイン電極、さらにはゲート電極にも、塗布系材料を用いることにより、さらなる低コスト化が図られる。
【０００５】
図４は、有機薄膜トランジスタの一構成例を示す断面図である。この図に示す有機薄膜トランジスタ１００は、ボトムゲート型であり、例えばガラス基板１０１上に、ゲート電極１０２がパターン形成されており、このゲート電極１０２を覆う状態でゲート絶縁膜１０３が設けられている。そして、ゲート絶縁膜１０３上におけるゲート電極１０２を狭持する位置に、ソース／ドレイン電極１０４がパターン形成されている。また、少なくともソース／ドレイン電極１０４で挟まれたゲート絶縁膜１０３上に、例えばペンタセンからなる有機半導体薄膜１０５が設けられている（例えば下記非特許文献１参照）。このような構成の有機薄膜トランジスタ１００を作製する場合には、ガラス基板１０１側の構成要素から順に形成される。
【０００６】
そして、以上のような有機薄膜トランジスタの製造において、ゲート電極１０２やソース／ドレイン電極１０４の形成に、塗布系材料を用いたパターン形成を行う場合、インクジェット印刷法や、スクリーン印刷法が行われる（例えば下記特許文献１参照）。
【０００７】
【非特許文献１】IEEE TRANSACTIONS ON ELECTRON DEVICES、1999年6月6日、VOL.46、NO.6、p.1258-1263（特にFig1.)
【特許文献１】特開２００４−８８０９０号公報（特に第７８段落および第８０段落）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述した印刷法を、導電性パターンの形成に適用する場合には、それぞれ以下のような問題があった。
【０００９】
すなわち、スクリーン印刷法の場合、印刷膜厚が数μｍにもなる。このため、図４に示した構成において、スクリーン印刷法を適用してゲート電極１０２をパターン形成した場合、ゲート電極１０２の膜厚が数μｍにもなる。これに対して、このゲート電極１０２を覆う状態で設けられたゲート絶縁膜１０３は、５００ｎｍ程度でしかない。このため、厚膜のゲート電極１０２の側壁段差部Ａにおいて、ゲート絶縁膜１０３の段切れが起こりやすく、この上部に形成されたソース／ドレイン電極１０４とゲート電極１０２との短絡を引き起こす要因となる。また、スクリーン印刷法によって形成可能な最小線幅は、５０μｍ程度であり、微細パターンの形成には限界がある。
【００１０】
一方、インクジェット印刷法は、数μｍの粒子径の液滴を、基板表面の所定箇所に吹き付けて塗布する印刷方法である。したがって、図５に示すように、インクジェット印刷法によって用法で形成されたゲート電極１０２は、吹き付けられた複数の液滴ｍによって構成された状態となり、表面平坦性が低い。したがって、このゲート電極１０２上を覆うゲート絶縁膜１０３の表面も、ゲート電極１０２の表面状態の影響を受けるため充分な平坦性を得ることが困難である。ここで、上述したような有機薄膜トランジスタのデバイス性能は、チャネル形成領域Ｂにおける有機半導体薄膜１０５の成膜状態によって大きく左右され、有機半導体薄膜１０５の下地界面が平坦に保たれていることが重要である。このため、上述したように、ゲート電極１０２の上方におけるゲート絶縁膜１０３の表面の平坦性が充分でない場合には、成膜状態良好に有機半導体薄膜１０５を形成することが困難である。これは、有機薄膜トランジスタのデバイス性能を低下させる要因となる。
【００１１】
そこで本発明は、塗布技術を用いながらも、表面平坦性を確保しつつ薄型化された導電性パターンを形成可能な方法を提供すること、およびこの形成方法を適用することにより塗布技術を用いながらも、装置特性の向上を図ることが可能な半導体装置の製造方法および有機電界発光素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
このような目的を達成するための本発明の導電性パターンの形成方法は、次の手順で行われることを特徴としている。先ず、金属微粒子を溶媒中に分散させてなるペースト材料を基板上に塗布してペースト材料膜を塗布成膜する。次に、ペースト材料膜を焼成処理して導電性材料膜とする。その後、導電性材料膜をパターニングして導電性パターンを形成する。
【００１３】
このような形成方法では、塗布成膜によって表面平坦にペースト材料膜を成膜した後、このペースト材料膜を焼成処理することによって固化して導電性材料膜としている。これにより、塗布成膜によって得られた表面平坦性を維持した導電性材料膜が形成される。したがって、この導電性材料膜をパターニングして得られた導電性パターンは、表面平坦性を有して形成される。また、ペースト材料膜の膜厚は、塗布されるペースト材料の粘度によって調整されるため、ある程度に薄膜化したペースト材料膜を形成することで、導電性パターンの厚膜化が抑えられる。
【００１４】
また本発明は、上述した導電性パターンの形成方法を適用した半導体装置の製造方法でもあり、この形成方法によって下部電極を形成した後、これを覆う状態で絶縁膜を形成し、さらに絶縁膜上に上部電極を形成する。ここで、例えば、下部電極はゲート電極またはソース／ドレイン電極として形成される。また絶縁膜はゲート絶縁膜として形成される。
【００１５】
このような半導体装置の製造方法によれば、上述した本発明の導電性パターンの形成方法を下部電極の形成に適用することにより、表面平坦でかつ薄型化された下部電極を覆う状態で絶縁膜が形成されることになる。このため、下部電極による段差が小さく抑えられた基板上に下部電極側壁において段切れを発生させることなく絶縁膜が形成される。これにより、この絶縁膜を介して形成される下部電極−上部電極間の絶縁性が確保される。また、絶縁膜は、下地の下部電極の表面形状を引き継いだ表面平坦な絶縁膜が形成される。このため、下部電極上に絶縁膜を介して形成された半導体薄膜は、表面平坦な絶縁膜上に膜質の良好に形成されたものとなる。
【００１６】
さらに本発明は、下部電極と上部電極との間に、少なくとも発光層を備えた有機層を狭持してなる有機電界発光素子の製造方法であって、上述した導電性パターンの形成方法を適用して下部電極を形成することを特徴としている。
【００１７】
このような有機電界発光素子の製造方法によれば、上述した本発明の導電性パターンの形成方法を下部電極の形成に適用することにより、表面平坦に形成された下部電極上に有機層を介して上部電極が形成されることになる。このため、上部電極−下部電極の間隔、すなわち有機層の膜厚が高精度に均一化された有機電界発光素子が得られる。
【発明の効果】
【００１８】
以上説明したように、本発明の導電性パターンの形成方法によれば、低コスト化が期待される塗布技術を用いながらも、表面平坦でかつ薄型化された導電性パターンを得ることが可能となる。
【００１９】
そして、本発明の半導体装置の製造方法によれば、このような導電性パターンの形成方法を適用して下部電極を形成することにより、絶縁膜を挟んで配置された下部電極と上部電極との間の絶縁性を確実に確保することが可能であり、しかもこの絶縁膜上に膜質の良好な半導体薄膜を形成することが可能であるため、特性の良好な半導体装置を得ることができる。
【００２０】
さらに本発明の有機電界発光素子の製造方法によれば、このような導電性パターンの形成方法を適用して下部電極を形成することにより、下部電極−上部電極の間隔、すなわち有機層の膜厚を高精度に均一化することができるため、発光特性の良好な有機電界発光素子を得ることができる。
【発明を実施するための最良の形態】
【００２１】
以下本発明の実施の形態を図面に基づいて詳細に説明する。
【００２２】
＜導電性パターンの形成方法＞
図１は、本発明を適用した導電性パターンの形成方法の一例を示す断面工程図である。ここでは、図１を用いて導電性パターンの形成方法の実施形態を説明する。
【００２３】
先ず、図１（１）に示すように、基板１上に、金属微粒子ｓを分散させたペースト材料を塗布してなるペースト材料膜３を塗布成膜する。
【００２４】
基板１は、ガラス基板、酸化シリコン基板、サファイア基板、ポリエーテルスルフォン（ＰＥＳ）やポリエチレンナフタレート（ＰＥＮ）などのプラスチックフィルム等の絶縁性の基板であれば良い。
【００２５】
また、ペースト材料膜３を構成するペースト材料としては、金属微粒子ｓを、樹脂、粘着剤、有機溶媒などの結合剤を用いて分散させてのり状にしたものであり、銀ペースト、金ペースト、銅ペースト、ニッケル系ペーストなどが用いられる。このようなペースト材料は、目的とする導電性パターンの膜厚に合わせた膜厚ｗでペースト材料膜３が塗布成膜されるように、粘度が調整されていることとする。具体的には、ペースト材料の粘度は、動粘度５〜５０ｃｓｔの範囲、粘度１〜１００ｃＰの範囲で設定されることとする。また、ペースト材料は、塗布成膜されたペースト材料膜３を後に説明するように焼成した後の導電性が１〜１００μΩｃｍの範囲となるように調整されていることとする。このようなペースト材料の一例として、銀ナノペースト［藤倉化成株式会社製：ＸＡ−９０６９（商品名）］を使用する。
【００２６】
そして、基板１上へのペースト材料の塗布は、スピンコート法、キャップコート法、スプレーコート法、スクリーン印刷法などの塗布法の中から適宜選択された方法で行われる。ここでは、例えばスピンコート法によって７０ｎｍの膜厚ｗのペースト材料膜３を塗布成膜する。
【００２７】
次に、図１（２）に示すように、ペースト材料膜（３）を焼成処理して導電性材料膜５とする。ここでは、用いるペースト材料が、充分に焼成される温度と時間での焼成処理を行うこととし、例示した銀ナノペーストを用いた場合には、例えば１５０℃の加熱プレート上で６０分間の焼成処理を行うこととする。このような焼成処理により、ペースト材料膜（３）中の樹脂、粘着剤、有機溶媒などが除去され、金属微粒子ｓ間が結合して固化した導電性材料膜５が得られる。
【００２８】
その後、図１（３）に示すように、導電性材料膜５上に、ここで形成する導電性パターンを転写したマスクパターン７を形成する。このマスクパターン７は、リソグラフィー技術を適用して形成したレジストパターンであっても良く、インクジェット印刷、スクリーン印刷、またはスタンプ印刷などの印刷技術を適用して形成したパターンであっても良い。ただし、微細なレジストパターン７を高精度に形成する必要が有る場合には、リソグラフィー技術を適用することが好ましい。
【００２９】
次いで、図１（４）に示すように、マスクパターン７上からの導電性材料膜５の選択的なウエットエッチングまたはドライエッチングエッチングにより、導電性材料膜５をパターニングする。これにより、導電性材料膜５をパターニングしてなる導電性パターン５ａを形成する。
【００３０】
以上の後、図１（５）に示すように、導電性パターン５ａ上に残ったマスクパターン７を除去する。ここでは、基板１および導電性パターン５ａに対してマスクパターン７のみが選択的に除去されるようなリムーバーを用いることとする。
【００３１】
以上、図１を用いて説明した導電性パターンの形成方法によれば、塗布成膜によって表面平坦にペースト材料膜３を成膜した後、ペースト材料膜３を焼成処理することによって固化させて導電性材料膜５としている。これにより、塗布成膜によって得られた表面平坦性を維持したラフネスの小さい導電性材料膜５が形成される。
【００３２】
したがって、この導電性材料膜５をパターニングして得られた導電性パターン５ａは、表面平坦性を有して形成される。また、ペースト材料膜３の膜厚ｗは、塗布成膜に用いられるペースト材料の粘度によって調整されるため、ある程度にまで薄膜化したペースト材料膜３および導電性材料膜５を形成することが可能であり、これにより導電性パターン５ａの厚膜化が抑えられる。
【００３３】
この結果、低コストな塗布技術を適用して、表面平坦でかつ薄型化された導電性パターン５ａを得ることが可能となる。そして、このような導電性パターン５ａが得られることにより、この導電性パターン５ａを覆う状態で成膜される絶縁膜の段差側壁部における段切れが防止され、絶縁膜上に形成される上層の導電性パターンとの絶縁性を確実にすることが可能である。また、導電性パターン５ａが表面平坦であることにより、導電性パターン５ａ上における絶縁膜の表面平坦性も確保される。このため、例えばこの絶縁膜上に半導体薄膜を形成する場合に、その成長が阻害されることはなく、膜質の良好な半導体薄膜を形成することが可能である。
【００３４】
さらに、導電性材料膜５のパターニングを、リソグラフィー技術を適用して形成したマスクパターンを用いて行うようにすることで、微細な導電性パターン５ａを位置精度良好に形成することも可能である。
【００３５】
＜半導体装置の製造方法＞
図２は、本発明を適用した半導体装置の製造方法の一部を示す断面工程図である。本実施形態で説明する半導体装置の製造方法は、チャネル層として有機半導体薄膜を用いたボトムゲート型の薄膜トランジスタの製造方法であり、図１を用いて説明した導電性パターンの形成方法を含み、これに連続して図２に示す以下の手順が行われる。
【００３６】
すなわち先ず、図２（１）に示すように、上述した導電性パターンの形成方法に従って、基板１上に、下部電極としてゲート電極５ａを形成する。このゲート電極５ａが、図１を用いて説明した導電性パターンであり、上述した形成方法にしたがって表面平坦でかつ薄い膜厚で形成される。
【００３７】
次に、図２（２）に示すように、ゲート電極５ａを覆う状態で、基板１上にゲート絶縁膜１１を形成する。ゲート絶縁膜１１は、ポリビニルフェノール、ポリメチルメタクリレート、ポリスチレン、ポリメチルスチレン等の有機絶縁材料や、酸化シリコン（ＳｉＯ2）、窒化シリコン（ＳｉＮ）、酸化アルミニウム（Ａｌ2Ｏ3）、酸化ハフニウム（ＨｆＯ2）等の無機絶縁材料、さらには有機材料と無機材料との複合絶縁材料など、絶縁性を有する材料であれば良い。このようなゲート絶縁膜１１の形成には、スピンコート法の他に、キャップコート法、スタンプ印刷、インクジェット印刷、スクリーン印刷等の印刷技術を用いてもよい。また選択した材料によっては、真空蒸着法、スパッタ法、ＣＶＤ法などを用いても良い。ただし、プロセスのコストダウンを考慮すれば、スピンコート法や印刷技術を適用することが好ましい。
【００３８】
次いで、図２（３）に示すように、ゲート絶縁膜１１上において下層のゲート電極５ａを狭持する位置に、上部電極としてソース／ドレイン電極１３を形成する。これらのソース／ドレイン電極１３は、金（Ａｕ）、チタン（Ｔｉ）、銀（Ａｇ）等の金属材料、銀ペーストなどの金属分散材料、ポリ(３，４-エチレンジオキシチオフェン)/ポリ(4-スチレンスルホナート)(ＰＥＤＯＴ／ＰＳＳ)や、ポリアニリンなどの導電性高分子を用いて形成される。
【００３９】
このようなソース／ドレイン電極１３の形成は、ゲート電極５ａの形成と同様に、図１を用いて説明した導電性パターンの形成方法を適用して行っても良い。さらにソース／ドレイン電極１３の形成は、上述した印刷技術を適用し、成膜と同時にパターン形成を行うことが、プロセスのコストダウンの点からすれば好ましい。
【００４０】
尚、この他にも、ソース／ドレイン電極１３の形成は、レジストパターンの形成と、の後の電極材料膜の成膜と、レジストパターンの除去による電極材料膜の部分的除去とを順に行うリフトオフ法によって行っても良い。さらに、電極材料膜の成膜と、その後のレジストパターンの形成と、レジストパターンをマスクにした電極材料膜のパターンエッチングによって行っても良い。これらの形成方法において、電極材料膜の成膜は、選択した材料により、スピンコート法や印刷技術を適用した成膜方法、真空蒸着法、スパッタ法、ＣＶＤ法などが用いられる。またレジストパターンの形成は、通常のリソグラフィー法に限定されることはなく、電子線リソグラフィーを適用しても良い。
【００４１】
以上の後、図２（４）に示すように、ソース／ドレイン電極１３間の位置に、半導体薄膜１５を形成する。この半導体薄膜１５は、ポリ３ヘキシルチオフェン（Ｐ３ＨＴ）等の高分子系の有機半導体材料や、ペンタセン、アントラセン、フタロシアニン、ポルフィリン等の低分子系の有機半導体材料を用いて構成される。このような半導体薄膜１５の形成は、上述した印刷技術を適用し、成膜と同時にパターン形成を行うことが、プロセスのコストダウンの点からすれば好ましい。
【００４２】
尚、この他にも、半導体薄膜１５の形成は、レジストパターンの形成と、その後の電極材料膜の成膜と、レジストパターンの除去による電極材料膜の部分的除去とを順に行うリフトオフ法によって行っても良い。さらに、電極材料膜の成膜と、その後のレジストパターンの形成と、レジストパターンをマスクにした電極材料膜のパターンエッチングによって行っても良い。これらの形成方法において、電極材料膜の成膜は、選択した材料により、スピンコート法や印刷技術を適用した成膜方法、真空蒸着法、スパッタ法、ＣＶＤ法などが用いられる。またレジストパターンの形成は、通常のリソグラフィー法に限定されることはなく、電子線リソグラフィーを適用しても良い。
【００４３】
尚、図２（３）を用いて説明したソース／ドレイン電極１３の形成工程と、図２（４）を用いて説明した半導体薄膜１５の形成工程とは、逆の手順で行っても良い。さらに、上述した実施形態の製造手順は、半導体薄膜１５を無機材料で構成した場合にも適用可能である。
【００４４】
以上のような手順によって、基板１上にボトムゲート型の薄膜トランジスタ（半導体装置）１７が形成される。
【００４５】
以上説明した半導体装置の製造方法によれば、図１を用いて説明した導電性パターンの形成方法を下部電極となるゲート電極５ａの形成に適用することにより、表面平坦でかつ薄型化されたゲート電極５ａが得られ、これを覆う状態でゲート絶縁膜１１が形成されることになる。このため、ゲート電極５ａによる段差が小さく抑えられた基板１上に、ゲート電極５ａの側壁部分Ａにおいて段切れを発生させることなくゲート絶縁膜１１が形成される。したがって、このゲート絶縁膜１１によって、ゲート電極１１とソース／ドレイン電極１５との間の絶縁性を確保することができる。また、この側壁部分Ａにおいてのソース／ドレイン電極１３の段切れも防止される。
【００４６】
さらに、ゲート電極５ａが表面平坦であることにより、ゲート電極５ａ上におけるゲート絶縁膜１１部分、すなわちチャネル形成領域Ｂの表面平坦性も確保される。このため、このゲート絶縁膜１１上に形成される半導体薄膜１５は、チャネル形成領域Ｂにおいて、その成長が阻害されることはなく、膜質の良好な半導体薄膜１５を形成することが可能である。
【００４７】
以上の結果、ゲート電極５ａの形成に塗布法を適用しながらも、特性の良好な薄膜トランジスタ１７を得ることが可能になる。
【００４８】
以上説明した実施形態においては、ボトムゲート型の薄膜トランジスタの製造に本発明を適用した手順を説明した。しかしながら、本発明は、トップゲート型の薄膜トランジスタの製造にも適用可能である。この場合先ず、基板１上に、図１を用いて説明した導電性パターンの形成方法を適用して、ソース／ドレイン電極を下部電極として形成することが重要である。その後、これらのソース／ドレイン電極を覆う状態で半導体薄膜を形成し、さらにゲート絶縁膜を成膜し、次いでゲート絶縁膜上にゲート電極を形成することによりトップゲート型の薄膜トランジスタを得る。
【００４９】
このようなトップゲート型の薄膜トランジスタでは、図１を用いて説明した導電性パターンの形成方法をソース／ドレイン電極の形成に適用することにより、表面平坦でかつ薄型化されたソース／ドレイン電極を覆う状態で半導体薄膜およびゲート絶縁膜が形成されることになる。このため、ソース／ドレイン電極による段差が小さく抑えられ、段切れを発生させることなく半導体薄膜およびゲート絶縁膜を形成することができる。したがって、図２を用いて説明した実施形態と同様に、このゲート絶縁膜および半導体薄膜によって、ソース／ドレイン電極とゲート絶縁膜との間の絶縁性を確保することができる。
【００５０】
尚、以上のようなトップゲート型の薄膜トランジスタの製造手順においては、ソース／ドレイン電極のパターニングにおいての下地のダメージが問題にならない場合には、半導体薄膜を形成した後に、図１を用いて説明した導電性パターンの形成方法を適用してソース／ドレイン電極を形成しても良い。
【００５１】
＜有機電界発光素子の製造方法＞
図３は、本発明を適用した有機電界発光素子の製造方法の一部を示す断面工程図である。本実施形態で説明する半導体装置の製造方法は、図１を用いて説明した導電性パターンの形成方法を含み、これに連続して図３に示す以下の手順が行われる。
【００５２】
すなわち先ず、図３（１）に示すように、上述した導電性パターンの形成方法に従って、基板１上に、下部電極５ａを形成する。この下部電極５ａが、図１を用いて説明した導電性パターンであり、上述した形成方法にしたがって表面平坦でかつ薄い膜厚で形成される。
【００５３】
また、この下部電極５ａは、有機電界発光素子における陽極（または陰極）として適する金属を用いて構成されることとする。したがって、図１を用いて説明したペースト材料膜は、有機電界発光素子における陽極（または陰極）として適する金属の微粒子を含有していることとする。そして、ここで形成する有機半導体素子が、アクティブマトリックス型の表示装置を構成するものである場合、この下部電極５ａは、基板１に形成された薄膜トランジスタに接続された状態で画素毎にパターン形成されることとする。一方、ここで形成する有機半導体素子が、パッシブマトリックス型の表示装置を構成するものである場合、この下部電極５ａは、複数本が所定方向に延設された配線形状にパターン形成されることとする。
【００５４】
次に、図３（２）に示すように、下部電極５ａの周縁を覆い中央部を広く露出させる形状で絶縁性パターン２１を形成する。この絶縁性パターン２１は、例えば酸化シリコンからなり、基板１上に形成された複数の下部電極５ａ間を絶縁分離するために設けられている。
【００５５】
次に、図３（３）に示すように、絶縁性パターン２１から露出する下部電極５ａ上を確実に覆う状態で、有機層２３を形成する。この有機層２３は、少なくとも発光層を含み、例えば陽極側から順に正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層を必要に応じて積層してなる。このような積層構成の有機層２３は、低分子材料を用いた場合には蒸着法によって形成され、高分子材料を用いた場合には塗布や印刷法によって形成される。また、この有機層２３は、基板１の上方に全面成膜されても良い。
【００５６】
以上の後、図３（４）に示すように、下部電極５ａとの間に有機層２３を狭持する状態で、基板１の上方に上部電極２５を形成する。この上部電極２５は、下部電極５ａが陽極として形成されている場合には陰極となり、下部電極５ａが陰極として形成されている場合には陽極となる。また、金属を用いて構成された下部電極５ａが強い光反射特性を備えている場合、この上部電極２５が、有機層２３で発生した発光光の取り出し側となるため、光透過性が得られるように薄膜で構成されることとする。
【００５７】
そして、ここで形成する有機電界発光素子が、アクティブマトリックス型の表示装置を構成する場合、この上部電極２５は、各画素に共通の電極として基板１の上方に全面成膜されていて良い。一方、ここで形成する有機半導体素子が、パッシブマトリックス型の表示装置を構成する場合、この上部電極２５は、下部電極５ａと交差する複数本の配線形状にパターン形成されることとする。
【００５８】
以上のような手順によって、下部電極５ａと上部電極２５との間に有機層２３を狭持してなる有機電界発光素子２７が得られる。
【００５９】
以上説明した有機電界発光素子の製造方法によれば、図１を用いて説明した導電性パターンの形成方法を下部電極５ａの形成に適用することにより、表面平坦でかつ薄型化された下部電極５ａが形成されることになる。このため、下部電極５ａによる段差が小さく抑えられた基板１上に、下部電極５ａの側壁部分Ａにおいて段切れを発生させることなく絶縁性パターン２１および上部電極２５を形成することができる。これにより、有機電界発光素子２７における発光不良の発生を防止することができる。
【００６０】
さらに、下部電極５ａが表面平坦であることにより、下部電極５ａ上に形成される有機層２３の膜厚の均一性を向上させることができる。ここで、有機電界発光素子２７においては、その発光部が極薄い有機膜２３で構成されているため、各素子部分における有機膜２３の膜厚のばらつきが発光特性に対して影響を及ぼし易く、例えば駆動時に膜厚の薄い部分に局所的に電解が集中して漏れ電流が発生するなどの不具合が発生し、安定した表示を行うことが困難になるのである。したがって、上述したように下部電極５ａ上においての有機層２３の膜厚の均一性が向上することにより、発光特性の向上が図られる。
【００６１】
以上の結果、下部電極５ａの形成に塗布法を適用しながらも、発光特性の良好な有機電界発光素子２７を得ることが可能になると共に、この有機電界発光素子２７を配列形成してなる表示装置における表示特性の向上を図ることが可能になる。
【００６２】
以上説明した実施形態においては、図１を用いて説明した導電性パターンの形成方法を、薄膜トランジスタ（半導体装置）の製造方法と有機電界発光素子の製造方法に適用した場合を例示した。しかしながら、図１を用いて説明した導電性パターンの形成方法は、これらの製造方法への適用に限定されることはなく、例えばセンサや太陽電池の製造に適用することが可能である。
【図面の簡単な説明】
【００６３】
【図１】実施形態における導電性パターンの形成手順を示す断面工程図である。
【図２】実施形態における半導体装置の製造手順を示す断面工程図である。
【図３】実施形態における有機電界発光素子の製造手順を示す断面工程図である。
【図４】背景技術の一例を説明する断面図である。
【図５】インクジェット印刷による導電性パターンの形成の問題点を示す断面図である。
【符号の説明】
【００６４】
１…、ｓ…金属微粒子、３…ペースト材料膜、５…導電性材料膜、５ａ…導電性パターン、５ａ…ゲート電極（下部電極）、７…マスクパターン、１１…ゲート絶縁膜（絶縁膜）、１３…ソース／ドレイン電極（上部電極）、１５…半導体薄膜、１７…薄膜トランジスタ（半導体装置）、２３…有機層、２５…上部電極、２７…有機電界発光素子
【特許請求の範囲】
【請求項１】
金属微粒子を溶媒中に分散させてなるペースト材料を基板上に塗布してペースト材料膜を塗布成膜する工程と、
前記ペースト材料膜を焼成処理して導電性材料膜とする工程と、
前記導電性材料膜をパターニングする工程と、
を行うことを特徴とする導電性パターンの形成方法。
【請求項２】
請求項１記載の導電性パターンの形成方法において、
前記導電性材料膜のパターニングは、リソグラフィー技術によって当該導電性材料膜上に形成したマスクパターン上からのエッチングによって行う
ことを特徴とする導電性パターンの形成方法。
【請求項３】
請求項１記載の導電性パターンの形成方法において、
前記導電性材料膜のパターニングは、印刷技術によって当該導電性材料膜上に形成したマスクパターン上からのエッチングによって行う
ことを特徴とする導電性パターンの形成方法。
【請求項４】
金属微粒子を溶媒中に分散させてなるペースト材料を基板上に塗布してペースト材料膜を塗布成膜する工程と、
前記ペースト材料膜を焼成処理して導電性材料膜とする工程と、
前記導電性材料膜をパターニングして下部電極を形成する工程と、
前記下部電極を覆う状態で絶縁膜を成膜する工程と、
前記絶縁膜上に上部電極を形成する工程と
を行うことを特徴とする半導体装置の製造方法。
【請求項５】
請求項４記載の半導体装置の製造方法において、
前記下部電極を形成する工程では、当該下部電極としてゲート電極またはソース／ドレイン電極を形成し、
前記絶縁膜を成膜する工程では、当該絶縁膜としてゲート絶縁膜を形成する
ことを特徴とする半導体装置の製造方法。
【請求項６】
請求項４記載の半導体装置の製造方法において、
前記下部電極を形成する工程では、当該下部電極としてゲート電極を形成し、
前記絶縁膜を成膜する工程では、当該絶縁膜としてゲート絶縁膜を形成し、
前記上部電極を形成する工程では、前記ゲート電極を挟む位置に当該上部電極としてソース／ドレイン電極を形成すると共に、
前記ゲート絶縁膜を形成した後、前記ゲート電極の上方に半導体薄膜を形成する工程を行う
ことを特徴とする半導体装置の製造方法。
【請求項７】
請求項６記載の半導体装置の製造方法において、
前記半導体薄膜の形成工程では、有機半導体材料を用いた塗布成膜が行われる
ことを特徴とする半導体装置の製造方法。
【請求項８】
関連
下部電極と上部電極との間に、少なくとも発光層を備えた有機層を狭持してなる有機電界発光素子の製造方法であって、
金属微粒子を溶媒中に分散させてなるペースト材料を基板上に塗布してペースト材料膜を塗布成膜する工程と、
前記ペースト材料膜を焼成処理して導電性材料膜とする工程と、
前記導電性材料膜をパターニングして下部電極を形成する工程と、
前記下部電極上に有機層を形成する工程と、
前記有機層上に上部電極を形成する工程と
を行うことを特徴とする有機電界発光素子の製造方法。
【請求項１】
金属微粒子を溶媒中に分散させてなるペースト材料を基板上に塗布してペースト材料膜を塗布成膜する工程と、
前記ペースト材料膜を焼成処理して導電性材料膜とする工程と、
前記導電性材料膜をパターニングする工程と、
を行うことを特徴とする導電性パターンの形成方法。
【請求項２】
請求項１記載の導電性パターンの形成方法において、
前記導電性材料膜のパターニングは、リソグラフィー技術によって当該導電性材料膜上に形成したマスクパターン上からのエッチングによって行う
ことを特徴とする導電性パターンの形成方法。
【請求項３】
請求項１記載の導電性パターンの形成方法において、
前記導電性材料膜のパターニングは、印刷技術によって当該導電性材料膜上に形成したマスクパターン上からのエッチングによって行う
ことを特徴とする導電性パターンの形成方法。
【請求項４】
金属微粒子を溶媒中に分散させてなるペースト材料を基板上に塗布してペースト材料膜を塗布成膜する工程と、
前記ペースト材料膜を焼成処理して導電性材料膜とする工程と、
前記導電性材料膜をパターニングして下部電極を形成する工程と、
前記下部電極を覆う状態で絶縁膜を成膜する工程と、
前記絶縁膜上に上部電極を形成する工程と
を行うことを特徴とする半導体装置の製造方法。
【請求項５】
請求項４記載の半導体装置の製造方法において、
前記下部電極を形成する工程では、当該下部電極としてゲート電極またはソース／ドレイン電極を形成し、
前記絶縁膜を成膜する工程では、当該絶縁膜としてゲート絶縁膜を形成する
ことを特徴とする半導体装置の製造方法。
【請求項６】
請求項４記載の半導体装置の製造方法において、
前記下部電極を形成する工程では、当該下部電極としてゲート電極を形成し、
前記絶縁膜を成膜する工程では、当該絶縁膜としてゲート絶縁膜を形成し、
前記上部電極を形成する工程では、前記ゲート電極を挟む位置に当該上部電極としてソース／ドレイン電極を形成すると共に、
前記ゲート絶縁膜を形成した後、前記ゲート電極の上方に半導体薄膜を形成する工程を行う
ことを特徴とする半導体装置の製造方法。
【請求項７】
請求項６記載の半導体装置の製造方法において、
前記半導体薄膜の形成工程では、有機半導体材料を用いた塗布成膜が行われる
ことを特徴とする半導体装置の製造方法。
【請求項８】
関連
下部電極と上部電極との間に、少なくとも発光層を備えた有機層を狭持してなる有機電界発光素子の製造方法であって、
金属微粒子を溶媒中に分散させてなるペースト材料を基板上に塗布してペースト材料膜を塗布成膜する工程と、
前記ペースト材料膜を焼成処理して導電性材料膜とする工程と、
前記導電性材料膜をパターニングして下部電極を形成する工程と、
前記下部電極上に有機層を形成する工程と、
前記有機層上に上部電極を形成する工程と
を行うことを特徴とする有機電界発光素子の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２００７−７３８５６（Ｐ２００７−７３８５６Ａ）
【公開日】平成１９年３月２２日（２００７．３．２２）
【国際特許分類】
【出願番号】特願２００５−２６１５７１（Ｐ２００５−２６１５７１）
【出願日】平成１７年９月９日（２００５．９．９）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成１９年３月２２日（２００７．３．２２）
【国際特許分類】
【出願日】平成１７年９月９日（２００５．９．９）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]