【課題】半導体装置の品質及び製造歩留まりを向上させる。
【解決手段】半導体装置の製造方法は、ＳＯＱウェハ等の貼り合せウェハに複数の半導体チップ部を形成する工程と、絶縁膜を含む下部層（６１１，６２１）とメタル配線（メタル層）を含む上部層（６１２，６２２）とを有する配線層（６１，６２）を形成するプロセスを複数回行うことによって、複数の半導体チップ部上に多層配線構造（６）を形成する工程とを有し、ダミーチップ部上に複数重ねられた配線層（６１，６２）は、製品チップ部上における配線層と同じ形状（パターン）を持つ第１の配線層（６１又は６２）と、第１の配線層と異なる形状を持つ第２の配線層（６２又は６１）とを含み、ダミーチップ部上に複数重ねられた配線層のいずれかにおける下部層（６１１又は６２１）は、貫通メタル配線を持たない絶縁膜である。 （もっと読む）

【課題】さらなるＤＲＡＭの大記憶容量化を図る。
【解決手段】半導体記憶装置が、単結晶半導体材料を含む基板の一部を有する駆動回路と、当該駆動回路上に設けられる多層配線層と、当該多層配線層上に設けられるメモリセルアレイ層とを有する。すなわち、当該半導体記憶装置においては、駆動回路と、メモリセルアレイとが重畳して設けられる。したがって、単結晶半導体材料を含む基板に駆動回路及びメモリセルアレイを同一平面に設ける場合と比較して、当該半導体記憶装置の集積度を高めることが可能となる。 （もっと読む）

【課題】コンタクトホールの形成領域が素子分離領域と重複しても、素子特性の劣化を抑制できるＳＯＩ基板とこのＳＯＩ基板を用いた半導体装置とを提供する。
【解決手段】半導体装置１は、半導体基材１１と埋め込み絶縁膜１２と半導体層１６とを有するＳＯＩ基板と、このＳＯＩ基板上に形成された半導体素子構造とを備える。埋め込み絶縁膜１２は、半導体基材１１から半導体層１６を電気的に絶縁分離する機能を有し、窒化膜１４を有する。 （もっと読む）

【課題】安定した特性のヒューズ素子を有する半導体装置を提供する。
【解決手段】半導体装置１００は、基板１０と、基板１０の上方に形成され、空洞部２０を画成する被覆構造体３０と、空洞部２０に収容されたヒューズ素子４０ａ，４０ｂ，４０ｃと、を含み、被覆構造体３０は、導電層を有し、ヒューズ素子４０ａ，４０ｂ，４０ｃの材質は、導電層の材質と同じである。 （もっと読む）

【課題】基板の貫通孔への金属の充填不良を抑制する。
【解決手段】基板１００の上面１０１と下面１０２との間を貫通する貫通孔１１０に金属１２０を充填する方法は、上面１０１に溶融金属３１を供給する工程Ｓ４０と、下面１０２における貫通孔１１０の開口の周囲の圧力を、上面１０１上に供給された溶融金属３１の周囲の圧力よりも相対的に低くすることで、貫通孔１１０内に溶融金属３１を充填する工程Ｓ３０及びＳ５０と、を備えている。 （もっと読む）

【課題】基板の大型化に対応し得る金属配線を作製する。
【解決手段】絶縁表面上に少なくとも一層の導電膜１２，１３を形成し、前記導電膜１２，１３上にレジストパターンを形成し、前記レジストパターンを有する導電膜にエッチングを行い、バイアス電力密度、ＩＣＰ電力密度、下部電極の温度、圧力、エッチングガスの総流量、エッチングガスにおける酸素または塩素の割合に応じてテーパー角αが制御された金属配線を形成する。このようにして形成された金属配線は、幅や長さのばらつきが低減されており、基板１０の大型化にも十分対応し得る。 （もっと読む）

【課題】少なくともフォトマスクの枚数を増加させることなく、積層構造の下部の導電層が露出するように該導電層上の絶縁膜に対する開口部の形成方法を提供する。
【解決手段】開口部が設けられる部分の積層構造の下部の導電層を、該開口部を形成するフォトマスクと同一のフォトマスクを用いて形成されたエッチングマスクにより予め露出させ、その後保護絶縁膜を形成し、前記積層構造の上部の導電層が開口部において露出されないように、保護絶縁膜に開口部を形成する。このような開口部の形成方法は、半導体装置の作製方法に適用することができる。 （もっと読む）

【課題】間便に所望の形状のパターンを得ることのできる多層薄膜パターン及び表示装置の製造方法を提供すること。
【解決手段】基板上に層間絶縁膜１を形成する工程と、層間絶縁膜１上に導電性を有する第１の薄膜２を形成する工程と、第１の薄膜２上に第２の薄膜３を形成する工程と、第２の薄膜３上に、複数階調露光によって膜厚差を有するレジストパターン５を形成する工程と、膜厚差を有するレジストパターン５を介して、第２の薄膜３及び第１の薄膜２をエッチングして、レジストパターンの存在しない領域の層間絶縁膜１を露出させる工程と、膜厚差を有するレジストパターン５をアッシングして、レジストパターンの薄膜部５ｂを除去する工程と、薄膜部５ｂが除去されたレジストパターン５ｃを介して、第２の薄膜３をエッチングする工程と、を順次実施する。 （もっと読む）

【課題】ハロゲン酸や酸化剤からなるエッチング液において、高微細パターンのエッチング入りを向上させ、エッチング残りおよびオーバーエッチングのない恒常的に安定して高精細・高輝度のフラットディスプレイに対応した高微細精度の透明導電膜の回路パターンが得られるエッチング液およびエッチング方法を提供すること。
【解決手段】少なくとも下記（ａ）群から選ばれる少なくとも１種のハロゲン酸および／または下記酸化剤（ｂ）とを水に含有してなる透明導電膜用エッチング液において、下記の一般式（１）で表される化合物（Ｗ）を含有することを特徴とする透明導電膜用エッチング液。
・（ａ）群；塩酸、臭化水素酸、ヨウ化水素酸
・酸化剤（ｂ）；塩化第二鉄または硝酸
（Ｒｆ１ＳＯ₂）（Ｒｆ２ＳＯ₂）ＮＸ （１） （もっと読む）

【課題】コンタクトホールを微細化する。この時、微細化されたコンタクトホールであっ
ても、半導体装置における電極のコンタクトを確実なものとする。
【解決手段】珪化膜と樹脂材料膜とからなる多層の層間絶縁膜を形成する。その後、コン
タクトホールを形成する。このとき、珪化膜に設けられるコンタクトホールの大きさを樹
脂材料膜に設けられるコンタクトホールの大きさよりも小さくする。このような構成は、
パターンが複雑化してもコンタクトのとりやすいものとすることができる。 （もっと読む）

【課題】浅いトレンチ分離および基板貫通ビアの集積回路設計への統合を提供すること。
【解決手段】ＩＣを製造する方法は、第１の側、および第２の対向する側を有する基板を用意すること、基板の第１の側にＳＴＩ開口を形成すること、および基板の第１の側に部分的ＴＳＶ開口を形成すること、および部分的ＴＳＶ開口を延長することを含む。延長された部分的ＴＳＶ開口は、ＳＴＩ開口より基板内への深さが深い。方法はまた、ＳＴＩ開口を第１の固体材料で充填すること、および延長された部分的ＴＳＶ開口を第２の固体材料で充填することを含む。ＳＴＩ開口、部分的ＴＳＶ開口、または延長された部分的ＴＳＶ開口のいずれも、基板の第２の側の外面を貫通しない。少なくとも、ＳＴＩ開口および部分的ＴＳＶ開口は同時に形成され、またはＳＴＩ開口および延長された部分的ＴＳＶ開口は同時に充填される。 （もっと読む）

【課題】ｎ型ＦＥＴ及びｐ型ＦＥＴ（電界効果トランジスター）のうち、一方のＦＥＴの電流駆動能力の低下を抑制し、他方のＦＥＴの電流駆動能力の向上を図る。
【解決手段】ｎ型ＦＥＴ及びｐ型ＦＥＴを覆うように、第１の膜を形成する工程と、その後、ｐ型（ｎ型）ＦＥＴ上の前記第１の膜に対して、イオン注入法によって選択的に不純物を打ち込む工程とを有し、ｎ型（ｐ型）ＦＥＴのチャネル形成領域には、ｎ型（ｐ型）ＦＥＴ上の前記第１の膜によって、主として、ｎ型（ｐ型）ＦＥＴのゲート電極のゲート長方向に引張（圧縮）応力が発生しており、不純物を打ち込む工程によって、前記ｐ型（ｎ型）ＦＥＴのチャネル形成領域に発生する引張（圧縮）応力は、ｎ型（ｐ型）ＦＥＴのチャネル形成領域に発生する引張（圧縮）応力よりも小さくなっている。 （もっと読む）

【課題】貫通孔への金属のめっき充填性を向上させることができる技術を提供することである。
【解決手段】貫通孔５が設けられた基板１へ金属を充填するために、貫通孔５が設けられた基板１と導電層４を有する基板２とが結合された基板３を用意する。導電層４から通電して貫通孔５内の一部に第１のめっき層６を形成する。第１のめっき層６上に第２のめっき層７を形成する。第１のめっき層６をエッチング除去し、第１のめっき層６がエッチング除去された孔内に、第２のめっき層７から通電して第３のめっき層９を形成してもよい。 （もっと読む）

【課題】材料の利用効率を向上させ、かつ、作製工程を簡略化して、信頼性の高い半導体
装置を作製する方法を提供する。
【解決手段】基板上に導電層を形成し、該導電層上に光透過層を形成し、該光透過層上か
らフェムト秒レーザを照射して、該導電層及び該光透過層を選択的に除去する工程を有す
る。なお、該導電層の端部は、該光透過層の端部より内側に配置されるように該導電層及
び該光透過層を除去されていてもよい。また、フェムト秒レーザを照射する前に、該光透
過層表面に撥液処理を行ってもよい。 （もっと読む）

【課題】内部への埋め込み材料を増量させて放熱性向上効果を得ることが可能なビアホール構造を、ビアホール形成のための半導体基板へのエッチングの回数を少なくしつつ製造することのできるビアホールの製造方法およびビアホールを有する半導体素子の製造方法を提供する。
【解決手段】メタルマスク８は、メタルマスク１０の開口２３により露出させられた部分８ａを有する。メタルマスク１０は、メタルマスク８よりも厚く形成する。メタルマスク１０の厚さは、開口２３内のエッチングが半導体デバイス形成層４にほぼ到達すると同時に、開口２２のエッチングがソース電極１に到達する厚さに設定する。 （もっと読む）

【課題】 低抵抗の埋め込み配線を備える基板の製造方法を提供する。
【解決手段】 始めに半導体用基板１００の第１面Ｓ１上に導電層１２０を形成する。次に、導電層１２０をパターニングして第１方向に延長する線形の導電層パターン１２２を形成する。導電層１２０をパターニングするとき露出する半導体用基板１００をエッチングして導電層パターン１２０の下部に第１方向に延長する線形の半導体パターン１０４を形成する。次に導電層パターン１２０および半導体パターン１０４上に絶縁層１５０を形成する。半導体用基板１００の第１面Ｓ１側の絶縁層１５０が支持基板１６０と当接するように支持基板１６０上に配置する。次に半導体用基板１００のイオン注入層１０２側の絶縁層１５０が露出するように半導体用基板１００を除去する。これにより、導電層パターン１２０は、半導体パターン１０４の埋め込み配線として利用することができる。 （もっと読む）

【課題】基板表面を腐食することなく微粒子付着による汚染、有機物汚染及び金属汚染を同時に除去することができ、しかも水リンス性も良好で、短時間で基板表面を高清浄化することができる半導体デバイス用基板洗浄液を提供する。
【解決手段】
半導体デバイス製造における化学的機械的研磨工程の後に行われる、半導体デバイス用基板の洗浄工程に用いられる洗浄液であって、以下の成分（Ａ）〜（Ｄ）を含有してなる半導体デバイス用基板洗浄液。
（Ａ）有機酸
（Ｂ）スルホン酸型アニオン性界面活性剤
（Ｃ）ポリビニルピロリドン及びポリエチレンオキシド−ポリプロピレンオキシドブロック共重合体から選ばれる少なくとも１種の高分子凝集剤
（Ｄ）水 （もっと読む）

【課題】パターン転写方法及びパターン転写装置、これを適用したフレキシブルディスプレイパネル、フレキシブル太陽電池、電子本、薄膜トランジスター、電磁波遮蔽シート、フレキシブル印刷回路基板を提供する。
【解決手段】本発明によるパターン転写方法は、基板上にパターン物質を形成する第１段階と、パターン物質を固相状態に硬化させる第２段階と、硬化された固相状態のパターン物質にレーザー光を照射して、パターン物質をパターニングする第３段階と、パターニングされた固相状態のパターン物質と柔軟基板をお互いに突き合わせて加圧して、パターン物質から柔軟基板方向に、または柔軟基板からパターン物質方向にレーザー光を照射して、パターン物質と柔軟基板を突き合わせた部位で発生する柔軟基板の粘性力によって、パターン物質を柔軟基板に転写する第４段階と、を含む。 （もっと読む）

【課題】 本発明は、簡易な製造工程で高精細なパターン状に導電性パターン等を効率よく形成可能なパターン形成体の製造方法、およびその方法により形成されたパターン形成体を用いた配線基板の製造方法や有機薄膜トランジスタの製造方法等を提供することを主目的としている。
【解決手段】 上記目的を達成するために、本発明は、光触媒を含有する光触媒含有層および基体を有する光触媒含有層側基板の光触媒含有層と、撥水性を有する樹脂製基材とを対向させて配置し、パターン状にエネルギーを照射することにより、前記樹脂製基材上に水との接触角が低下した濡れ性変化パターンをパターン状に形成するエネルギー照射工程を有することを特徴とするパターン形成体の製造方法を提供する。 （もっと読む）

【課題】作製工程を大幅に削減し、低コストで生産性の良い液晶表示装置を提供する。消費電力が少なく、信頼性の高い液晶表示装置を提供する。
【解決手段】ゲート配線上の一部を含む半導体層のエッチングと、画素電極とドレイン電極を接続するためのコンタクトホールの形成を、同一のフォトリソグラフィ工程及びエッチング工程で行うことで、フォトリソグラフィ工程を削減する。これにより露出したゲート配線の一部を絶縁層で覆い、これに液晶層の間隔を維持するスペーサを兼ねさせる。フォトリソグラフィ工程を削減することにより、低コストで生産性の良い液晶表示装置を提供することができる。また、半導体層に酸化物半導体を用いることで、消費電力が低減され、信頼性の高い液晶表示装置を提供することができる。 （もっと読む）