【課題】保護膜（Ａｌ₂Ｏ₃）の膜質変化に起因するＴＦＴ特性のばらつきを軽減することが可能な薄膜トランジスタの製造方法を提供する。
【解決手段】ＴＦＴ１の製造プロセスにおいて、ソース・ドレイン電極１５上に、第１保護膜１６（Ａｌ₂Ｏ₃層）とＡｌ層とをこの順に、スパッタリングにより連続的に成膜する。各層のスパッタリングでは、いずれもターゲットとしてアルミニウムを用いるが、Ａｌ₂Ｏ₃層の成膜過程では、反応ガスとして使用する酸素ガスによってターゲット表面が変質し易い。その後、連続してＡｌ層を成膜する（酸素ガスを使用しないスパッタリングを行う）ことで、ターゲット表面が改質される（成膜処理の度に、ターゲット表面が改質される）。従って、成膜処理回数が増しても、保護膜における膜厚や屈折率が変化しにくい。 （もっと読む）

【課題】ｐｎ接合ダイオードの接合面積を大きくし、かつコストダウンを可能とすること。
【解決手段】半導体基板１０とｐｎ接合を形成する第１拡散領域３２を含む第１ｐｎダイオード３３を含み、前記半導体基板上に形成された電子回路２０と、前記電子回路とスクライブライン２６との間の前記半導体基板内に設けられ前記電子回路を囲み前記第１拡散領域と同じ導電型であり前記半導体基板とｐｎ接合を形成する第２拡散領域２４を、含む第２ｐｎダイオード２３と、前記電子回路と前記スクライブラインとの間の前記半導体基板上に、前記第２拡散領域と重なるように設けられ、前記電子回路を囲む金属層１８と、を具備する半導体装置。 （もっと読む）

【課題】 低抵抗の埋め込み配線を備える基板の製造方法を提供する。
【解決手段】 始めに半導体用基板１００の第１面Ｓ１上に導電層１２０を形成する。次に、導電層１２０をパターニングして第１方向に延長する線形の導電層パターン１２２を形成する。導電層１２０をパターニングするとき露出する半導体用基板１００をエッチングして導電層パターン１２０の下部に第１方向に延長する線形の半導体パターン１０４を形成する。次に導電層パターン１２０および半導体パターン１０４上に絶縁層１５０を形成する。半導体用基板１００の第１面Ｓ１側の絶縁層１５０が支持基板１６０と当接するように支持基板１６０上に配置する。次に半導体用基板１００のイオン注入層１０２側の絶縁層１５０が露出するように半導体用基板１００を除去する。これにより、導電層パターン１２０は、半導体パターン１０４の埋め込み配線として利用することができる。 （もっと読む）

【課題】作製工程を大幅に削減し、低コストで生産性の良い液晶表示装置を提供する。消費電力が少なく、信頼性の高い液晶表示装置を提供する。
【解決手段】ゲート配線上の一部を含む半導体層のエッチングと、画素電極とドレイン電極を接続するためのコンタクトホールの形成を、同一のフォトリソグラフィ工程及びエッチング工程で行うことで、フォトリソグラフィ工程を削減する。これにより露出したゲート配線の一部を絶縁層で覆い、これに液晶層の間隔を維持するスペーサを兼ねさせる。フォトリソグラフィ工程を削減することにより、低コストで生産性の良い液晶表示装置を提供することができる。また、半導体層に酸化物半導体を用いることで、消費電力が低減され、信頼性の高い液晶表示装置を提供することができる。 （もっと読む）

【課題】半導体装置の配線間の容量低減を実現するとともに、ミスアライメント・ビアを対策する。
【解決手段】配線上及び配線間のスペース領域に絶縁膜７４を形成し、隣接配線間隔が狭い配線の上面を露出するスルーホールの周辺領域の絶縁膜７４をリザーバーとして残して、周辺領域以外の絶縁膜７４を除去し、絶縁膜７４が除去された配線間のスペース領域に空隙を残しつつ、配線上に絶縁膜７７を形成する。 （もっと読む）

【課題】容量素子の良好な特性と高い信頼性を実現することが可能な半導体装置を提供する。
【解決手段】半導体基板上に第１の絶縁膜を介して形成されている下部電極と、この下部電極の周囲に形成され、下部電極の表面よりも高い表面を有するダミー電極と、下部電極上にダミー電極の最上表面よりも表面が低い位置にある誘電体膜を介して形成された上部電極と、ダミー電極に周囲を囲まれた窪みを埋める第２の絶縁膜とを具備して成る半導体装置を構成する。 （もっと読む）

【課題】抵抗値の温度依存性の小さい抵抗素子を有する半導体装置を提供する。
【解決手段】半導体装置は、金属抵抗素子層Ｒｍ１，Ｒｍ２を有する。金属抵抗素子層Ｒｍ１は、金属抵抗膜層Ｒｍ１１を含む。金属抵抗素子層Ｒｍ２は、金属抵抗膜層Ｒｍ１２を含む。金属抵抗膜層Ｒｍ１１は、窒化チタン抵抗および窒化タンタル抵抗のうちの一方であり、金属抵抗膜層Ｒｍ１２は、窒化チタン抵抗および窒化タンタル抵抗のうちの他方である。窒化チタン抵抗の抵抗値は正の温度係数を有する一方、窒化タンタル抵抗の抵抗値は負の温度係数を有する。コンタクトプラグＣＰ２によって、金属抵抗膜層Ｒｍ１１と金属抵抗膜層Ｒｍ１２とが電気的に接続されるので、窒化チタン抵抗の温度係数と窒化タンタル抵抗との温度係数が相殺される。これにより温度係数を小さくすることができる。 （もっと読む）

【課題】ポリイミド膜上に設けた電極パッドに導体バンプなしにＡlワイヤを確実に接合でき、ポリイミド膜からの電極パッドの剥離や電極パッドとＡlワイヤとの接合不良を防止できるパワーデバイスを提供する。
【解決手段】絶縁基板１上に設けられた半導体素子(２,３,６)と、絶縁基板１上に形成され、半導体素子(２,３,６)を覆う軟質ポリイミド膜１１と、軟質ポリイミド膜１１上に形成された電極パッド９と、電極パッド９にワイヤボンディングにより一端が接合されたＡlワイヤ１２とを備える。 （もっと読む）

【課題】フォトリソグラフィ工程を行う際に、光が乱反射することを抑制することができる半導体装置の製造方法を提供する。
【解決手段】基板１上に下層配線構成膜２ａを形成し、当該下層配線構成膜２ａをパターニングして下層配線２を形成する工程と、基板１に下層配線２を覆う層間絶縁膜４を形成し、層間絶縁膜４にビアホールを形成する工程と、スパッタ法により層間絶縁膜４上に第１上層配線構成膜７ａを形成する工程と、第１上層配線構成膜７ａを形成する工程の温度より高い温度で、第１上層配線構成膜７ａをリフローする工程と、リフローする工程より低い温度のスパッタ法により第１上層配線構成膜７ａ上に第２上層配線構成膜８ａを形成する工程と、第２上層配線構成膜８ａ上に反射防止膜９を成膜する工程と、反射防止膜９上にレジストを形成する工程と、を含む工程を行う。 （もっと読む）

【課題】半導体装置の金属配線の平坦化を行う場合、金属配線を下地層に形成した溝に埋め込むと、金属配線の配置をするとき、その変更工程が困難になるという問題があった。また、金属配線に寄生容量がついてしまい、電気信号の遅延などが発生してしまうという問題があった。
【解決手段】本発明の半導体装置の構造は、金属配線下の下地層である絶縁膜を加工して突起部を設ける。この突起部と所定の距離だけ離間して金属配線を設ける。この突起部により、平坦化のための研磨工程でも、不測の余剰研磨が発生しない。また、突起部と金属配線とが離間することにより、金属配線の配置の変更を容易に行うことができると共に、金属配線の寄生容量を低減できる。 （もっと読む）

【課題】多くの半導体装置に必要な低温処理と両立しない高温操作を必要とするような欠点がない、堆積可能なアッド‐オン層形成方法を提供することを目的とする。
【解決手段】堆積可能なアッド‐オン層形成方法であって、第一半導体基板の取り外し層の形成、取り外し層の上の第一半導体基板に多くのドーピング領域の形成、ここで多くのドーピング層の形成は、第一電導型を有するように、ドーピングされ、取り外し層の上の第一半導体基板の第一ドーピング層の形成、第一電導型に対する第二電導型を有するようにドーピングされ、第一ドーピング層の上の第一半導体基板に最低中間ドーピング層の形成、及び中間ドーピング層上の第一半導体基板に最低第三ドーピング層の形成からなり、第三ドーピング層上に第一の電導性ブランケット層の形成、第一電導ブランケット層上に第二の電導性ブランケット層の形成、及び第二電導性ブランケット層が第二半導体基板の対応する電導性上部層と接触するように、第一半導体基板を第二半導体基板への取り付け、からなる。 （もっと読む）

【課題】電力バス相互接続構造の工程数を低減して製造できる半導体装置の製造方法を提供する。
【解決手段】第１のパッシベーション・スタック１４９を、導電性ランナ１３２、１３４および誘電体層１６２の上に形成する。開口を、通常のリソグラフィ技術および誘電エッチング技術によって、第１のパッシベーション・スタックを貫通して画定し形成する。露出された表面上に導電性バリア層１６６を形成する。アルミニウム層をブランケット堆積して、開口を充填する。パターニング、エッチング工程によって、開口内に、アルミニウム・パッド１７０を形成する。開口内に、ランナ１３４と導電性接触する導電性バイア１７２を形成する。アルミニウム・パッドを形成するために用いられるのと同じパターニング、エッチング工程において、アルミニウム層内に電力バス１７４も形成する。 （もっと読む）

【課題】プローブ跡を除去でき、かつ、製造コストが増加することを抑制できる半導体装置及び半導体装置の製造方法を提供する。
【解決手段】この半導体装置は、回路が形成された基板１００と、この基板１００上に形成され、表面に保護絶縁膜３００が形成された多層配線層と、この多層配線層の最上層の配線層に位置し、上記回路に接続し、かつ、表面が保護絶縁膜と略同一面となっている電極パッド２００と、を備える。また、このような半導体装置の製造方法は、回路が形成された基板１００上に、この回路に接続し、かつ、保護絶縁膜３００から突出した突出部２０１を有する電極パッド２００を形成する工程と、プローブ端子５００を電極パッド２００に接触させることにより、回路の動作テストを行う工程と、突出部２０１の少なくとも表面を研磨する工程と、有する。 （もっと読む）

【課題】より低コストで、より信頼性の高いＭＩＭキャパシタを有する、より信頼性の高い半導体装置、およびその製造方法を提供する。
【解決手段】本製造方法は、半導体基板ＳＵＢを準備する工程と、半導体基板ＳＵＢの一方の主表面上に、アルミニウム層ＡＣ１を有する第１の金属電極ＬＥＬ１と、第１の金属電極ＬＥＬ１上の誘電体層ＤＥＣと、誘電体層ＤＥＣ上の第２の金属電極ＵＥＬとを形成する工程とを備える。第１の金属電極ＬＥＬ１を形成する工程においては、表面がＲｍａｘ＜８０ｎｍ、Ｒｍｓ＜１０ｎｍ、Ｒａ＜９ｎｍの関係を満たすように、アルミニウム層ＡＣ１が形成される。第１の金属電極ＬＥＬ１を形成する工程には、少なくとも１層の第１のバリア層Ｔ１を形成する工程と、第１のバリア層Ｔ１上に、アルミニウム層ＡＣ１を形成する工程と、アルミニウム層ＡＣ１を構成する結晶を再結晶化する工程とを含んでいる。 （もっと読む）

【課題】ＭＲＡＭにおいては、書き込み電流の低減やディスターブ回避を目的に、書き込みに使用する配線を強磁性体膜で覆うクラッド配線構造がよく用いられている。また、高信頼性製品の信頼性確保のためＣｕ配線中に微量のＡｌを添加するＣｕＡｌ配線が広く使用されている。ＭＲＡＭも高信頼性製品に搭載される可能性が高く、信頼性は重要である。しかし、クラッド配線は、もともと配線抵抗が高いＣｕＡｌ配線の配線抵抗を更に上昇させるというデメリットがあるため、両方の技術を同時に使用すると配線抵抗のスペックを満たさなくなる可能性が高い。
【解決手段】本願発明は、多層銅埋め込み配線を有する半導体装置において、ＭＲＡＭメモリセルマトリクス領域を構成する複数の銅埋め込みクラッド配線の銅配線膜を比較的純粋な銅で構成し、これらの配線層よりも下層の銅埋め込み非クラッド配線の銅配線膜を、Ａｌを添加したＣｕＡｌ配線膜とするものである。 （もっと読む）

【課題】プローブの先端が電極パッドから外れてしまうことによる測定不良を十分に抑制する。
【解決手段】半導体装置（例えば、半導体ウェハ２００）は、複数層の配線層と、相互に隣り合う配線層の間に介在する層間絶縁膜と、を含む多層配線層９０を有する。更に、多層配線層９０上に形成された無機絶縁膜（例えば、酸化膜４と酸化窒化膜５との積層膜）と、無機絶縁膜上に形成された有機絶縁膜６とを有する。更に、多層配線層９０の複数層の配線層のうち、最上層でない配線層（例えば、最下層の配線層）に形成された電極パッド４０と、有機絶縁膜６、無機絶縁膜、及び、多層配線層９０において、電極パッド４０上に位置する部位に形成された開口４１と、を有する。 （もっと読む）

【課題】集積化が進む配線基板、又は半導体装置において、導通不良を軽減する。信頼性の高い配線基板、又は半導体装置を歩留まり良く作製する。
【解決手段】多層配線構造を有する配線基板、又は半導体装置において、該配線に用いる導電層の接続構造に曲面を有する導電層を用いる。周囲の絶縁層の除去によって露出された下層の導電層の先端部は曲面であり、下層の導電層上に積層する上層の導電層の被覆性を良好とすることができる。曲面な表面を有するレジストマスクを用いて導電層をエッチング加工することによって曲面な表面を有する導電層を形成する。 （もっと読む）

【課題】電気的特性が向上した、酸化物半導体を用いた半導体装置の作製方法を提供することを目的の一とする。
【解決手段】酸化物半導体膜と、酸化物半導体膜と重畳するゲート電極と、酸化物半導体膜と電気的に接続するソース電極およびドレイン電極と、を有する半導体装置の作製方法であって、酸化物半導体膜上に接して、酸化ガリウムを含む第１の絶縁膜を形成し、第１の絶縁膜上に接して第２の絶縁膜を形成し、第２の絶縁膜上にレジストマスクを形成し、第１の絶縁膜および第２の絶縁膜にドライエッチングを行ってコンタクトホールを形成し、レジストマスクを、酸素プラズマによるアッシングを用いて除去し、コンタクトホールを介して、ゲート電極、ソース電極またはドレイン電極のいずれか一または複数と電気的に接続される配線を形成する、半導体装置の作製方法である。 （もっと読む）

【課題】高い電荷移動度を有し、大面積表示装置に対して均一な電気的特性を得ることができる薄膜トランジスタ表示板及びその製造方法を提供する。
【解決手段】絶縁基板上に形成されたゲート電極と、前記ゲート電極上に形成されたＳｉＮｘから構成された第１ゲート絶縁膜と、前記第１ゲート絶縁膜の上に形成されたＳｉＯｘから構成された第２ゲート絶縁膜と、前記ゲート電極と重畳するように形成され、チャネル部を有する酸化物半導体層と、前記酸化物半導体層及び前記ゲート電極の上部に形成されたＳｉＯｘから構成された保護膜とを含み、前記保護膜はドレイン電極拡張部を露出するコンタクトホールを含む。ここで、前記コンタクトホールは、ドレイン電極拡張部を直接的に露出する部分の保護膜が、その上部の保護膜よりさらに狭い領域を占める形状を有する。 （もっと読む）

【課題】 配線の特性の劣化を生じさせることなく、額縁面積を削減することが可能な回路基板、及び、該回路基板を備える表示装置を提供することを目的とする。
【解決手段】 支持基板上にトランジスタ及び外部接続端子が載置されたトランジスタ基板と、該トランジスタ基板上に取り付けられた外付け部材とを含んで構成される回路基板であって、上記外付け部材は、導電部材を介して外部接続端子と電気的かつ物理的に接続されており、上記トランジスタは、外部接続端子と横並びに配置されている回路基板である。 （もっと読む）