半導体装置及びその製造方法
【課題】半導体装置の金属配線の平坦化を行う場合、金属配線を下地層に形成した溝に埋め込むと、金属配線の配置をするとき、その変更工程が困難になるという問題があった。また、金属配線に寄生容量がついてしまい、電気信号の遅延などが発生してしまうという問題があった。
【解決手段】本発明の半導体装置の構造は、金属配線下の下地層である絶縁膜を加工して突起部を設ける。この突起部と所定の距離だけ離間して金属配線を設ける。この突起部により、平坦化のための研磨工程でも、不測の余剰研磨が発生しない。また、突起部と金属配線とが離間することにより、金属配線の配置の変更を容易に行うことができると共に、金属配線の寄生容量を低減できる。
【解決手段】本発明の半導体装置の構造は、金属配線下の下地層である絶縁膜を加工して突起部を設ける。この突起部と所定の距離だけ離間して金属配線を設ける。この突起部により、平坦化のための研磨工程でも、不測の余剰研磨が発生しない。また、突起部と金属配線とが離間することにより、金属配線の配置の変更を容易に行うことができると共に、金属配線の寄生容量を低減できる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の配線構造に関し、特に金属配線を容易に配置する構造及び製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体装置の高集積化に伴い、半導体装置を形成する半導体素子に電圧を印加する、金属配線の多層化が進められている。金属配線の多層化に伴い、配線構造の平坦化技術が開発されてきているが、その中でも、ＣＭＰ法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ法；機械化学研磨法）が知られている。
【０００３】
代表的なＣＭＰ法は、シリカ粒を含む液状の研磨液（スラリと称することもある）を流しつつ、ウェハに研磨パッドを接触させて押圧しながら回転研磨する。これによりウェハ表面を平坦化する。
【０００４】
ＣＭＰ法にて用いられる研磨パッドは柔らかい材質で構成している。ウェハに研磨パッドを接触させて回転研磨するとき、研磨パッドの表面はにわかに変形し、ウェハ表面の研磨すべき材質の粗密により、余剰に研磨すべき材質を削ってしまうことがある。
例えば、金属膜を加工して金属配線を形成し、その上部に保護膜を形成する。この保護膜をＣＭＰ法により研磨すると、下部の金属配線の粗密により、金属配線がない部分の保護膜をより多く削って保護膜の表面に傾斜をつけてしまうことがある。
【０００５】
このような問題を解決するための提案は多くを見るものである。例えば、金属配線の配置密度が粗い場所にダミー配線を設けて配線高さを同一とすることで粗密の関係を緩和する技術が知られている。また、金属配線の粗密に応じて上部の膜の膜厚を変更する技術が知られている。上述の例で言えば、保護膜の厚さを、金属配線の配置密度が荒いところは厚くし、細かいところは薄くするのである。これについては、例えば、特許文献１に開示されている。
【０００６】
ところで、ＣＭＰ法は、ダマシン（Ｄａｍａｓｃｅｎｅ）法と呼ばれる配線形成技術と共に用いられることで、より有効な金属配線の平坦化ができる場合が多く、広く用いられている。
ダマシン法とは、象眼細工に似た加工方法である。微細化した半導体装置の製造方法に欠くことができない技術として広く知られており、下地層に形成した溝に金属配線を埋め込む技術である。
【０００７】
ＣＭＰ法との組み合わせ加工では、ダマシン法による配線形成のあと、下地層の溝よりはみ出た余剰な金属膜をＣＭＰ法で研磨することで、溝の内部だけに金属配線が残り、埋め込まれた金属配線と下地層とは同一の平面になる。
図１６を用いて説明する。図１６は、ダマシン法とＣＭＰ法とを用いて金属配線を形成する様子を示した断面図である。この図は、バリア層や他の構成は省略した模式図である。
【０００８】
図１６（ａ）は、ダマシン法により下地の絶縁膜に溝を設け、この溝に金属膜を埋め込むように成膜した図、図１６（ｂ）はＣＭＰ法での処理後で、不要な金属膜を研磨し溝に配線としての金属膜を完成させた図である。図１６において、１１は絶縁膜、１１ｂは溝、１１ｃは絶縁膜表面、１２は金属膜、１２ａは配線としての金属膜である。
【０００９】
図１６（ａ）に示すように、ダマシン法により絶縁膜１１に溝１１ｂを形成し、溝１１ｂを埋め込むように金属膜１２を成膜する。その後、ＣＭＰ法により金属膜１２を絶縁膜表面１１ｃまで研磨し、配線としての金属膜１２ａを形成し平坦化を行う。
【００１０】
半導体装置には、何層もの金属配線を積層して用いる場合がある。そのような場合であっても、ＣＭＰ法を用いれば半導体装置を平坦化することができる。
【００１１】
このような技術を用いた配線構造の平坦化技術は、多くの提案を見るものである（例えば、特許文献２参照。）。
【００１２】
ＣＭＰ法は、すでに説明したように、研磨パッドの変形により、ウェハ表面の研磨すべき材質の粗密の影響で、ウェハ表面の研磨すべき材質を余剰に研磨してしまい、その表面を傾斜させてしまうことがある。ところが、ダマシン法を用いた金属配線形成後であれば、それは発生しない。金属配線間には下地層があるからである。この下地層が柱のような役割を果たすため、余剰な研磨を防ぐことができる。
【００１３】
そもそもダマシン法は、主にエッチング加工しにくい銅を主成分とする金属を配線材料に用いる場合に多く用いられている技術として広く用いられている。銅を主成分とする金属は、知られているように、ドライエッチングによる配線加工がしにくい。このため、下地層に金属配線の形状通りの溝を設け、その溝に銅を主成分とする金属を埋め込み、配線パターンとするのである。このようにすれば、加工しにくい銅を主成分とする金属をパターニングする必要がない。
もちろん、このようなダマシン法を、アルミニウムなどを主成分とする他の金属の配線形成に用いてもよいことは無論であるから、ＣＭＰ法により生じる問題解決の１つとして、ダマシン法を用いるという考えもある。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開平１０−１６３２０５号公報（第４頁、図１）
【特許文献２】特開平７−９４４５５号公報（第７頁、図１）
【発明の概要】
【発明が解決しようとする課題】
【００１５】
しかしながら、ダマシン法は、形成すべき金属配線パターンと同一の溝を下地層に形成し、この溝に金属配線材料を埋め込んで形成するために、溝の内部は全て金属配線材料で埋まっている。つまり、下地層の溝の側面部及び底面部と、埋め込まれた金属配線材料の側面部及び底面部とは必ず接している。この場合、金属配線を形成した後、回路変更などにより金属配線の配置を変更する場合や別の金属配線を新たに配設する場合は、下地層の溝そのものから加工し直す必要がある。
【００１６】
通常、半導体装置の製造においては、数十枚のウェハを１ロットとして製造工程を流すのであるが、途中の要所の製造工程ごとに所定枚数のウェハを抜き取り待機させる。ＭＯＳ型トランジスタの例では、例えば、拡散層を形成する前、ゲート電極を形成する前、金属配線を形成する前などにウェハを抜き取り待機させる。このようにすれば、急な仕様変更や回路変更の際に、要所ごとに待機しているウェハを復帰させて仕様や回路の変更にあわせた工程を流せばよく、まったく最初の製造工程からスタートさせるよりも遥かに製造工程が短縮できる。
【００１７】
しかしながら、上述の例では、金属配線を変更することで対応可能な仕様変更や回路変更が起きても、金属配線形成工程だけでは済まず、遥か上流の製造工程である下地層の溝
形成工程から変更しなければならず、製造時間が増大するばかりか、コストアップにもなるという問題がある。
【００１８】
また、隣り合う配線としての金属膜同士の間で寄生容量が発生するという問題もある。金属配線に寄生容量が生じると、金属配線を用いて流れる電気信号に遅延を生じるなどの不具合がある。
【００１９】
以上の説明で明らかなように、ＣＭＰ法を用いて平坦化を行なおうとすると、上層の膜の膜厚を変更するなどの金属配線の粗密による余剰な研磨を防ぐための技術が必要になり、ダマシン法を用いて金属配線を形成すると、回路変更などに対応できないことや金属配線に寄生容量が生じてしまうことなどの問題がある。
【００２０】
本発明は、このような問題を解決するためになされるものであり、ダマシン法を用いずとも、半導体装置の表面研磨時に配線材料の余剰な研磨がない、平坦化した半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００２１】
上記した目的を達するため、本発明の半導体装置の構造は、以下に記した構成を採用するものである。
【００２２】
半導体素子を有する半導体基板の上部に絶縁膜を設け、絶縁膜上に金属配線を設け、金属配線の上部に保護膜を備える半導体装置において、絶縁膜は、その表面に突起部を有し、突起部の少なくとも１つの側面と金属配線の少なくとも１つの側面とは互いに離間し、金属配線と突起部とが離間する前記距離は、保護膜の研磨時に保護膜の表面が傾斜しない距離であることを特徴とする。
【００２３】
このような構成にすることで、金属配線の配置を容易にでき、寄生容量を低減することができ、保護膜の表面の傾斜を抑制し平坦な表面を得ることができる。
【００２４】
複数の金属配線を有し、金属配線間に突起部を複数設けるとき、突起部間の距離と、金属配線と突起部との間の距離と、は同一にしてもよい。
【００２５】
このような構成にすれば、複数の金属配線を有する場合でも、金属配線の配置を容易にでき、保護膜の表面の傾斜を抑制し、平坦な表面を得ることができる。
【００２６】
上記した目的を達するため、本発明の半導体装置は、以下に記した製造方法を採用するものである。
【００２７】
半導体基板に半導体素子を形成する素子形成工程と、半導体基板の上部に絶縁膜を設ける絶縁膜形成工程と、絶縁膜の表面に突起部を形成する突起部形成工程と、突起部の少なくとも１つの側面と、形成する金属配線の少なくとも１つの側面とが離間するように、マスクパターニングにより金属配線を形成する配線形成工程と、金属配線の上部に保護膜を形成する保護膜形成工程と、を有することを特徴とする。
【００２８】
このような製造方法にすることで、絶縁膜と突起部が一体となし、製造工程を複雑にすることなく、金属配線の配置を容易にでき、保護膜の表面の傾斜を抑制し、平坦な表面を得ることができる。
【００２９】
絶縁膜形成工程は、絶縁性を有する複数の膜を積層して絶縁膜を形成するようにしてもよい。
【００３０】
このようにすれば、膜質や材質が異なる膜で絶縁膜を形成できるから、加工のしやすさなどを考慮に入れて、膜を選択することができて便利である。
【発明の効果】
【００３１】
本発明の半導体装置は、回路変更があっても金属配線の配置を容易にでき、かつ寄生容量が少ない、平坦化した半導体装置を構成できる。
【図面の簡単な説明】
【００３２】
【図１】本発明の半導体装置の第１の実施形態を説明する断面図であって、金属配線間に突起部を１つ設ける例を説明する図である。
【図２】本発明の半導体装置の第２の実施形態を説明する断面図であって、金属配線間に突起部をバランスよく複数設ける例を説明する図である。
【図３】本発明の半導体装置の第３の実施形態を説明する断面図であって、金属配線間に突起部を均等に複数設ける例を説明する図である。
【図４】本発明の半導体装置の第２の実施形態の製造方法を説明する断面図であって、半導体基板を表す図である。
【図５】本発明の半導体装置の第２の実施形態の製造方法を説明する断面図であって、半導体基板上にフィールド絶縁膜及びゲート絶縁膜を形成する工程を説明する図である。
【図６】本発明の半導体装置の第２の実施形態の製造方法を説明する断面図であって、ポリシリコン層の形成を説明する図である。
【図７】本発明の半導体装置の第２の実施形態の製造方法を説明する断面図であって、ゲート電極の形成を説明する図である。
【図８】本発明の半導体装置の第２の実施形態の製造方法を説明する断面図であって、絶縁膜の形成を説明する図である。
【図９】本発明の半導体装置の第２の実施形態の製造方法を説明する断面図であって、絶縁膜を加工して突起部を形成する工程を説明する図である。
【図１０】本発明の半導体装置の第２の実施形態の製造方法を説明する断面図であって、２つの絶縁膜を積層する製造方法を説明する図である。
【図１１】本発明の半導体装置の第２の実施形態の製造方法を説明する断面図であって、積層した別の絶縁膜を加工して突起部を形成する工程を説明する図である。
【図１２】本発明の半導体装置の第２の実施形態の製造方法を説明する断面図であって、金属配線の配線材料である金属層の形成を説明する図である。
【図１３】本発明の半導体装置の第２の実施形態の製造方法を説明する断面図であって、金属配線の形成を説明する図である。
【図１４】本発明の半導体装置の第２の実施形態の製造方法を説明する断面図であって、保護膜の形成を説明する図である。
【図１５】本発明の半導体装置の第２の実施形態の製造方法を説明する断面図であって、保護膜の平坦化を説明する図である。
【図１６】金属配線を溝に埋め込むように形成しＣＭＰ法により金属配線の形成を説明する図である。
【発明を実施するための形態】
【００３３】
本発明は、半導体基板の上部に設ける絶縁膜に、その絶縁膜を加工して突起部を設ける。そして、この突起部の側面同士を離間させて金属配線を設ける。以下、本発明の半導体装置の実施形態を、図面を参照しながら説明するが、説明に際しては、半導体装置の半導体基板は、シリコン半導体基板を用い、そこに形成する半導体素子は、ＭＯＳ型トランジスタとする例で説明する。
【実施例１】
【００３４】
［第１の実施形態の構成の説明：図１］
以下、第１の実施形態を図１を参照して説明する。図１は第１の実施形態を説明する断面図である。
第１の実施形態の特徴は、半導体基板の上部の絶縁膜の上部に設ける金属配線の間に、この絶縁膜を加工して設ける突起部を１つ設けるという点である。金属配線の側面部と突起部の側面部とを所定の距離だけ離間させるが、それ以外はすべて突起部で埋めてしまう例である。
【００３５】
まず、図１を用いて半導体装置の構成を説明する。
図１において、１００は半導体基板、１１０はフィールド絶縁膜、１２０はゲート電極、１３０はゲート絶縁膜、１４０は拡散層、１５０は絶縁膜、１６０は絶縁膜１５０に形成した突起部、１６０１は突起部１６０の側面部、１７０は金属配線、１７０１は金属配線１７０の側面部、１８０は保護膜、１８０ａは保護膜１８０の表面、２００は金属配線間領域である。１８０ｂはこの金属配線間領域２００における保護膜１８０の表面である。
【００３６】
ゲート電極１２０とゲート絶縁膜１３０と２つの拡散層１４０とを含み半導体素子１９０を構成する。半導体素子１９０は、すでに説明したとおりＭＯＳ型トランジスタである。このＭＯＳ型トランジスタ以外の素子は図示を省略している。金属配線１７０は、それら半導体素子と接続し、電源電圧の供給や電気信号の送受を行なうものである。半導体素子と金属配線を接続するコンタクトホールなどの構成についても図面を見やすくするために省略している。
【００３７】
また、図１において、Ｌ１及びＬ２は突起部１６０の側面部１６０１と金属配線１７０の側面部１７０１との距離である。Ｗ１は金属配線幅、Ｗ２は突起部１６０の幅である。
なお、１７１は回路変更などにより新たに設ける金属配線である。これについては後述する。
【００３８】
図１に示すように、半導体素子１９０の上部には、半導体素子１９０と金属配線１７０とを絶縁分離するための絶縁膜１５０を設けてある。この絶縁膜１５０が金属配線１７０の下地層になっている。
絶縁膜１５０の表面を後述する製造方法によって、エッチング加工して掘り下げ、突起部１６０を設けている。図１に示す例では、金属配線１７０の配線高さと突起部１６０の高さとは同一としているが、もちろん厳密に同一でなくても構わない。突起部１６０は、ＣＭＰ法による研磨の際に柱の役割を担う。この役割を達成できれば、突起部１６０をエッチング加工して形成する際の加工精度によるばらつき程度を含んでいてもよい。また、若干であれば金属配線１７０よりも高くても低くてもよい。
【００３９】
金属配線１７０は、突起部１６０と距離Ｌ１及びＬ２をもって離間している。図１に示す例では、距離Ｌ１と距離Ｌ２とは次のような関係になっている。
Ｌ１＜＝Ｌ２
【００４０】
隣り合う金属配線１７０間の領域は、金属配線間領域２００となっている。金属配線１７０と突起部１６０とを距離Ｌ１及びＬ２をもって離間すると、金属配線間領域２００は突起部１６０で埋まることになる。そのときの突起部１６０の幅がＷ２となっている。
【００４１】
金属配線１７０の上部には保護膜１８０を設ける。製造工程は後述するが、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成する。そして、ＣＭＰ法を用いて保護膜１８０を研磨して、フラットな保護膜１８０の表面１８０ａを
得る。
このとき、突起部１６０を設けているため、ＣＭＰ法の研磨パッドが変形しても、突起部１６０により金属配線間領域２００の保護膜１８０の表面１８０ｂは余剰に研磨されることはない。
【００４２】
金属配線１７０と突起部１６０との距離Ｌ１及びＬ２は、ＣＭＰ法による研磨でも保護膜１８０の表面１８０ｂが傾斜しない距離Ｌｘとなっている。つまり、距離Ｌｘを越えると傾斜してしまうから、距離Ｌ１及びＬ２の取る最大値が距離Ｌｘということである。次の関係である。
Ｌ１（Ｌ２）＜＝Ｌｘ
【００４３】
研磨パッドの材質及びスラリの材質、あるいは回転数や押圧力、又は保護膜１８０の材質や金属配線１７０配置状況などにより、研磨パッドが変形する量は違う。このため、この距離Ｌｘは一概に数値で表すことはできない。しかしながら、距離Ｌ１及びＬ２の数値を複数変えた半導体装置を試作して実験するなどすれば、この距離Ｌｘを知ることができる。
そうして、距離Ｌｘと距離Ｌ１及びＬ２との関係を上述のようにすれば、金属配線間領域２００の保護膜１８０の表面１８０ｂが余剰に研磨され、傾斜してしまうことはない。
【００４４】
図１に示す例では、距離Ｌ１よりも距離Ｌ２が大きい例を示した。例えば、距離Ｌ２が、金属配線１７０を配置する場合のデザインルールに則り、金属配線間最小距離ＬＭを確保してなお金属配線幅Ｗ１を確保できるとき、この距離Ｌ２を設けた部分に回路変更などにより設ける必要が生じた新たな金属配線１７１を配置することができる。このとき、もちろん、新たな金属配線１７１と突起部１６０との間に距離Ｌ１を確保しなければならないことはいうまでもない。
【００４５】
上述の通り、距離Ｌ１及びＬ２が距離Ｌｘよりも小さければ、突起部１６０は柱の役割を果たし、回路変更などによる新たな金属配線１７１も設けることができる。要するに、空きスペースに金属配線を設けるだけであるから、ダマシン法のように下地層ごと変更する必要がない。つまり、製造工程が増加せず、製造時間を短縮できるという利点がある。
【００４６】
以上の説明では、距離Ｌ１と距離Ｌ２とは異なる距離で説明したが、距離Ｌｘよりも小さくするという条件を満たせば、もちろん同一としてもよいことは無論である。
【００４７】
本発明の半導体装置の効果をまとめると、絶縁膜を加工して形成した突起部と金属配線とを離間して配設するため、ＣＭＰ法を用いた平坦化工程があっても余剰な研磨がなく、また、金属配線の配置に変更があっても対応可能である。そして、金属配線の側面部にスペースがあるから、寄生容量の影響を小さくできる。
【００４８】
［各構成の説明］
製造方法については後述するが、次に図１に示す構成について、具体的な材質や数値、簡単な製造方法を説明する。なお、次に挙げる材質や数値はもちろん一例である。
【００４９】
フィールド絶縁膜１１０は知られているＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ
ｏｆ Ｓｉｌｉｃｏｎ）法で形成する。材質は、絶縁物として例えばシリコン酸化膜を用い、膜厚は例えば５５００Å程度である。
フィールド絶縁膜１１０以外の半導体基板１００上にはゲート絶縁膜１３０が形成されているが、このゲート絶縁膜１３０の材質は、例えばシリコン酸化膜を用い、膜厚は例えば１００Å程度である。
【００５０】
ゲート絶縁膜１３０上に設けるゲート電極１２０は、導電物として例えばポリシリコンを用いることができる。ポリシリコンは、ＣＶＤ法により形成し、膜厚は例えば３５００Å程度である。
【００５１】
半導体基板１００に設ける、半導体素子１９０を構成するソース領域又はドレイン領域となる拡散層１４０は、半導体基板１００と逆の極性を有し、例えば半導体基板１００がｐ型半導体の場合は、拡散層１４０はｎ型半導体となるように形成する。
【００５２】
絶縁膜１５０は、例えばＣＶＤ法により形成し、その材質は、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｈｐｒｏｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜を用いることができる。そしてその膜厚は、例えば１００００Å程度形成する。
【００５３】
突起部１６０は、絶縁膜１５０をエッチング加工して掘り下げて形成する。 絶縁膜１５０の表面にマスクパターンを形成し、ドライエッチングにて加工する。
【００５４】
金属配線１７０は、絶縁膜１５０上に突起部１６０から距離Ｌ１及びＬ２を離間して形成する。この形成も、金属配線材料を絶縁膜１５０上に形成し、その表面にマスクパターンを形成してエッチング処理して形成する。
【００５５】
保護膜１８０の材質は、例えばＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｏｘｙ−Ｓｉｌａｎｅ）膜を用いることができる。
保護膜１８０形成後は、その上面をＣＭＰ法で研磨を行い、平坦化した表面１８０ａを得る。
【実施例２】
【００５６】
［第２の実施形態の構成の説明：図２］
次に、第２の実施形態を図面を参照しつつ説明する。説明にあっては、すでに説明した構成と同じ構成には同じ番号を付与している。特に指示がなくてもすでに説明した図面も適宜参照していただきたい。
【００５７】
第２の実施形態の特徴は、半導体基板の上部の絶縁膜の上部に設ける金属配線の間に、この絶縁膜を加工して設ける突起部を複数設けるという点である。金属配線の側面部と突起部の側面部とを所定の距離だけ離間させるが、隣り合う突起部同士は、加工の最小寸法で離間させることができる。また、金属配線間にバランスよく突起部を設けるようにしてもよい。
【００５８】
図２において、１６１は突起部である。Ｌ３は突起部１６１の側面部１６１１と金属配線１７０の側面部１７０１との距離である。Ｌ４は隣り合う突起部１６１間の距離である。Ｗ３は突起部１６１の幅である。
【００５９】
金属配線１７０は、突起部１６１と距離Ｌ３をもって離間している。図２に示す例でも、もちろん次のような関係になっている。
Ｌ３＜＝Ｌｘ
【００６０】
距離Ｌ４が大きいと、ＣＭＰ法による研磨により、その部分の保護膜１８０が研磨され、傾斜が生じてしまうため、隣り合う突起部１６１間の領域Ｌ４と距離Ｌｘとの関係は、もちろん次のようになっている必要がある。
Ｌ４＜＝Ｌｘ
【００６１】
隣り合う金属配線１７０間の領域である金属配線間領域２００（図２には図示はしない
）には、複数の突起部１６１を設けているが、このとき、距離Ｌ４は、絶縁膜１５０の加工の最小寸法で設けてもよい。
また、金属配線１７０との距離Ｌ３を確保すれば、突起部１６１を金属配線間領域２００にバランスよく配置するような距離Ｌ４を選ぶこともできる。そうすれば、ＣＭＰ法による研磨パッドからの応力をバランスよく受けることができる。
【００６２】
なお、図２に示す第２の実施形態にあっては、金属配線幅Ｗ１と突起部１６１の幅Ｗ３とが同一であってもよいことは無論である。
いずれにしても、距離Ｌ４や幅Ｗ３などは、金属配線１７０の配置状況に応じて自由に選択することができる。
【実施例３】
【００６３】
［第３の実施形態の構成の説明：図３］
次に、第３の実施形態を図面を参照しつつ説明する。説明にあっては、すでに説明した構成と同じ構成には同じ番号を付与している。特に指示がなくてもすでに説明した図面も適宜参照していただきたい。
【００６４】
第３の実施形態の特徴は、半導体基板の上部の絶縁膜の上部に設ける金属配線の間に、この絶縁膜を加工して設ける突起部を複数設けるという点では第２の実施形態と同様であるが、金属配線の側面部と突起部の側面部とを離間させた距離と、隣り合う突起部同士の距離とを同一にしている。つまり、金属配線間に突起部を均等に配設している。
【００６５】
図３において、１６２は突起部である。Ｌ５は突起部１６２の側面部１６２１と金属配線１７０の側面部１７０１との距離である。Ｌ６は隣り合う突起部１６２間の距離である。Ｗ４は突起部１６２の幅である。
【００６６】
金属配線１７０は、突起部１６２と距離Ｌ５をもって離間している。図３に示す例でも、もちろん次のような関係になっている。
Ｌ５＜＝Ｌｘ
【００６７】
距離Ｌ６が大きいと、ＣＭＰ法による研磨により、その部分の保護膜１８０が研磨され、傾斜が生じてしまうため、隣り合う突起部１６２間の領域Ｌ６は距離Ｌｘよりも小さい必要がある。そして、距離Ｌ５と距離Ｌ６とは同一とすることもでき、次のような関係になっている。
Ｌ６（Ｌ５）＜＝Ｌｘ
【００６８】
隣り合う金属配線１７０間の領域である金属配線間領域２００（図３には図示はしない）には、均等に突起部１６２を設けている。もちろん、金属配線１７０間の距離によってはそのように配置できない場合もあるが、このようにできれば、ＣＭＰ法による研磨パッドからの応力を均等に受けることができる。
【００６９】
なお、図３に示す第３の実施形態にあっては、金属配線幅Ｗ１と突起部１６２の幅Ｗ４とが同一であってもよいことは無論である。
いずれにしても、距離Ｌ５及びＬ６や幅Ｗ４などは、金属配線１７０の配置状況に応じて自由に選択することができる。
【００７０】
［製造方法の説明：図４〜図１５］
次に、第２の実施形態を例にして、半導体装置の製造方法を説明する。説明にあっては、すでに説明した図面も適宜参照していただきたい。
図４から図１５は、図２に示す第２の実施形態の半導体装置の製造方法を模式的に示す
断面図であって、製造方法を順に記載したものである。なお、すでに説明した構成と同じ構成には同じ番号を付与している。
【００７１】
図４に示すように、シリコンからなる半導体基板１００を準備する。
次に、図５に示すように、半導体基板１００上に選択的に所定の厚さのフィールド絶縁膜１１０と、所定の厚さのゲート絶縁膜１３０を形成する。フィールド絶縁膜１１０により分離された領域がＭＯＳ型トランジスタ領域となる。
【００７２】
フィールド絶縁膜１１０の形成方法は、選択酸化法で行なう。この方法は、ＭＯＳ型トランジスタ領域に酸化されにくいシリコン窒化膜を選択的に形成し、その後、例えば、１０００℃の水蒸気雰囲気中で酸化することにより、シリコン窒化膜が形成されていない部分の半導体基板１００の表面に厚いシリコン酸化膜を形成する。これにより、ＭＯＳ型トランジスタ領域を除く領域にフィールド絶縁膜１１０が形成できる。
【００７３】
ゲート絶縁膜１３０の形成方法は、フィールド酸化膜１１０を形成した後に、所定の洗浄液にて半導体基板１００の表面を洗浄した後、例えば、温度が約９００℃の酸素と水素との分圧雰囲気で酸化を行い、膜厚が約１００Å程度のシリコン酸化膜を全面に形成する。この製造工程によってフィールド絶縁膜１１０の上部にもシリコン酸化膜が形成されるが、その膜厚は約１００Åと薄いため、図示は省略する。そして、ＭＯＳ型トランジスタ領域の所定の部分にシリコン酸化膜を残すようにエッチング加工することで、残ったシリコン酸化膜がゲート絶縁膜１３０となる。
なお、このゲート絶縁膜１３０の膜厚は、本発明の半導体装置の電気特性に応じて自由に選択することができる。
【００７４】
次に、図６に示すように、半導体基板１００の全領域にポリシリコン層３１０を堆積する。ポリシリコン層３１０は、例えば、反応ガスにモノシランを用いて、温度が約６５０℃の減圧ＣＶＤ法により、約３５００Å程度の膜厚で堆積する。このポリシリコン層３１０は、所定形状に加工することでＭＯＳ型トランジスタのゲート電極となるのである。
【００７５】
ポリシリコン層３１０形成後、このポリシリコン層３１０に不純物を添加する。例えば、Ｎ型のゲート電極とする場合、燐をイオン注入エネルギー６０ｋｅＶ、ドーズ量１×１０１６ａｔｏｍｓ／ｃｍ２の条件でイオン注入する。添加した不純物の図示は省略する。
【００７６】
図７に示すように、知られているホトリソ技術及びエッチング技術を用いて、ポリシリコン層３１０を所定の形状に加工し、ゲート電極１２０を形成する。その後、半導体素子１９０に知られているイオン注入技術などを用いて、拡散層１４０を形成する。この拡散層１４０がＭＯＳ型トランジスタのソース領域やドレイン領域となる。
【００７７】
次に、図８に示すように、半導体基板１００の上部に絶縁膜１５０を、例えばＣＶＤ法により形成する。絶縁膜の材質は特に限定しないが、ＢＰＳＧ膜を用い、膜厚は例えば１００００Å程度形成する。その後、絶縁膜１５０をリフローし平坦化する。リフローの条件は、例えばＮ２ガス雰囲気中で９００℃で３０分程度行う。
【００７８】
半導体素子を完成するためには、各半導体素子に配線用のコンタクトホールを設けるのであるが、その製造工程については説明を省略する。
【００７９】
次に、図９に示すように、知られているホトリソ技術によるマスクパターニング及びエッチング技術で、突起部１６１を形成する。
突起部１６１は、絶縁膜１５０の所定領域をエッチング技術を用いて掘り下げて形成する。このときのエッチング深さは、例えば、後の工程で形成する金属配線の膜厚と同一と
することができる。このときのエッチングガスは、例えば４弗化炭素、３弗化水素炭素、及びヘリウムの混合ガスを用いる。エッチング条件は、５００Ｗ程度のＲＦパワーを印加する。エッチング時間はエッチング深さにより変わるので説明は省略する。
【００８０】
上述の突起部１６１の製造方法の説明では、金属配線１７０の下地層である絶縁膜１５０を単層で形成する例を示したが、絶縁性を有する複数の膜を積層してもよい。図１０及び図１１を用いて説明する。
【００８１】
図１０に示すように、半導体基板１００の上部に絶縁膜１５０を形成するのは同じであるが、その上部にそれと材質が異なる他の絶縁膜１５１を積層する。この他の絶縁膜１５１の材質は特に限定しないが、ＰＳＧ（Ｐｈｏｓｈｐｒｏｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜を用い、膜厚は例えば３０００Å程度形成する。
【００８２】
なお、この絶縁膜１５０と他の絶縁膜１５１との膜厚の合計は、単層の場合と同一としてもよい。そのとき、例えば、下側の絶縁膜１５０の膜厚を７０００Å程、上側の他の絶縁膜１５１の膜厚を３０００Å程としてもよい。もちろん、他の絶縁膜１５１の膜厚が突起部１６１の高さになるから、後の製造工程で形成する金属配線の配線高さと合わせておいてもよい。絶縁膜１５０と他の絶縁膜１５１とのリフローによる平坦化は、積層した幕ごとにリフローを実施する。
【００８３】
このようにすれば、絶縁膜を構成する膜の膜質や材質を自由に組み合わせて絶縁膜を形成できるから、加工がしやすくなるなどの効果がある。図１０及び図１１を用いて説明した例は、２層の膜を積層する例であるが、もちろんこれに限定せず、３層以上であってもよい。
【００８４】
次に、図１１に示すように、知られているホトリソ技術によるマスクパターニング及びエッチング技術で、突起部１６１を形成する部分を残して他の絶縁膜１５１を除去する。これにより、絶縁膜１５０の上部に他の絶縁膜１５１で形成した突起部１６１が残る。
【００８５】
製造工程順の説明に戻る。
図１２に示すように、知られているスパッタ技術で金属膜３２０を絶縁膜１５０の上部全面に堆積する。金属膜３２０の材質は特に限定しないが、アルミとシリコンとの合金などを用いることができる。また窒化チタン及びアルミとシリコンとの合金の複合膜を用いることもできる。金属膜の膜厚は８０００Å程度であるが、半導体装置の電気特性に応じて変更することができ、特に限定されるものではない。
【００８６】
図１３に示すように、知られているホトリソ技術及びエッチング技術を用いて金属膜３２０を加工して、金属配線１７０を形成する。エッチングガスは、例えば塩素と３塩化硼素の混合ガスを用い、６０Ｗ程度のＲＦパワーを印加してエッチングを行う。
このとき、もちろん金属配線１７０と突起部１６１とが距離Ｌ３で離間するように形成する。
【００８７】
図１４に示すように、保護膜１８０を例えばＣＶＤ法により形成する。保護膜１８０の材質は特に限定しないが、例えばＴＥＯＳ膜を用いることができる。保護膜の膜厚は、ＣＭＰ法で研磨を行った場合、金属配線１７０の上面が露出しないような膜厚である必要がある。例えば、１５０００Å程度であるが、金属配線１７０の膜厚に依存するため、特に限定されるものではない。
【００８８】
図１５に示すように、保護膜１８０の上面をＣＭＰ法で研磨を行う。研磨条件は、例えば、ウェハ圧力が４．０ｐｓｉ、リテーナ圧力が３．０ｐｓｉ、ドレス圧力が３．５ｋｇ
、スラリ流量が１５０ｍｌ／ｍｉｎで研磨を行い、平坦化する。これにより、フラットな表面１８０ａを得ることができる。
ＣＭＰ法を用いても、突起部１６１を設けているため、この部分が余剰に研磨され、保護膜１８０の表面（図１で言うところの表面１８０ｂ）が傾斜してしまうことがないのである。
【００８９】
以上、説明した製造方法は一例である。大切なことは、金属配線の下部の下地層に突起部を設けること、そしてこの突起部と離間して金属配線を設けることである。
【産業上の利用可能性】
【００９０】
本発明の半導体装置は、平坦化した微細な半導体装置に適用でき、金属配線の配線変更にも柔軟に対応可能であるから、客先都合などによる仕様変更が多い用途の半導体装置に好適である。
【符号の説明】
【００９１】
１００ 半導体基板
１１０ フィールド酸化膜
１２０ ゲート電極
１３０ ゲート絶縁膜
１４０ 拡散層
１５０ 絶縁膜
１６０、１６１、１６２ 突起部
１７０ 金属配線
１８０ 保護膜
１９０ 半導体素子
Ｌ１、Ｌ２ 突起部１６０の側面部１６０１と金属配線１７０の側面部１７０１との距離
Ｌ３ 突起部１６１の側面部１６１１と金属配線１７０の側面部１７０１との距離
Ｌ４ 隣り合う突起部１６１間の距離
Ｌ５ 突起部１６２の側面部１６２１と金属配線１７０の側面部１７０１との距離
Ｌ６ 隣り合う突起部１６２間の距離
ＬＭ デザインルールにより決まる金属配線間最小距離
Ｌｘ ＣＭＰ法による研磨でも保護膜の表面が傾斜しない距離
Ｗ１ 金属配線幅
Ｗ２ 突起部１６０の幅
Ｗ３ 突起部１６１の幅
Ｗ４ 突起部１６２の幅
【技術分野】
【０００１】
本発明は、半導体装置の配線構造に関し、特に金属配線を容易に配置する構造及び製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体装置の高集積化に伴い、半導体装置を形成する半導体素子に電圧を印加する、金属配線の多層化が進められている。金属配線の多層化に伴い、配線構造の平坦化技術が開発されてきているが、その中でも、ＣＭＰ法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ法；機械化学研磨法）が知られている。
【０００３】
代表的なＣＭＰ法は、シリカ粒を含む液状の研磨液（スラリと称することもある）を流しつつ、ウェハに研磨パッドを接触させて押圧しながら回転研磨する。これによりウェハ表面を平坦化する。
【０００４】
ＣＭＰ法にて用いられる研磨パッドは柔らかい材質で構成している。ウェハに研磨パッドを接触させて回転研磨するとき、研磨パッドの表面はにわかに変形し、ウェハ表面の研磨すべき材質の粗密により、余剰に研磨すべき材質を削ってしまうことがある。
例えば、金属膜を加工して金属配線を形成し、その上部に保護膜を形成する。この保護膜をＣＭＰ法により研磨すると、下部の金属配線の粗密により、金属配線がない部分の保護膜をより多く削って保護膜の表面に傾斜をつけてしまうことがある。
【０００５】
このような問題を解決するための提案は多くを見るものである。例えば、金属配線の配置密度が粗い場所にダミー配線を設けて配線高さを同一とすることで粗密の関係を緩和する技術が知られている。また、金属配線の粗密に応じて上部の膜の膜厚を変更する技術が知られている。上述の例で言えば、保護膜の厚さを、金属配線の配置密度が荒いところは厚くし、細かいところは薄くするのである。これについては、例えば、特許文献１に開示されている。
【０００６】
ところで、ＣＭＰ法は、ダマシン（Ｄａｍａｓｃｅｎｅ）法と呼ばれる配線形成技術と共に用いられることで、より有効な金属配線の平坦化ができる場合が多く、広く用いられている。
ダマシン法とは、象眼細工に似た加工方法である。微細化した半導体装置の製造方法に欠くことができない技術として広く知られており、下地層に形成した溝に金属配線を埋め込む技術である。
【０００７】
ＣＭＰ法との組み合わせ加工では、ダマシン法による配線形成のあと、下地層の溝よりはみ出た余剰な金属膜をＣＭＰ法で研磨することで、溝の内部だけに金属配線が残り、埋め込まれた金属配線と下地層とは同一の平面になる。
図１６を用いて説明する。図１６は、ダマシン法とＣＭＰ法とを用いて金属配線を形成する様子を示した断面図である。この図は、バリア層や他の構成は省略した模式図である。
【０００８】
図１６（ａ）は、ダマシン法により下地の絶縁膜に溝を設け、この溝に金属膜を埋め込むように成膜した図、図１６（ｂ）はＣＭＰ法での処理後で、不要な金属膜を研磨し溝に配線としての金属膜を完成させた図である。図１６において、１１は絶縁膜、１１ｂは溝、１１ｃは絶縁膜表面、１２は金属膜、１２ａは配線としての金属膜である。
【０００９】
図１６（ａ）に示すように、ダマシン法により絶縁膜１１に溝１１ｂを形成し、溝１１ｂを埋め込むように金属膜１２を成膜する。その後、ＣＭＰ法により金属膜１２を絶縁膜表面１１ｃまで研磨し、配線としての金属膜１２ａを形成し平坦化を行う。
【００１０】
半導体装置には、何層もの金属配線を積層して用いる場合がある。そのような場合であっても、ＣＭＰ法を用いれば半導体装置を平坦化することができる。
【００１１】
このような技術を用いた配線構造の平坦化技術は、多くの提案を見るものである（例えば、特許文献２参照。）。
【００１２】
ＣＭＰ法は、すでに説明したように、研磨パッドの変形により、ウェハ表面の研磨すべき材質の粗密の影響で、ウェハ表面の研磨すべき材質を余剰に研磨してしまい、その表面を傾斜させてしまうことがある。ところが、ダマシン法を用いた金属配線形成後であれば、それは発生しない。金属配線間には下地層があるからである。この下地層が柱のような役割を果たすため、余剰な研磨を防ぐことができる。
【００１３】
そもそもダマシン法は、主にエッチング加工しにくい銅を主成分とする金属を配線材料に用いる場合に多く用いられている技術として広く用いられている。銅を主成分とする金属は、知られているように、ドライエッチングによる配線加工がしにくい。このため、下地層に金属配線の形状通りの溝を設け、その溝に銅を主成分とする金属を埋め込み、配線パターンとするのである。このようにすれば、加工しにくい銅を主成分とする金属をパターニングする必要がない。
もちろん、このようなダマシン法を、アルミニウムなどを主成分とする他の金属の配線形成に用いてもよいことは無論であるから、ＣＭＰ法により生じる問題解決の１つとして、ダマシン法を用いるという考えもある。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開平１０−１６３２０５号公報（第４頁、図１）
【特許文献２】特開平７−９４４５５号公報（第７頁、図１）
【発明の概要】
【発明が解決しようとする課題】
【００１５】
しかしながら、ダマシン法は、形成すべき金属配線パターンと同一の溝を下地層に形成し、この溝に金属配線材料を埋め込んで形成するために、溝の内部は全て金属配線材料で埋まっている。つまり、下地層の溝の側面部及び底面部と、埋め込まれた金属配線材料の側面部及び底面部とは必ず接している。この場合、金属配線を形成した後、回路変更などにより金属配線の配置を変更する場合や別の金属配線を新たに配設する場合は、下地層の溝そのものから加工し直す必要がある。
【００１６】
通常、半導体装置の製造においては、数十枚のウェハを１ロットとして製造工程を流すのであるが、途中の要所の製造工程ごとに所定枚数のウェハを抜き取り待機させる。ＭＯＳ型トランジスタの例では、例えば、拡散層を形成する前、ゲート電極を形成する前、金属配線を形成する前などにウェハを抜き取り待機させる。このようにすれば、急な仕様変更や回路変更の際に、要所ごとに待機しているウェハを復帰させて仕様や回路の変更にあわせた工程を流せばよく、まったく最初の製造工程からスタートさせるよりも遥かに製造工程が短縮できる。
【００１７】
しかしながら、上述の例では、金属配線を変更することで対応可能な仕様変更や回路変更が起きても、金属配線形成工程だけでは済まず、遥か上流の製造工程である下地層の溝
形成工程から変更しなければならず、製造時間が増大するばかりか、コストアップにもなるという問題がある。
【００１８】
また、隣り合う配線としての金属膜同士の間で寄生容量が発生するという問題もある。金属配線に寄生容量が生じると、金属配線を用いて流れる電気信号に遅延を生じるなどの不具合がある。
【００１９】
以上の説明で明らかなように、ＣＭＰ法を用いて平坦化を行なおうとすると、上層の膜の膜厚を変更するなどの金属配線の粗密による余剰な研磨を防ぐための技術が必要になり、ダマシン法を用いて金属配線を形成すると、回路変更などに対応できないことや金属配線に寄生容量が生じてしまうことなどの問題がある。
【００２０】
本発明は、このような問題を解決するためになされるものであり、ダマシン法を用いずとも、半導体装置の表面研磨時に配線材料の余剰な研磨がない、平坦化した半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００２１】
上記した目的を達するため、本発明の半導体装置の構造は、以下に記した構成を採用するものである。
【００２２】
半導体素子を有する半導体基板の上部に絶縁膜を設け、絶縁膜上に金属配線を設け、金属配線の上部に保護膜を備える半導体装置において、絶縁膜は、その表面に突起部を有し、突起部の少なくとも１つの側面と金属配線の少なくとも１つの側面とは互いに離間し、金属配線と突起部とが離間する前記距離は、保護膜の研磨時に保護膜の表面が傾斜しない距離であることを特徴とする。
【００２３】
このような構成にすることで、金属配線の配置を容易にでき、寄生容量を低減することができ、保護膜の表面の傾斜を抑制し平坦な表面を得ることができる。
【００２４】
複数の金属配線を有し、金属配線間に突起部を複数設けるとき、突起部間の距離と、金属配線と突起部との間の距離と、は同一にしてもよい。
【００２５】
このような構成にすれば、複数の金属配線を有する場合でも、金属配線の配置を容易にでき、保護膜の表面の傾斜を抑制し、平坦な表面を得ることができる。
【００２６】
上記した目的を達するため、本発明の半導体装置は、以下に記した製造方法を採用するものである。
【００２７】
半導体基板に半導体素子を形成する素子形成工程と、半導体基板の上部に絶縁膜を設ける絶縁膜形成工程と、絶縁膜の表面に突起部を形成する突起部形成工程と、突起部の少なくとも１つの側面と、形成する金属配線の少なくとも１つの側面とが離間するように、マスクパターニングにより金属配線を形成する配線形成工程と、金属配線の上部に保護膜を形成する保護膜形成工程と、を有することを特徴とする。
【００２８】
このような製造方法にすることで、絶縁膜と突起部が一体となし、製造工程を複雑にすることなく、金属配線の配置を容易にでき、保護膜の表面の傾斜を抑制し、平坦な表面を得ることができる。
【００２９】
絶縁膜形成工程は、絶縁性を有する複数の膜を積層して絶縁膜を形成するようにしてもよい。
【００３０】
このようにすれば、膜質や材質が異なる膜で絶縁膜を形成できるから、加工のしやすさなどを考慮に入れて、膜を選択することができて便利である。
【発明の効果】
【００３１】
本発明の半導体装置は、回路変更があっても金属配線の配置を容易にでき、かつ寄生容量が少ない、平坦化した半導体装置を構成できる。
【図面の簡単な説明】
【００３２】
【図１】本発明の半導体装置の第１の実施形態を説明する断面図であって、金属配線間に突起部を１つ設ける例を説明する図である。
【図２】本発明の半導体装置の第２の実施形態を説明する断面図であって、金属配線間に突起部をバランスよく複数設ける例を説明する図である。
【図３】本発明の半導体装置の第３の実施形態を説明する断面図であって、金属配線間に突起部を均等に複数設ける例を説明する図である。
【図４】本発明の半導体装置の第２の実施形態の製造方法を説明する断面図であって、半導体基板を表す図である。
【図５】本発明の半導体装置の第２の実施形態の製造方法を説明する断面図であって、半導体基板上にフィールド絶縁膜及びゲート絶縁膜を形成する工程を説明する図である。
【図６】本発明の半導体装置の第２の実施形態の製造方法を説明する断面図であって、ポリシリコン層の形成を説明する図である。
【図７】本発明の半導体装置の第２の実施形態の製造方法を説明する断面図であって、ゲート電極の形成を説明する図である。
【図８】本発明の半導体装置の第２の実施形態の製造方法を説明する断面図であって、絶縁膜の形成を説明する図である。
【図９】本発明の半導体装置の第２の実施形態の製造方法を説明する断面図であって、絶縁膜を加工して突起部を形成する工程を説明する図である。
【図１０】本発明の半導体装置の第２の実施形態の製造方法を説明する断面図であって、２つの絶縁膜を積層する製造方法を説明する図である。
【図１１】本発明の半導体装置の第２の実施形態の製造方法を説明する断面図であって、積層した別の絶縁膜を加工して突起部を形成する工程を説明する図である。
【図１２】本発明の半導体装置の第２の実施形態の製造方法を説明する断面図であって、金属配線の配線材料である金属層の形成を説明する図である。
【図１３】本発明の半導体装置の第２の実施形態の製造方法を説明する断面図であって、金属配線の形成を説明する図である。
【図１４】本発明の半導体装置の第２の実施形態の製造方法を説明する断面図であって、保護膜の形成を説明する図である。
【図１５】本発明の半導体装置の第２の実施形態の製造方法を説明する断面図であって、保護膜の平坦化を説明する図である。
【図１６】金属配線を溝に埋め込むように形成しＣＭＰ法により金属配線の形成を説明する図である。
【発明を実施するための形態】
【００３３】
本発明は、半導体基板の上部に設ける絶縁膜に、その絶縁膜を加工して突起部を設ける。そして、この突起部の側面同士を離間させて金属配線を設ける。以下、本発明の半導体装置の実施形態を、図面を参照しながら説明するが、説明に際しては、半導体装置の半導体基板は、シリコン半導体基板を用い、そこに形成する半導体素子は、ＭＯＳ型トランジスタとする例で説明する。
【実施例１】
【００３４】
［第１の実施形態の構成の説明：図１］
以下、第１の実施形態を図１を参照して説明する。図１は第１の実施形態を説明する断面図である。
第１の実施形態の特徴は、半導体基板の上部の絶縁膜の上部に設ける金属配線の間に、この絶縁膜を加工して設ける突起部を１つ設けるという点である。金属配線の側面部と突起部の側面部とを所定の距離だけ離間させるが、それ以外はすべて突起部で埋めてしまう例である。
【００３５】
まず、図１を用いて半導体装置の構成を説明する。
図１において、１００は半導体基板、１１０はフィールド絶縁膜、１２０はゲート電極、１３０はゲート絶縁膜、１４０は拡散層、１５０は絶縁膜、１６０は絶縁膜１５０に形成した突起部、１６０１は突起部１６０の側面部、１７０は金属配線、１７０１は金属配線１７０の側面部、１８０は保護膜、１８０ａは保護膜１８０の表面、２００は金属配線間領域である。１８０ｂはこの金属配線間領域２００における保護膜１８０の表面である。
【００３６】
ゲート電極１２０とゲート絶縁膜１３０と２つの拡散層１４０とを含み半導体素子１９０を構成する。半導体素子１９０は、すでに説明したとおりＭＯＳ型トランジスタである。このＭＯＳ型トランジスタ以外の素子は図示を省略している。金属配線１７０は、それら半導体素子と接続し、電源電圧の供給や電気信号の送受を行なうものである。半導体素子と金属配線を接続するコンタクトホールなどの構成についても図面を見やすくするために省略している。
【００３７】
また、図１において、Ｌ１及びＬ２は突起部１６０の側面部１６０１と金属配線１７０の側面部１７０１との距離である。Ｗ１は金属配線幅、Ｗ２は突起部１６０の幅である。
なお、１７１は回路変更などにより新たに設ける金属配線である。これについては後述する。
【００３８】
図１に示すように、半導体素子１９０の上部には、半導体素子１９０と金属配線１７０とを絶縁分離するための絶縁膜１５０を設けてある。この絶縁膜１５０が金属配線１７０の下地層になっている。
絶縁膜１５０の表面を後述する製造方法によって、エッチング加工して掘り下げ、突起部１６０を設けている。図１に示す例では、金属配線１７０の配線高さと突起部１６０の高さとは同一としているが、もちろん厳密に同一でなくても構わない。突起部１６０は、ＣＭＰ法による研磨の際に柱の役割を担う。この役割を達成できれば、突起部１６０をエッチング加工して形成する際の加工精度によるばらつき程度を含んでいてもよい。また、若干であれば金属配線１７０よりも高くても低くてもよい。
【００３９】
金属配線１７０は、突起部１６０と距離Ｌ１及びＬ２をもって離間している。図１に示す例では、距離Ｌ１と距離Ｌ２とは次のような関係になっている。
Ｌ１＜＝Ｌ２
【００４０】
隣り合う金属配線１７０間の領域は、金属配線間領域２００となっている。金属配線１７０と突起部１６０とを距離Ｌ１及びＬ２をもって離間すると、金属配線間領域２００は突起部１６０で埋まることになる。そのときの突起部１６０の幅がＷ２となっている。
【００４１】
金属配線１７０の上部には保護膜１８０を設ける。製造工程は後述するが、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成する。そして、ＣＭＰ法を用いて保護膜１８０を研磨して、フラットな保護膜１８０の表面１８０ａを
得る。
このとき、突起部１６０を設けているため、ＣＭＰ法の研磨パッドが変形しても、突起部１６０により金属配線間領域２００の保護膜１８０の表面１８０ｂは余剰に研磨されることはない。
【００４２】
金属配線１７０と突起部１６０との距離Ｌ１及びＬ２は、ＣＭＰ法による研磨でも保護膜１８０の表面１８０ｂが傾斜しない距離Ｌｘとなっている。つまり、距離Ｌｘを越えると傾斜してしまうから、距離Ｌ１及びＬ２の取る最大値が距離Ｌｘということである。次の関係である。
Ｌ１（Ｌ２）＜＝Ｌｘ
【００４３】
研磨パッドの材質及びスラリの材質、あるいは回転数や押圧力、又は保護膜１８０の材質や金属配線１７０配置状況などにより、研磨パッドが変形する量は違う。このため、この距離Ｌｘは一概に数値で表すことはできない。しかしながら、距離Ｌ１及びＬ２の数値を複数変えた半導体装置を試作して実験するなどすれば、この距離Ｌｘを知ることができる。
そうして、距離Ｌｘと距離Ｌ１及びＬ２との関係を上述のようにすれば、金属配線間領域２００の保護膜１８０の表面１８０ｂが余剰に研磨され、傾斜してしまうことはない。
【００４４】
図１に示す例では、距離Ｌ１よりも距離Ｌ２が大きい例を示した。例えば、距離Ｌ２が、金属配線１７０を配置する場合のデザインルールに則り、金属配線間最小距離ＬＭを確保してなお金属配線幅Ｗ１を確保できるとき、この距離Ｌ２を設けた部分に回路変更などにより設ける必要が生じた新たな金属配線１７１を配置することができる。このとき、もちろん、新たな金属配線１７１と突起部１６０との間に距離Ｌ１を確保しなければならないことはいうまでもない。
【００４５】
上述の通り、距離Ｌ１及びＬ２が距離Ｌｘよりも小さければ、突起部１６０は柱の役割を果たし、回路変更などによる新たな金属配線１７１も設けることができる。要するに、空きスペースに金属配線を設けるだけであるから、ダマシン法のように下地層ごと変更する必要がない。つまり、製造工程が増加せず、製造時間を短縮できるという利点がある。
【００４６】
以上の説明では、距離Ｌ１と距離Ｌ２とは異なる距離で説明したが、距離Ｌｘよりも小さくするという条件を満たせば、もちろん同一としてもよいことは無論である。
【００４７】
本発明の半導体装置の効果をまとめると、絶縁膜を加工して形成した突起部と金属配線とを離間して配設するため、ＣＭＰ法を用いた平坦化工程があっても余剰な研磨がなく、また、金属配線の配置に変更があっても対応可能である。そして、金属配線の側面部にスペースがあるから、寄生容量の影響を小さくできる。
【００４８】
［各構成の説明］
製造方法については後述するが、次に図１に示す構成について、具体的な材質や数値、簡単な製造方法を説明する。なお、次に挙げる材質や数値はもちろん一例である。
【００４９】
フィールド絶縁膜１１０は知られているＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ
ｏｆ Ｓｉｌｉｃｏｎ）法で形成する。材質は、絶縁物として例えばシリコン酸化膜を用い、膜厚は例えば５５００Å程度である。
フィールド絶縁膜１１０以外の半導体基板１００上にはゲート絶縁膜１３０が形成されているが、このゲート絶縁膜１３０の材質は、例えばシリコン酸化膜を用い、膜厚は例えば１００Å程度である。
【００５０】
ゲート絶縁膜１３０上に設けるゲート電極１２０は、導電物として例えばポリシリコンを用いることができる。ポリシリコンは、ＣＶＤ法により形成し、膜厚は例えば３５００Å程度である。
【００５１】
半導体基板１００に設ける、半導体素子１９０を構成するソース領域又はドレイン領域となる拡散層１４０は、半導体基板１００と逆の極性を有し、例えば半導体基板１００がｐ型半導体の場合は、拡散層１４０はｎ型半導体となるように形成する。
【００５２】
絶縁膜１５０は、例えばＣＶＤ法により形成し、その材質は、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｈｐｒｏｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜を用いることができる。そしてその膜厚は、例えば１００００Å程度形成する。
【００５３】
突起部１６０は、絶縁膜１５０をエッチング加工して掘り下げて形成する。 絶縁膜１５０の表面にマスクパターンを形成し、ドライエッチングにて加工する。
【００５４】
金属配線１７０は、絶縁膜１５０上に突起部１６０から距離Ｌ１及びＬ２を離間して形成する。この形成も、金属配線材料を絶縁膜１５０上に形成し、その表面にマスクパターンを形成してエッチング処理して形成する。
【００５５】
保護膜１８０の材質は、例えばＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｏｘｙ−Ｓｉｌａｎｅ）膜を用いることができる。
保護膜１８０形成後は、その上面をＣＭＰ法で研磨を行い、平坦化した表面１８０ａを得る。
【実施例２】
【００５６】
［第２の実施形態の構成の説明：図２］
次に、第２の実施形態を図面を参照しつつ説明する。説明にあっては、すでに説明した構成と同じ構成には同じ番号を付与している。特に指示がなくてもすでに説明した図面も適宜参照していただきたい。
【００５７】
第２の実施形態の特徴は、半導体基板の上部の絶縁膜の上部に設ける金属配線の間に、この絶縁膜を加工して設ける突起部を複数設けるという点である。金属配線の側面部と突起部の側面部とを所定の距離だけ離間させるが、隣り合う突起部同士は、加工の最小寸法で離間させることができる。また、金属配線間にバランスよく突起部を設けるようにしてもよい。
【００５８】
図２において、１６１は突起部である。Ｌ３は突起部１６１の側面部１６１１と金属配線１７０の側面部１７０１との距離である。Ｌ４は隣り合う突起部１６１間の距離である。Ｗ３は突起部１６１の幅である。
【００５９】
金属配線１７０は、突起部１６１と距離Ｌ３をもって離間している。図２に示す例でも、もちろん次のような関係になっている。
Ｌ３＜＝Ｌｘ
【００６０】
距離Ｌ４が大きいと、ＣＭＰ法による研磨により、その部分の保護膜１８０が研磨され、傾斜が生じてしまうため、隣り合う突起部１６１間の領域Ｌ４と距離Ｌｘとの関係は、もちろん次のようになっている必要がある。
Ｌ４＜＝Ｌｘ
【００６１】
隣り合う金属配線１７０間の領域である金属配線間領域２００（図２には図示はしない
）には、複数の突起部１６１を設けているが、このとき、距離Ｌ４は、絶縁膜１５０の加工の最小寸法で設けてもよい。
また、金属配線１７０との距離Ｌ３を確保すれば、突起部１６１を金属配線間領域２００にバランスよく配置するような距離Ｌ４を選ぶこともできる。そうすれば、ＣＭＰ法による研磨パッドからの応力をバランスよく受けることができる。
【００６２】
なお、図２に示す第２の実施形態にあっては、金属配線幅Ｗ１と突起部１６１の幅Ｗ３とが同一であってもよいことは無論である。
いずれにしても、距離Ｌ４や幅Ｗ３などは、金属配線１７０の配置状況に応じて自由に選択することができる。
【実施例３】
【００６３】
［第３の実施形態の構成の説明：図３］
次に、第３の実施形態を図面を参照しつつ説明する。説明にあっては、すでに説明した構成と同じ構成には同じ番号を付与している。特に指示がなくてもすでに説明した図面も適宜参照していただきたい。
【００６４】
第３の実施形態の特徴は、半導体基板の上部の絶縁膜の上部に設ける金属配線の間に、この絶縁膜を加工して設ける突起部を複数設けるという点では第２の実施形態と同様であるが、金属配線の側面部と突起部の側面部とを離間させた距離と、隣り合う突起部同士の距離とを同一にしている。つまり、金属配線間に突起部を均等に配設している。
【００６５】
図３において、１６２は突起部である。Ｌ５は突起部１６２の側面部１６２１と金属配線１７０の側面部１７０１との距離である。Ｌ６は隣り合う突起部１６２間の距離である。Ｗ４は突起部１６２の幅である。
【００６６】
金属配線１７０は、突起部１６２と距離Ｌ５をもって離間している。図３に示す例でも、もちろん次のような関係になっている。
Ｌ５＜＝Ｌｘ
【００６７】
距離Ｌ６が大きいと、ＣＭＰ法による研磨により、その部分の保護膜１８０が研磨され、傾斜が生じてしまうため、隣り合う突起部１６２間の領域Ｌ６は距離Ｌｘよりも小さい必要がある。そして、距離Ｌ５と距離Ｌ６とは同一とすることもでき、次のような関係になっている。
Ｌ６（Ｌ５）＜＝Ｌｘ
【００６８】
隣り合う金属配線１７０間の領域である金属配線間領域２００（図３には図示はしない）には、均等に突起部１６２を設けている。もちろん、金属配線１７０間の距離によってはそのように配置できない場合もあるが、このようにできれば、ＣＭＰ法による研磨パッドからの応力を均等に受けることができる。
【００６９】
なお、図３に示す第３の実施形態にあっては、金属配線幅Ｗ１と突起部１６２の幅Ｗ４とが同一であってもよいことは無論である。
いずれにしても、距離Ｌ５及びＬ６や幅Ｗ４などは、金属配線１７０の配置状況に応じて自由に選択することができる。
【００７０】
［製造方法の説明：図４〜図１５］
次に、第２の実施形態を例にして、半導体装置の製造方法を説明する。説明にあっては、すでに説明した図面も適宜参照していただきたい。
図４から図１５は、図２に示す第２の実施形態の半導体装置の製造方法を模式的に示す
断面図であって、製造方法を順に記載したものである。なお、すでに説明した構成と同じ構成には同じ番号を付与している。
【００７１】
図４に示すように、シリコンからなる半導体基板１００を準備する。
次に、図５に示すように、半導体基板１００上に選択的に所定の厚さのフィールド絶縁膜１１０と、所定の厚さのゲート絶縁膜１３０を形成する。フィールド絶縁膜１１０により分離された領域がＭＯＳ型トランジスタ領域となる。
【００７２】
フィールド絶縁膜１１０の形成方法は、選択酸化法で行なう。この方法は、ＭＯＳ型トランジスタ領域に酸化されにくいシリコン窒化膜を選択的に形成し、その後、例えば、１０００℃の水蒸気雰囲気中で酸化することにより、シリコン窒化膜が形成されていない部分の半導体基板１００の表面に厚いシリコン酸化膜を形成する。これにより、ＭＯＳ型トランジスタ領域を除く領域にフィールド絶縁膜１１０が形成できる。
【００７３】
ゲート絶縁膜１３０の形成方法は、フィールド酸化膜１１０を形成した後に、所定の洗浄液にて半導体基板１００の表面を洗浄した後、例えば、温度が約９００℃の酸素と水素との分圧雰囲気で酸化を行い、膜厚が約１００Å程度のシリコン酸化膜を全面に形成する。この製造工程によってフィールド絶縁膜１１０の上部にもシリコン酸化膜が形成されるが、その膜厚は約１００Åと薄いため、図示は省略する。そして、ＭＯＳ型トランジスタ領域の所定の部分にシリコン酸化膜を残すようにエッチング加工することで、残ったシリコン酸化膜がゲート絶縁膜１３０となる。
なお、このゲート絶縁膜１３０の膜厚は、本発明の半導体装置の電気特性に応じて自由に選択することができる。
【００７４】
次に、図６に示すように、半導体基板１００の全領域にポリシリコン層３１０を堆積する。ポリシリコン層３１０は、例えば、反応ガスにモノシランを用いて、温度が約６５０℃の減圧ＣＶＤ法により、約３５００Å程度の膜厚で堆積する。このポリシリコン層３１０は、所定形状に加工することでＭＯＳ型トランジスタのゲート電極となるのである。
【００７５】
ポリシリコン層３１０形成後、このポリシリコン層３１０に不純物を添加する。例えば、Ｎ型のゲート電極とする場合、燐をイオン注入エネルギー６０ｋｅＶ、ドーズ量１×１０１６ａｔｏｍｓ／ｃｍ２の条件でイオン注入する。添加した不純物の図示は省略する。
【００７６】
図７に示すように、知られているホトリソ技術及びエッチング技術を用いて、ポリシリコン層３１０を所定の形状に加工し、ゲート電極１２０を形成する。その後、半導体素子１９０に知られているイオン注入技術などを用いて、拡散層１４０を形成する。この拡散層１４０がＭＯＳ型トランジスタのソース領域やドレイン領域となる。
【００７７】
次に、図８に示すように、半導体基板１００の上部に絶縁膜１５０を、例えばＣＶＤ法により形成する。絶縁膜の材質は特に限定しないが、ＢＰＳＧ膜を用い、膜厚は例えば１００００Å程度形成する。その後、絶縁膜１５０をリフローし平坦化する。リフローの条件は、例えばＮ２ガス雰囲気中で９００℃で３０分程度行う。
【００７８】
半導体素子を完成するためには、各半導体素子に配線用のコンタクトホールを設けるのであるが、その製造工程については説明を省略する。
【００７９】
次に、図９に示すように、知られているホトリソ技術によるマスクパターニング及びエッチング技術で、突起部１６１を形成する。
突起部１６１は、絶縁膜１５０の所定領域をエッチング技術を用いて掘り下げて形成する。このときのエッチング深さは、例えば、後の工程で形成する金属配線の膜厚と同一と
することができる。このときのエッチングガスは、例えば４弗化炭素、３弗化水素炭素、及びヘリウムの混合ガスを用いる。エッチング条件は、５００Ｗ程度のＲＦパワーを印加する。エッチング時間はエッチング深さにより変わるので説明は省略する。
【００８０】
上述の突起部１６１の製造方法の説明では、金属配線１７０の下地層である絶縁膜１５０を単層で形成する例を示したが、絶縁性を有する複数の膜を積層してもよい。図１０及び図１１を用いて説明する。
【００８１】
図１０に示すように、半導体基板１００の上部に絶縁膜１５０を形成するのは同じであるが、その上部にそれと材質が異なる他の絶縁膜１５１を積層する。この他の絶縁膜１５１の材質は特に限定しないが、ＰＳＧ（Ｐｈｏｓｈｐｒｏｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜を用い、膜厚は例えば３０００Å程度形成する。
【００８２】
なお、この絶縁膜１５０と他の絶縁膜１５１との膜厚の合計は、単層の場合と同一としてもよい。そのとき、例えば、下側の絶縁膜１５０の膜厚を７０００Å程、上側の他の絶縁膜１５１の膜厚を３０００Å程としてもよい。もちろん、他の絶縁膜１５１の膜厚が突起部１６１の高さになるから、後の製造工程で形成する金属配線の配線高さと合わせておいてもよい。絶縁膜１５０と他の絶縁膜１５１とのリフローによる平坦化は、積層した幕ごとにリフローを実施する。
【００８３】
このようにすれば、絶縁膜を構成する膜の膜質や材質を自由に組み合わせて絶縁膜を形成できるから、加工がしやすくなるなどの効果がある。図１０及び図１１を用いて説明した例は、２層の膜を積層する例であるが、もちろんこれに限定せず、３層以上であってもよい。
【００８４】
次に、図１１に示すように、知られているホトリソ技術によるマスクパターニング及びエッチング技術で、突起部１６１を形成する部分を残して他の絶縁膜１５１を除去する。これにより、絶縁膜１５０の上部に他の絶縁膜１５１で形成した突起部１６１が残る。
【００８５】
製造工程順の説明に戻る。
図１２に示すように、知られているスパッタ技術で金属膜３２０を絶縁膜１５０の上部全面に堆積する。金属膜３２０の材質は特に限定しないが、アルミとシリコンとの合金などを用いることができる。また窒化チタン及びアルミとシリコンとの合金の複合膜を用いることもできる。金属膜の膜厚は８０００Å程度であるが、半導体装置の電気特性に応じて変更することができ、特に限定されるものではない。
【００８６】
図１３に示すように、知られているホトリソ技術及びエッチング技術を用いて金属膜３２０を加工して、金属配線１７０を形成する。エッチングガスは、例えば塩素と３塩化硼素の混合ガスを用い、６０Ｗ程度のＲＦパワーを印加してエッチングを行う。
このとき、もちろん金属配線１７０と突起部１６１とが距離Ｌ３で離間するように形成する。
【００８７】
図１４に示すように、保護膜１８０を例えばＣＶＤ法により形成する。保護膜１８０の材質は特に限定しないが、例えばＴＥＯＳ膜を用いることができる。保護膜の膜厚は、ＣＭＰ法で研磨を行った場合、金属配線１７０の上面が露出しないような膜厚である必要がある。例えば、１５０００Å程度であるが、金属配線１７０の膜厚に依存するため、特に限定されるものではない。
【００８８】
図１５に示すように、保護膜１８０の上面をＣＭＰ法で研磨を行う。研磨条件は、例えば、ウェハ圧力が４．０ｐｓｉ、リテーナ圧力が３．０ｐｓｉ、ドレス圧力が３．５ｋｇ
、スラリ流量が１５０ｍｌ／ｍｉｎで研磨を行い、平坦化する。これにより、フラットな表面１８０ａを得ることができる。
ＣＭＰ法を用いても、突起部１６１を設けているため、この部分が余剰に研磨され、保護膜１８０の表面（図１で言うところの表面１８０ｂ）が傾斜してしまうことがないのである。
【００８９】
以上、説明した製造方法は一例である。大切なことは、金属配線の下部の下地層に突起部を設けること、そしてこの突起部と離間して金属配線を設けることである。
【産業上の利用可能性】
【００９０】
本発明の半導体装置は、平坦化した微細な半導体装置に適用でき、金属配線の配線変更にも柔軟に対応可能であるから、客先都合などによる仕様変更が多い用途の半導体装置に好適である。
【符号の説明】
【００９１】
１００ 半導体基板
１１０ フィールド酸化膜
１２０ ゲート電極
１３０ ゲート絶縁膜
１４０ 拡散層
１５０ 絶縁膜
１６０、１６１、１６２ 突起部
１７０ 金属配線
１８０ 保護膜
１９０ 半導体素子
Ｌ１、Ｌ２ 突起部１６０の側面部１６０１と金属配線１７０の側面部１７０１との距離
Ｌ３ 突起部１６１の側面部１６１１と金属配線１７０の側面部１７０１との距離
Ｌ４ 隣り合う突起部１６１間の距離
Ｌ５ 突起部１６２の側面部１６２１と金属配線１７０の側面部１７０１との距離
Ｌ６ 隣り合う突起部１６２間の距離
ＬＭ デザインルールにより決まる金属配線間最小距離
Ｌｘ ＣＭＰ法による研磨でも保護膜の表面が傾斜しない距離
Ｗ１ 金属配線幅
Ｗ２ 突起部１６０の幅
Ｗ３ 突起部１６１の幅
Ｗ４ 突起部１６２の幅
【特許請求の範囲】
【請求項１】
半導体素子を有する半導体基板の上部に絶縁膜を設け、該絶縁膜上に金属配線を設け、該金属配線の上部に保護膜を備える半導体装置において、
前記絶縁膜は、その表面に突起部を有し、
前記突起部の少なくとも１つの側面と前記金属配線の少なくとも１つの側面とは互いに離間し、
前記金属配線と前記突起部とが離間する前記距離は、前記保護膜の研磨時に前記保護膜の表面が傾斜しない距離であることを特徴とする半導体装置。
【請求項２】
複数の前記金属配線を有し、
前記金属配線間に前記突起部を複数設けるとき、
前記突起部間の距離と、前記金属配線と前記突起部との間の距離と、は同一であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
半導体基板に半導体素子を形成する素子形成工程と、
前記半導体基板の上部に絶縁膜を設ける絶縁膜形成工程と、
前記絶縁膜の表面に突起部を形成する突起部形成工程と、
前記突起部の少なくとも１つの側面と、形成する金属配線の少なくとも１つの側面とが離間するように、マスクパターニングにより金属配線を形成する配線形成工程と、
前記金属配線の上部に保護膜を形成する保護膜形成工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項４】
前記絶縁膜形成工程は、絶縁性を有する複数の膜を積層して前記絶縁膜を形成することを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項１】
半導体素子を有する半導体基板の上部に絶縁膜を設け、該絶縁膜上に金属配線を設け、該金属配線の上部に保護膜を備える半導体装置において、
前記絶縁膜は、その表面に突起部を有し、
前記突起部の少なくとも１つの側面と前記金属配線の少なくとも１つの側面とは互いに離間し、
前記金属配線と前記突起部とが離間する前記距離は、前記保護膜の研磨時に前記保護膜の表面が傾斜しない距離であることを特徴とする半導体装置。
【請求項２】
複数の前記金属配線を有し、
前記金属配線間に前記突起部を複数設けるとき、
前記突起部間の距離と、前記金属配線と前記突起部との間の距離と、は同一であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
半導体基板に半導体素子を形成する素子形成工程と、
前記半導体基板の上部に絶縁膜を設ける絶縁膜形成工程と、
前記絶縁膜の表面に突起部を形成する突起部形成工程と、
前記突起部の少なくとも１つの側面と、形成する金属配線の少なくとも１つの側面とが離間するように、マスクパターニングにより金属配線を形成する配線形成工程と、
前記金属配線の上部に保護膜を形成する保護膜形成工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項４】
前記絶縁膜形成工程は、絶縁性を有する複数の膜を積層して前記絶縁膜を形成することを特徴とする請求項３に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１２−６９７５５（Ｐ２０１２−６９７５５Ａ）
【公開日】平成２４年４月５日（２０１２．４．５）
【国際特許分類】
【出願番号】特願２０１０−２１３５５７（Ｐ２０１０−２１３５５７）
【出願日】平成２２年９月２４日（２０１０．９．２４）
【出願人】（０００００１９６０）シチズンホールディングス株式会社 (1,939)
【出願人】（３０７０２３３７３）シチズン時計株式会社 (227)
【Ｆターム（参考）】
【公開日】平成２４年４月５日（２０１２．４．５）
【国際特許分類】
【出願日】平成２２年９月２４日（２０１０．９．２４）
【出願人】（０００００１９６０）シチズンホールディングス株式会社 (1,939)
【出願人】（３０７０２３３７３）シチズン時計株式会社 (227)
【Ｆターム（参考）】
[ Back to top ]