半導体材料（１）上に少なくとも１つの導体を形成する方法は、（Ｅ１）−シルクスクリーン印刷によって第１の高温ペーストを堆積させるステップと、（Ｅ２）−前のステップの間に堆積された第１の高温ペーストに少なくとも部分的に重ねて、シルクスクリーン印刷によって、低温ペーストを堆積させるステップとを有する。 （もっと読む）

【課題】抵抗値の調整が容易な半導体装置及びその製造方法を得る。
【解決手段】シリコン基板上に所定間隔で形成された配線層と、前記シリコン基板上及び前記両配線層上に形成されたパッシベーション膜と、前記両配線間の前記パッシベーション膜上に形成された抵抗体層と、前記抵抗体層上に形成された、各配線層と抵抗体層とを導通する電極層とを備え、前記抵抗体層上に、前記両電極層間における該抵抗体層の平面的な大きさを決める絶縁バリア層を形成した。 （もっと読む）

【課題】素子の特性の変動を抑えること。
【解決手段】面方位が（１００）面のシリコン基板１の表面に、１ｎｍ以下の酸化膜１０を形成する。そして、この酸化膜１０の表面に、スパッタリングによってアルミニウムを積層することで、全面が（１１１）面のアルミニウム膜２を形成する。そして、アルミニウム膜２の表面に、無電解めっき処理によりニッケルめっき層を形成する。また、アルミニウム膜２を形成した後、シリコン基板１とアルミニウム膜２とをシンタリングする際に、酸素濃度に合わせて、熱処理温度を調整する。 （もっと読む）

【課題】 今後の素子の微細化に対応できる、貫通電極を備えた半導体装置の製造方法を提供すること。
【解決手段】 半導体装置の製造方法は、第１の主面および該第１の主面に対向する第２の主面を有する半導体基板１０と、半導体基板１０の第１の主面上に設けられた電極パッド２６と、半導体基板１０の前記第１の主面と前記第２の主面との間を貫通する貫通孔１００内に設けられ、電極パッド２６と接続する貫通電極２３とを具備してなり、貫通孔１００の前記第１の主面側には、電極パッド２６と貫通電極２３とが直接的に接続する第１の接続部と、電極パッド２６と貫通電極２３とが間接的に接続する第２の接続部とを含み、前記第１の主面上に電極パッド２６を形成する工程と、半導体基板１０を加工し、貫通孔１００を形成する工程であって、貫通孔１００内において電極パッド２６の一部が露出する前記工程と、貫通孔１００内に貫通電極２３を形成する工程とを含む。 （もっと読む）

【課題】ＴＥＧ上のパッド部の浸食を防止し、また、実デバイスのパッド部の半田のぬれ性や半田形成後のシェア強度の向上を図る。
【解決手段】半導体ウエハのチップ領域ＣＡの第３層配線Ｍ３およびスクライブ領域ＳＡの第３層配線Ｍ３を、それぞれ、ＴｉＮ膜Ｍ３ａ、Ａｌ合金膜Ｍ３ｂおよびＴｉＮ膜Ｍ３ｃで構成し、チップ領域ＣＡの再配線４９上の第２パッド部ＰＡＤ２を洗浄し、もしくはその上部に無電界メッキ法でＡｕ膜５３ａを形成する。さらに、Ａｕ膜５３ａ形成後、リテンション検査を行い、その後、さらに、Ａｕ膜５３ｂを形成した後、半田バンプ電極５５を形成する。その結果、ＴｉＮ膜Ｍ３ｃによってＴＥＧであるスクライブ領域ＳＡの第３層配線Ｍ３の第１パッド部ＰＡＤ１のメッキ液等による浸食を防止でき、また、Ａｕ膜５３ａ、５３ｂによって第２パッド部ＰＡＤ２の半田のぬれ性や半田形成後のシェア強度の向上を図ることができる。 （もっと読む）

【課題】安定して配線と抵抗体薄膜との接触が可能な接続構造をもつ薄膜抵抗素子を実現する。
【解決手段】互いに離間する２つの電極配線（３Ａ,３Ｂ）に、抵抗体薄膜５を接続させている。２つの電極配線の各々が、主配線部３ｍと、当該主配線部３ｍのコア配線部３ｃより酸化されにくい導電材料で側面に形成されている側壁導電膜３ｓとを有する。抵抗体薄膜５は、２つの電極配線の各々に対して、側壁導電膜３ｓを介して電気的に接続している。 （もっと読む）

【課題】半導体基板が厚い場合においても貫通電極を高生産性、高品質で低コストで実現できる半導体基板の製造方法を提供することを目的とする。
【解決手段】半導体基板（１０１）にアクティブ面が露出する開口部（１０４）を有する電極パッド（１０２）を形成し、開口部（１０４）からアクティブ面の反対側の面に向かって凹部（１０５ａ）を形成し、凹部（１０５ａ）の内側に絶縁膜（１０６）を形成し、絶縁膜（１０６）と電極パッド（１０２）の表面に導電経路（１０７）を形成し、アクティブ面の反対側の面から半導体基板（１０１）を薄型化して凹部（１０５ａ）の底部を貫通させる。 （もっと読む）

【課題】電気的抵抗が低い相互接続構造、および、かかる相互接続構造を形成する方法を提供する。
【解決手段】相互接続構造は、少なくとも１つの開口を含む誘電物質を含む。少なくとも１つの開口内には、任意のバリア拡散層、結晶粒成長促進層、凝集めっきシード層、任意の第２のめっきシード層、および導電性構造が配置される。典型的にはＣｕである金属含有導電性物質を含む導電性構造は、バンブー微細構造を有し、平均グレイン・サイズが０．０５ミクロンよりも大きい。いくつかの実施形態では、導電性構造は、（１１１）結晶方位を有する導電性結晶粒を含む。 （もっと読む）

【課題】製造工程数や面積の増大を招くことなく、金属薄膜抵抗の抵抗率を異ならせる素子構造を提案する。
【解決手段】基板に形成された積層構造における絶縁層間の導電膜配置階層の１つに、抵抗素子の抵抗値を規定する抵抗膜５が配置されている。また、抵抗膜５の厚さ方向の少なくとも一方の他の導電膜配置階層に、水素吸蔵金属３が、抵抗膜５と絶縁された状態で、かつ金属抵抗膜の少なくともコンタクトエッジ間の領域の全域と平面視で重なる位置と大きさで配置されている。 （もっと読む）

【課題】本発明は、収納容器に半導体ウエハを長期間保管しても、パッド部にフッ化物などの汚染物質が付着することを防止できる半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、スクライブライン及びスクライブラインの内側に位置する製品チップ領域を有する半導体ウエハ上に絶縁膜を形成する工程（Ｓ１２）と、製品チップ領域上に位置する第１のパッド部及びスクライブライン上に形成された評価用素子に接続された第２のパッド部を絶縁膜上に形成する工程８（Ｓ１３）と、絶縁膜上、第１及び第２のパッド部の上にパッシベーション膜を形成する工程（Ｓ１４）と、半導体ウエハを、収納容器に保管する工程（Ｓ１５）と、収納容器から半導体ウエハを取り出し、パッシベーション膜をエッチングすることにより、パッシベーション膜に第１のパッド上に位置する開口部を形成する工程（Ｓ１７）とを具備することを特徴とする。 （もっと読む）

【課題】一定の静電容量を確保すると同時に、小型化を図ることが可能なキャパシタを備える半導体装置を提供する。
【解決手段】半導体装置は、金属膜を含むキャパシタ下部電極３ａと、キャパシタ下部電極３ａの上部表面上に配置され、キャパシタ下部電極３ａの厚みより薄い厚みを有する誘電体膜４ａと、誘電体膜４ａ上に配置され、金属膜を含むキャパシタ上部電極６ａと、キャパシタ上部電極６ａと同一レベルの層により構成される下部配線部分６ｂと、下部配線部分６ｂ上に配置される層間絶縁膜８と、層間絶縁膜８上に配置される上部配線部分１２ｂとを備える。 （もっと読む）

【課題】積層した半導体デバイスの配線信頼性の向上を図ることを可能とする。
【解決手段】第１基板１２に第１半導体集積回路１３が形成され、その第１半導体集積回路１３上に形成された絶縁膜３１とその絶縁膜３１中に形成された複数層の配線３２からなる第１配線部３３の側周を囲む耐湿性を有する第１ガードリング１４を備えた第１半導体デバイス１１と、第２基板２２に第２半導体集積回路２３が形成され、その第２半導体集積回路２３上に形成された絶縁膜４１とその絶縁膜４１中に形成された複数層の配線４２からなる第２配線部４３の側周を囲む耐湿性を有する第２ガードリング２４を備えた第２半導体デバイス２１が、前記第１配線部３３と前記第２配線部４３とを対向させて積層されていて、第１半導体デバイス１１と第２半導体デバイス１２の接合面で第１ガードリング１４と第２ガードリング２４とが接合されている。 （もっと読む）

【課題】本発明は、配線層の平坦性を保つためのダミーパターンを有する半導体装置とその製造方法を提供することを目的とする。
【解決手段】半導体装置の機能を実現するうえで必要な機能パターンと、半導体装置の所定の層に、前記機能パターンと共に複数のダミーパターンとを備え、第一の大きさの複数のダミーパターンが配置され、前記第一の大きさの複数のダミーパターンが配置されない領域に、第二の大きさの複数のダミーパターンが配置され、前記第一の大きさの複数のダミーパターンと前記機能パターンとの間に前記第二の大きさの複数のダミーパターンが配置され、第一所定方向に配置された前記第一の大きさの複数のダミーパターンと、第二所定方向に配置された前記第二の大きさの複数のダミーパターンとは隣り合い、前記第一の大きさのダミーパターン間の幅は、前記第二の大きさのダミーパターン間の幅よりも大きい。 （もっと読む）

【課題】電極層と配線層との合金化による接合安定性が得られつつ、合金化の進みすぎによる空孔の発生が抑制された半導体素子の配線構造を提供する。
【解決手段】半導体素子１０の配線構造は、半導体素子１０を構成する半導体層１４上に設けられ、金属により形成された電極層１１と、電極層１１上に設けられ、電極層１１の金属と合金化し得る金属により形成された配線層１２と、電極層１１と配線層１２との間に設けられ、配線層１２と同じ種類の金属を主成分とする、電極層１１の膜厚以下の膜厚を有する中間層１３であって、電極層１１の金属の配線層１２への拡散を防止する、中間層１３の金属の金属化合物膜１３ｂが、配線層１２側の表面に形成されている中間層１３と、を含む。 （もっと読む）

【課題】開口不良や形状の精度に優れたコンタクトホールを有する半導体素子の提供。
【解決手段】基板４と、基板４上に第１配線パターン２と、基板４の第１配線パターン２を有する側の面に層間絶縁膜６，８と、層間絶縁膜６，８上に第２配線パターンと、を有し、且つ層間絶縁膜６，８に第１配線パターン２および第２配線パターンを連結するためのコンタクトホールＣＨを備え、基板４の単位面積あたりにおいて第１配線パターン２が存在する比率（密度）が、より高い領域と、より低い領域とを有し、前記比率がより低い領域におけるコンタクトホールＣＨの開口面積が、より高い領域におけるコンタクトホールＣＨの開口面積よりも小さい半導体素子。 （もっと読む）

【課題】ヒロックに対して４００℃程度の耐熱性を有するＮｄ添加量２ａｔ％のＡｌＮｄ層を塩素系ガスでプラズマエッチングする場合、フェンスと呼ばれる反応生成物が堆積した領域が生じる。フェンスの存在により、ＡｌＮｄ層をゲート電極としてＴＦＴを形成した場合、ゲート電極脇に電気的に不安定な領域ができることから、ＴＦＴの電気的特性が不安定になる場合があるという課題がある。
【解決手段】ＡｌＮｄ層２０３を層厚０．４５μｍ以上０．８μｍ以下、Ｎｄの含有量を０．５ａｔ％以上１．０ａｔ％以下に形成した。この条件範囲であれば、塩素ガスを主としたプラズマエッチングを行ってもフェンスの発生が抑えられる。また、基板温度を５００℃まで上げられることから、層間絶縁層２１１として信頼性が高い酸化シリコン層をＡｌＮｄ層２０３にヒロックを発生させることなく形成することができ、信頼性が高いＴＦＴ２２０を提供することが可能となる。 （もっと読む）

【課題】従来の半導体装置では、半導体基板が樹脂層により被覆されない構造のため、半導体基板端部が欠け易い問題があった。
【解決手段】本発明の半導体装置１では、シリコン基板２上面に配線層１３が形成され、配線層１３を被覆するように樹脂層１４が形成される。配線層１３上には樹脂層１４の開口領域１５を介してバンプ電極１８が形成される。また、保護シート１９は、シリコン基板２の裏面及びシリコン基板２の側面２０の一部を被覆する。この構造により、シリコン基板２の裏面側では、保護シート１９が緩衝材として機能し、シリコン基板２のチッピングが防止される。 （もっと読む）

【課題】高い反射率および低い接触抵抗を有しており、しかも、ヒロックなどの欠陥を生じることのない耐熱性にも優れた反射電極を提供する。
【解決手段】基板１上に形成される表示デバイス用の反射電極２であって、前記反射電極は、０．０５〜２原子％のＮｉ及び／又はＣｏ、並びに０．１〜２原子％のＮｄを含有する第１のＡｌ−（Ｎｉ／Ｃｏ）−Ｎｄ合金層２ａとＡｌとＯ（酸素）を含有する第２のＡｌ酸化物層２ｂと、を有している。上記Ａｌ酸化物層は透明画素電極３と直接接続しており、前記Ａｌ酸化物層中のＯ原子数とＡｌ原子数との比である［Ｏ］／［Ａｌ］が、０．３０以下であり、前記Ａｌ酸化物層の最も薄い部分の厚みが、１０ｎｍ以下である。上記反射電極は、前記Ａｌ酸化物層と前記透明画素電極とが直接接続する領域において、前記透明画素電極と前記基板との間に形成されている。 （もっと読む）

【課題】AlCuプロセスのCMOSイメージセンサーの大ビアボンディングパッドのアプリケーションを提供する。
【解決手段】集積回路は、ボンディングパッド領域と非ボンディングパッド領域とを有する基板からなる。“大ビア”と称される相対して大きいビアが、ボンディング領域の基板上に形成される。大ビアは、基板向きの上面図にて、第一寸法を有する。集積回路は、非ボンディング領域の基板上に形成された複数のビアも有する。複数のビアは、それぞれ、上面図にて、第二寸法を有し、第二寸法は、第一寸法より相当小さい。 （もっと読む）

【課題】主にアルミニウム系通常配線を有するＬＳＩの製造工程ＢＥＯＬプロセスでは、配線の信頼性に関して、ＥＭ耐性およびＳＭ耐性の向上が特に重要である。アルミニウム系配線に関する不良の中でも、配線メタル膜の膨張や欠けの発生は、ＥＭ耐性およびＳＭ耐性を大きく劣化させる要因となる。
【解決手段】本願発明は、層間絶縁膜を成膜するプラズマＣＶＤチャンバのウエハ・ステージ上に於いて、アルミニウム系配線メタル膜のパターニングの後であって層間絶縁膜の成膜前に、ウエハのデバイス面に対して、不活性ガスを主要な成分の一つとして含む雰囲気下、アルミニウム系配線メタル膜および層間絶縁膜の成膜温度よりも高いウエハ温度において、プラズマ・アニール処理を実行することにより、配線メタル層の側壁部の付着物が完全に除去され、膨張不良の原因が取り除かれ、更に、不動態化の進行、ストレス開放等により、欠け不良を抑制するものである。 （もっと読む）