薄膜抵抗素子、および、その製造方法
【課題】安定して配線と抵抗体薄膜との接触が可能な接続構造をもつ薄膜抵抗素子を実現する。
【解決手段】互いに離間する２つの電極配線（３Ａ,３Ｂ）に、抵抗体薄膜５を接続させている。２つの電極配線の各々が、主配線部３ｍと、当該主配線部３ｍのコア配線部３ｃより酸化されにくい導電材料で側面に形成されている側壁導電膜３ｓとを有する。抵抗体薄膜５は、２つの電極配線の各々に対して、側壁導電膜３ｓを介して電気的に接続している。
【解決手段】互いに離間する２つの電極配線（３Ａ,３Ｂ）に、抵抗体薄膜５を接続させている。２つの電極配線の各々が、主配線部３ｍと、当該主配線部３ｍのコア配線部３ｃより酸化されにくい導電材料で側面に形成されている側壁導電膜３ｓとを有する。抵抗体薄膜５は、２つの電極配線の各々に対して、側壁導電膜３ｓを介して電気的に接続している。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２つの配線層に対して、その上に一部重ねて抵抗体薄膜を接続させる薄膜抵抗素子と、その製造方法に関する。
【背景技術】
【０００２】
基板上の絶縁層に薄膜抵抗素子を有する電子デバイスとしては、基板が絶縁性の電子部品も存在するが、代表的なものでは基板が半導体である半導体デバイスが知られている。
半導体デバイスは大別すると、ディスクリートデバイスとＩＣデバイスに分類できる。
【０００３】
ＩＣデバイスのうち、特にアナログ系やミックスシグナル系ＬＳＩでは、能動素子にバイアスや負荷を与えるための用途以外にも、信号の比、帰還あるいはゲインを制御するために薄膜抵抗素子は重要な役割を果たしている。そのような分野では、特に薄膜抵抗素子の抵抗値について、高い精度が要求される。
【０００４】
ＩＣデバイス内に形成される薄膜抵抗素子は、配線工程前に形成されるポリシリコンを材料とするものが以前は主流となっていた。ところが、ポリシリコン膜のグレイン生成のばらつき、熱履歴や加工におけるばらつきなどから、出来上がった薄膜抵抗素子の抵抗値の精度が低いものであった。
【０００５】
近年、スパッタ等の低温で成膜できる金属薄膜、例えばＴａ等の金属に窒素を添加した金属窒化膜、あるいは、金属を絶縁物と合金化した膜などで薄膜抵抗素子を形成する技術が使用されるようになってきている。
【０００６】
これらの膜は、配線加工と同様の工程を経て形成することが可能なため、配線層間膜中に薄膜抵抗素子を形成することが容易である。
配線層間膜中に薄膜抵抗素子を形成すると、基板と抵抗体薄膜との距離が十分にとれることから薄膜抵抗素子の寄生容量が低減する。また、配線層以後の半導体プロセスでは高温に晒されることも殆んどない。そのため、配線層間膜中に薄膜抵抗素子を形成すると、抵抗薄膜の成膜後に熱的要因による結晶構造の変化が殆んどないことから膜そのものの抵抗率のバラツキが低減される。
【０００７】
薄膜抵抗を成膜して加工後に、その両端部にコンタクトをとる薄膜抵抗素子が知られている。この薄膜抵抗素子では、コンタクト開口によって薄膜抵抗のコンタクト周囲がエッチングされて抵抗値がばらつくという不具合が発生する。
【０００８】
そのため、アルミニウムなどの２つの配線を、互いの距離を離して形成した後、２つの配線に端部を接触させて薄膜抵抗を形成することで、配線をコンタクト電極として用いる薄膜抵抗素子が提案されている（例えば、特許文献１または２参照）。
【０００９】
特許文献１の記載によれば、平坦化した半導体基板の面にＡｌ配線を形成し、Ａｌ配線の表面酸化膜をエッチングにより除去してからスパッタ法により抵抗体薄膜を蒸着する。
そして、フォトリソグラフィ技術によって、２つのＡｌ配線を跨いで抵抗体薄膜が残るように、そのパターンニングを行う。
【００１０】
特許文献２の記載によれば、特許文献１と同様に配線が形成された半導体基板の面上に抵抗体薄膜を、カバレッジ特性がよいスパッタ法等で成膜する。そして、抵抗体薄膜の残したい部分を保護するパターンのレジストを形成する。このレジストのパターンは、配線の上面途中から他の配線の上面途中までを保護する。その後、レジスト周囲の抵抗体薄膜に対し異方性エッチングを行う。このとき配線の周囲にサイドウォール状の抵抗体薄膜が配線周回でつながって形成される。特許文献２では、主に、レジストで保護されていた抵抗体薄膜が配線の側壁と接触する部分でコンタクトをとる。
このコンタクトのとり方では、配線の上面のみに絶縁膜を開口する場合に比べると、コンタクト位置がずれない（配線の側面に規定される）ことからコンタクト抵抗がばらつかない。
【００１１】
また、特許文献２の別の実施例では、抵抗体薄膜の成膜に続いて窒化シリコン膜を連続して成膜する。この抵抗体薄膜と窒化シリコン膜の積層膜上に、抵抗体薄膜を残したい部分を保護するレジストを形成する。このレジストを保護膜として周囲に表出する窒化シリコン膜を異方性エッチングする。すると、配線の側面にサイドウォール絶縁膜（窒化シリコン）が残り、これが保護膜となって配線周囲でサイドウォール状の抵抗体薄膜が太く残り、これが抵抗のバラツキ低減に寄与するとされる。また、窒化シリコン膜が抵抗体薄膜の平らな部分には残るので、レジストを除去するアッシャ処理で抵抗値変動が生じることを防止することができる。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開平０６-２９１２５８号公報
【特許文献２】特開２００８−２２６９６３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
上記特許文献１の場合、薄い抵抗体薄膜を、配線抵抗低減のために比較的厚い配線層に重ねるときのカバレッジ特性を考慮して、配線にテーパ（斜めの傾斜側面）を予め形成しておく実施例が開示されている。特にこのような斜めのテーパが形成されている場合、Ａｌ配線の表面酸化膜除去のためのエッチングによって、テーパ裾部が後退する。
【００１４】
この裾部の後退は、薄膜抵抗素子の抵抗値がばらつく原因となる。表面酸化膜が除去されたＡｌ配線の抵抗率は抵抗体薄膜のそれより十分小さいため、抵抗体薄膜が最初に接触する箇所が後退すると、それだけ薄膜抵抗素子の抵抗値が大きくなる。
テーパがないか垂直に近いとカバレッジが悪いことで配線側面での接触面積が小さくなって薄膜抵抗素子の抵抗値がばらつき、逆にテーパを大きくつけても、この抵抗値がエッジ後退による影響でばらついてしまう。
【００１５】
一方、上記特許文献２の技術は、コンタクト部の後退を防止するため配線を切り立った側面としておいてカバレッジの悪いことを前提とする。そして、異方性エッチングよりサイドウォール状に抵抗体薄膜を残すことで、側面での接触面積を増やすようにしている。
【００１６】
しかしながら、レジストや窒化シリコン膜で保護されている以外の側面において、サイドウォール状に抵抗体薄膜は細い残渣状に残るため、抵抗値のバラツキ低減には殆んど寄与しないと考えられる。また、保護されて成膜時の状態が維持されるサイドウォール状の接触端部は、通常の配線に用いられているＡｌなどの酸化しやすい材料の場合、その接触面積が小さいことがかえって接触抵抗のバラツキを大きくすることがある。つまり、この接触構造は、酸化膜が完全に除去されている場合は小さいサイドウォール状の接触端面でもよいが、配線の表面酸化等によって接触抵抗が少しでも増加すると、急激に薄膜抵抗素子の抵抗値がばらつきやすいという不安定性を抱えている。また、抵抗体薄膜の成膜条件でカバレッジ特性が変われば、大きな抵抗値ばらつきとなる懸念がある。
【００１７】
本発明は、安定して配線と抵抗体薄膜との接触が可能な接続構造をもつ薄膜抵抗素子を提供するものである。また、本発明は、この接続構造を容易に低コストで実現する工程を含む薄膜抵抗素子の製造方法を提供するものである。
【課題を解決するための手段】
【００１８】
本発明に関わる薄膜抵抗素子は、互いに離間する２つの電極配線に、抵抗体薄膜を接続させている。より詳細には、前記２つの配線部の各々が、主配線部と、当該主配線部より酸化されにくい導電材料で主配線部の側面に形成されている導電膜とを有する。前記抵抗体薄膜は、前記２つの電極配線の各々に対して、前記導電膜を介して前記主配線部と電気的に接続している。
【００１９】
一般に、抵抗体薄膜は薄膜抵抗素子の抵抗値を主に規定する膜である。また、配線層は電極として機能し、この接続時に抵抗体薄膜とのコンタクト抵抗が安定して小さいことが重要である。
【００２０】
上記した本発明の薄膜抵抗素子の構成によれば、通常、より高抵抗な抵抗体薄膜と、より低抵抗な２つの配線が接続されるときに、高抵抗な抵抗体薄膜からみて最初に接触する部分が、配線層の側面となる。この側面には、主配線部より酸化されにくい導電材料の導電膜が形成されている。そのため、この部分でのコンタクト抵抗が小さく、またバラツキにくいため安定した薄膜抵抗素子の抵抗値が得られる。
【００２１】
本発明に関わる薄膜抵抗素子の製造方法は、以下の３つのステップを含む。
（１）第１ステップ：絶縁層上に、それぞれがコア配線部を含む２つの電極配線を互いに離間して形成する。
（２）第２ステップ：前記２つの電極配線に対し、前記コア配線部の露出した両側面を被覆するように、前記コア配線部より酸化されにくい材料の導電膜を成膜する。その後、当該導電膜を加工して、前記２つの電極配線のそれぞれに対し、少なくとも両側面に前記導電膜を残す。
（３）異なる電極配線の２つの側面であって互いに近い側の２つの側面で前記導電膜に接触するように、前記２つの電極配線に両端部が重なる抵抗体薄膜を形成する。
【００２２】
上記３つのステップを含む本製法によれば、導電膜の成膜と加工という処理の追加を行うだけで、抵抗体薄膜と２つの配線層との低抵抗接続がなされる。
【発明の効果】
【００２３】
本発明によれば、安定して配線と抵抗体薄膜との接触が可能な接続構造をもつ薄膜抵抗素子を提供することができる。また、この接続構造を容易に低コストで実現する工程を含む薄膜抵抗素子の製造方法を提供することができる。
【図面の簡単な説明】
【００２４】
【図１】実施形態に関わる薄膜抵抗素子の断面図と平面図である。
【図２】実施形態に関わる薄膜抵抗素子の製造方法を表す、製造途中の断面図であり、保護絶縁膜の成膜までを示す。
【図３】図２に続く工程における製造途中の断面図であり、素子構造の完成までを示す。
【図４】第１比較例の断面図と平面図である。
【図５】第２〜第４比較例の簡略化した要部断面図である。
【発明を実施するための形態】
【００２５】
本発明の実施形態を、図面を参照して以下の順に説明する。
１．薄膜抵抗素子の構造、
２．薄膜抵抗素子の製造方法、
３．第３の実施の形態：比較例のコンタクト構造と、それがもたらす不利益、並びに、本実施形態の効果。
【００２６】
＜１．薄膜抵抗素子の構造＞
図１に、本発明の実施形態に関わる薄膜抵抗素子の構造を示す。図１（Ｂ）が平面図、図１（Ａ）が図１（Ｂ）のＡ−Ａ線に沿った要部断面図である。図１（Ａ）の断面構造は、抵抗素子形成後の上層配線までを示している。
図１に図解される薄膜抵抗素子１は、単体のデバイスであってもよいが、ここでは半導体等の基板に集積化された回路の構成素子として薄膜抵抗素子１が形成されていることを前提とする。
【００２７】
半導体デバイス１００は、不図示のトランジスタなどの素子が形成された半導体領域を有する。半導体領域は、半導体基板の一部の領域、または、不図示の基板（半導体、半絶縁性あるいは絶縁性の基板）に支持された半導体の層や膜である。
【００２８】
［電極配線構造］
半導体領域の上に、図１に示す絶縁膜２が形成され、絶縁膜２の上に薄膜抵抗素子の２つの電極配線３が、互いに離間して形成されている。
図１（Ｂ）に示すように、２つの電極配線３は、その一方（符号“３Ａ”で示す）が長い通常の配線として形成されている。また、２つの電極配線の他方（符号“３Ｂ”で示す）が局部的な接続配線として形成されている。以下、前者の長い方を第１電極配線３Ａと称し、後者の短い方を第２電極配線３Ｂと称する。両方の総称は、電極配線３または電極配線（３Ａ,３Ｂ）を用いる。
【００２９】
なお、この電極配線が短い、長いは任意であり、両方を長い配線としてもよいし、両方を短い配線として上層配線から電圧印加を行う構造でも構わない。
【００３０】
電極配線（３Ａ,３Ｂ）は、それぞれほぼ矩形の断面を有し、その両側面の部分と、他の部分（の主要部）が異なる導電材料から形成されていることを要件とする。
この両側面の部分は、本発明における「導電膜」であり、以下、側壁導電膜３ｓと言う。また、その他の部分は主配線部３ｍと呼び、ここでは主配線部３ｍが、コア配線部３ｃと、その上下の厚さ方向に接触する上部導電膜３ｕおよび下部導電膜３ｄとからなる。側壁導電膜３ｓと異なる導電材料の主要部とは、ここではコア配線部３ｃである。
【００３１】
なお、主配線部３ｍは、単層膜であってもよい。単層膜の場合、例えば、Ａｌの単層膜を用いることができる。Ａｌの単層膜は、Ａｌを主成分としてＣｕやＳｉなどを添加したＡｌ合金膜であってもよい。
ＣｕやＳｉなどを添加物は、エレクトロマイグレーション耐性を向上させるなどの理由により微少量添加される。
【００３２】
［上部（および下部）導電膜］
主配線部３ｍが積層膜の場合、少なくとも、コア配線部３ｃの上面に上部導電膜３ｕが配置されていればよい。
下部導電膜３ｄは、当該薄膜抵抗素子１が半導体デバイス（ＩＣ）の構成素子として用いられる場合に必要な膜である。具体的に、電極配線（３Ａ,３Ｂ）が不図示のコンタクト部で下層のシリコン基板やプラグ等の接続部材と接触し、配線のシンタ処理で過熱されるときの反応を抑制する。特にコア配線部３ｃがＡｌからなる場合に、基板シリコンやプラグ材としてのポリシリコン等との反応防止または抑制に下部導電膜３ｄの介在が効果的である。
【００３３】
一方、上部導電膜３ｕは、主配線部３ｍを多層構造とする場合には必須の構成である。上部導電膜３ｕの役目については後述する。
【００３４】
下部導電膜３ｄおよび上部導電膜３ｕは、Ｔｉ、ＴｉＮあるいはＴａＮなどの高融点金属またはその窒化物から１層または２層以上の膜として形成される。
【００３５】
第１電極配線３Ａ等の長い配線がＩＣ内の素子相互接続のための一般の配線を兼用する場合、一般の配線構造を主配線部３ｍの積層配線構造にそのまま流用してもよい。代表的な配線構造としては、（Ｔｉ／ＴｉＮ／Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮ）といった構造が知られる。この場合、（Ｔｉ／ＴｉＮ／Ｔｉ）の３層構造で上部導電膜３ｕが構成され、（Ｔｉ／ＴｉＮ）の２層構造で下部導電膜３ｄが構成される。
【００３６】
なお、この配線構造例は代表的なものであり、これ以外の材料、例えばＴａやＷ等を含む導電膜構造でもよい。なお、特に上部導電膜３ｕについては後述するように抵抗体薄膜（本実施形態では、金属薄膜）との間に介在する膜となるため、コア配線部３ｃのＡｌを主成分とした材料より酸化されにくい材料であることが望ましい。
【００３７】
いずれにしても、上部導電膜３ｕおよび下部導電膜３ｄは、ＡｌとＳｉ等といった反応して高抵抗となりやすい材料間の相互反応を防止するため、または、反射防止のために用いられる。上部導電膜３ｕおよび下部導電膜３ｄは、それぞれ、数十〜百数十［ｎｍ］、例えば５０〜１００［ｎｍ］の膜厚を有する。上部導電膜３ｕおよび下部導電膜３ｄは、例えば数百［ｎｍ］と厚いコア配線部３ｃとともに同一形状に加工される。
【００３８】
半導体デバイス（ＩＣ）の場合、このように、主配線部３ｍを一般的な配線層と同一の材料から同時形成するようにすると、製造コストを抑制する意味で望ましい。
【００３９】
［側壁導電膜および交差構造］
次に、主配線部３ｍの両側面に形成されている側壁導電膜３ｓについて説明する。
側壁導電膜３ｓは、図１（Ａ）の場合、主配線部３ｍの両側面に形成されているが、必要最小限の要件は、「異なる電極配線の２つの側面であって互いに近い側の２つの側面に形成されている」ことである。つまり、側壁導電膜３ｓは、主配線部３ｍにおいて、最低でも、電極配線（３Ａ,３Ｂ）の相対する内側の２つの側面に形成されていればよい。
【００４０】
図１の薄膜抵抗素子１では、このような構造および材質を有する電極配線（３Ａ,３Ｂ）に一部を重ねて、抵抗体薄膜５が形成されている。本実施形態では、平面視（図１（Ｂ））で、抵抗体薄膜５の一方の端部が第１電極配線３Ａと交差して接触し、他方の端部が第２電極配線３Ｂと交差して接触している。
【００４１】
本実施形態では、後述する側壁導電膜３ｓの形成法を採用する限りは、必然的に、側壁導電膜３ｓが両側面に形成される場合を例示するに過ぎない。側壁導電膜３ｓが両側面に形成される場合、その両側面で抵抗体薄膜５が接触することが望ましいため、上記の交差接触する構造が採用されている（図１（Ｂ））。このとき、抵抗体薄膜５が電極配線３（３Ａまたは３Ｂ）に対して両側面と上面の３面で接触している。
【００４２】
側壁導電膜３ｓは、後述するサイドウォール形成法（成膜とエッチング）で形成でき、コア配線部３ｃに比べて、大気中や処理雰囲気中での酸素などにより酸化されにくい導電材料からなる。このような導電材料としては、ＴｉＮやＴａＮなどの窒化金属膜であることが好ましい。但し、コア配線部３ｃに比べて、大気中や処理雰囲気中で酸化されにくい材料であれば側壁導電膜３ｓの材料として用いることができるため、この材料はＴｉＮやＴａＮなどの窒化金属膜に限らない。
【００４３】
主配線部３ｍが上下に導電層を有する場合、側壁導電膜３ｓは、特に上部導電膜３ｕと同じ導電材料から形成されるものであることが望ましい。ここで「同じ導電材料」とは、「同じ導電材料を含む」ことを包含した意味である。
例えば、前述した（Ｔｉ／ＴｉＮ／Ｔｉ）の３層構造で上部導電膜３ｕが構成されている場合、ＴｉＮを側壁導電膜３ｓに用いることができる。
【００４４】
抵抗体薄膜５の材料は、例えばＴａＮ，ＨｆＮ，ＮｂＮ，ＷＮまたはＴｉＮなどの金属窒化膜やＺｒやＴａ等にＳｉＮやＳｉＯ２などを添加した合金膜を用いることができる。抵抗体薄膜５の膜厚は数十〜百数十［ｎｍ］、例えば５０［ｎｍ］程度である。
詳細は後述するが、抵抗体薄膜５を段差被膜性（ステップカバレッジ）がよい成膜法、例えば原子層堆積（ＡＬＤ）法を用いて成膜するとよい。
【００４５】
抵抗体薄膜５の上には、同一パターンの保護絶縁膜６が形成されている。本例では、保護絶縁膜６は必須の構成ではないが、後述する製造時にレジストを除去する際の処理でダメージが抵抗体薄膜５に導入されないように抵抗体薄膜５を保護する目的で、保護絶縁膜６を存在させるとよい。
このように抵抗体薄膜５を覆う保護絶縁膜６の表面および絶縁膜２の上面には、例えば高密度プラズマＣＶＤ法を用いてＳｉＯ２などからなる層間絶縁膜７が成膜され、その表面が平坦化されている。
【００４６】
層間絶縁膜７の平坦化面に配線層８が形成されている。配線層８は通常の配線、例えばＡｌやＡｌ合金からなるコア配線部の上限を導電膜で挟む積層構造を有する。
配線層８は、図１（Ｂ）に示すように第２電極配線３Ｂに対してコンタクト９を介して接続され、電極引出配線として機能する。
【００４７】
上記構成の薄膜抵抗素子１は、配線形成後のアルミニウム部（コア配線部３ｃ）に自然酸化膜が生成されたとしても、それを除去し、その除去の処理と連続成膜される側壁導電膜３ｓが、コア配線部３ｃの両側面に形成されている。このため、抵抗体薄膜５を電極配線に重ねて形成した際に、抵抗体薄膜５と電極配線のコンタクト抵抗が低い素子構造となっている。
【００４８】
＜２．薄膜抵抗素子の製造方法＞
図２（Ａ）〜図３（Ｃ）は、本発明の実施の形態に関わる薄膜抵抗素子の製造方法を表す、製造途中の断面図である。図２（Ａ）〜図３（Ｃ）の各々において、右側に平面図を示し、平面図の上下のほぼ中央の横方向の断面図をその左に示す。
【００４９】
まず、図２（Ａ）に示すように、トランジスタなどの素子（図２（Ａ）では省略）が形成された半導体領域１０１上に絶縁膜２を成膜し、表面を平坦化する。なお、絶縁膜２内には、特に図示しないが、トランジスタ等と配線を接続するコンタクトホール、および、コンタクト配線も形成されている。
【００５０】
次に、絶縁膜２上に、主配線部３ｍ（図１）となる積層配線膜を成膜する。積層配線膜に、主配線部３ｍのパターンと対応した不図示のレジストを、フォトリソグラフィ技術を用いて形成する。このレジストをマスク層として、その周囲の金属膜を、例えばドライエッチングを用いて除去する。
ドライエッチングの手法としては、反応性イオンエッチング（ＲＩＥ）やインダクティブ・カップリング・プラズマ（ＩＣＰ）法などが採用できる。これらドライエッチングでは、例えばＣｌ２、ＢＣｌ３、Ａｒ等を用いて積層配線膜（３ｄ,３ｃ,３ｕとなる膜）をほぼ垂直に加工する。加工後は、レジストを剥離する。
【００５１】
これにより、図２（Ａ）に示すように、下層から下部導電膜３ｄ、コア配線部３ｃ、上部導電膜３ｕからなる主配線部３ｍが２つ離間して形成される。具体的には、図２（Ａ）の左側に、平面視で長いパターンの第１電極配線３Ａの主配線部３ｍが形成され、これと離れて右側に、平面視で短い局部配線としての第２電極配線３Ｂの主配線部３ｍが形成される。
【００５２】
このとき、コア配線部３ｃの上面が酸化されるのを防止する意味では、上部導電膜３ｕ内で酸化の影響を受けにくい膜種（層）が挿入されていればよい。
下部導電膜３ｄと上部導電膜３ｕを、例えばＴｉＮやＴａＮ等の酸化の影響を受けにくい膜種を含む構成として、その各膜厚は例えば５０〜１００［ｎｍ］程度とする。また、Ａｌを主成分としてＣｕやＳｉなどを添加したＡｌ合金膜をコア配線部３ｃの材料として用いる。主配線部３ｍは、多層膜全体で３００［ｎｍ］から８００［ｎｍ］程度とし、好ましくは６００［ｎｍ］程度とする。
【００５３】
次に、上記２つの主配線部３ｍが形成された絶縁膜２の上に、側壁導電膜３ｓとなる導電膜（同一符号で表示）を成膜する。本例では、この導電膜（３ｓ）を、下部導電膜３ｄと上部導電膜３ｕを、例えばＴｉＮやＴａＮ等の酸化の影響を受けにくい膜種を含む構成として、その各膜厚は例えば５０〜１００［ｎｍ］程度とする。主配線部３ｍの側壁に導電膜（３ｓ）を均一に堆積するために望ましい成膜法は、例えばスパッタ法や原子層堆積（ＡＬＤ）法などを用い得る。
【００５４】
主配線部３ｍを被膜する導電膜（３ｓ）に対して、ドライエッチングを用いて、導電膜（３ｓ）を、その平面上部分が除去されるまで除去する。このときのドライエッチングには、異方性がある反応性イオンエッチング（ＲＩＥ）やインダクティブ・カップリング・プラズマ（ＩＣＰ）法などを用いる。また。エッチングに際しては、例えばＣｌ２、ＢＣｌ３あるいはＡｒなどのガスを用いる。
【００５５】
この異方性の全面エッチング（いわゆるエッチバック）により、導電膜（３ｓ）の絶縁膜２上の部分ならびに上部導電膜３ｕ上の部分が除去される。一方、主配線部３ｍの両側面に堆積されている導電膜（３ｓ）の部分は、やや膜厚が減少するが、コア配線部３ｃの側面を覆って均一に残される。
これにより、図２（Ｃ）に示すように、共に酸化されにくい材料からなる上部導電膜３ｕと両側面の側壁導電膜３ｓによって、酸化されやすいコア配線部３ｃが完全に被覆され、その結果、酸化防止に強い構造の電極配線３（３Ａと３Ｂ）が形成される。
【００５６】
次に、図２（Ｄ）に示すように、電極配線（３Ａ,３Ｂ）が形成された絶縁膜２上に抵抗体薄膜５と保護絶縁膜６を成膜する。
抵抗体薄膜５は、例えばＴａＮやＺｒＮ、ＨｆＮなどの金属窒化膜やＴａＳｉＯ２、ＴａＳｉＮなどの金属と絶縁膜からなる合金膜などを例示できるが、この限りではない。抵抗体薄膜５は、例えば原子層堆積（ＡＬＤ）法やスパッタなどにより成膜し、膜厚は例えば５０［ｎｍ］程度、成膜する。
保護絶縁膜６は、例えば原子層堆積法や化学気相成長法などを用いて成膜される。本例では保護絶縁膜６として、例えばＳｉＯ２やＳｉＮ等を、例えば７０［ｎｍ］程度、成膜する。
【００５７】
抵抗体薄膜５と保護絶縁膜６は、例えば原子層堆積法などで成膜を行った場合、連続して堆積することが可能である。
【００５８】
次に、絶縁膜２上の抵抗体薄膜５に堆積された保護絶縁膜６の上に、フォトリソグラフィを用いてレジストで薄膜抵抗素子のパターンを形成する。そして、保護絶縁膜６と抵抗体薄膜５を例えば反応性イオンエッチング（ＲＩＥ）やインダクティブ・カップリング・プラズマ（ＩＣＰ）法などのドライエッチングなどを用いてエッチングする。保護絶縁膜６のドライエッチングは、例えばＣＦ４やＣＨＦ３やＡｒといったガスを使用し、抵抗体薄膜５のドライエッチングは、例えばＣｌ２やＡｒといったガスを使用する。
【００５９】
その後、レジストを剥離すると、図３（Ａ）のように所望の抵抗値を得るための長さと幅を有する抵抗体のパターンで、抵抗体薄膜５と保護絶縁膜６の積層膜が形成される。
このとき、薄い抵抗体薄膜５（図３（Ａ）の平面図では保護絶縁膜６が見えている）が、第１電極配線３Ａと第２電極配線３Ｂに端部を重ねて形成される。
そして、これを断面で見ると、第１電極配線３Ａの第２電極配線３Ｂ寄りのエッジ部に側壁導電膜３ｓが存在し、その側面で抵抗体薄膜５との接触が確実にとられている。同様に、第２電極配線３Ｂの第１電極配線３Ａ寄りのエッジ部に側壁導電膜３ｓが存在し、その側面で抵抗体薄膜５との接触が確実にとられている。
【００６０】
この２つのエッジ部でコンタクト面積を大きくとるための側壁導電膜３ｓは、主要な配線材であるコア配線部３ｃより酸化されにくいため、コンタクト抵抗が小さい。また、仮にカバレッジが悪く側面での側壁導電膜３ｓや抵抗体薄膜５の部分が薄く高抵抗になっている場合でも、上部導電膜３ｕが酸化されにくい材料からなる。このため、全体としてコンタクト抵抗は小さく、素子抵抗値が、側面でコンタクトが確実にとられる場合より多少大きくなったとしても安定している。
【００６１】
次に、抵抗体薄膜５と保護絶縁膜６の積層膜が所定のパターンに加工されてできた絶縁膜２の上に、当該積層膜を覆う層間絶縁膜７を比較的厚く堆積する。この堆積では、例えばプラズマ化学気相成長法（プラズマＣＶＤ）と高密度プラズマ化学気相成長法（ＨＤＰ-ＣＶＤ）を用いる。その後、例えば化学的機械研磨（ＣＭＰ）法を用いて、図３（Ｂ）のように層間絶縁膜７の表面を平坦化する。
【００６２】
最後に、層間絶縁膜７にコンタクトホールを開孔後に、例えばタングステン（Ｗ）をＣＶＤで堆積し、その層間絶縁膜７の上面まで化学的機械研磨（ＣＭＰ）法で研削し研磨することで、Ｗからなるコンタクト９を層間絶縁膜７内に形成する。コンタクト９は、配線層８の上面の所定箇所に接続して形成される。その上に、配線層８となる膜を成膜し、その後、フォトリソグラフィを用いてレジストで配線パターンを形成した後に、例えばドライエッチングにより配線層８となる膜をエッチングする。レジストを剥離すると、図３（Ｃ）の構造が完成する。
【００６３】
次に、本実施形態の薄膜抵抗素子の構造と製法の利点をさらに明らかとするため、比較例を説明する。
【００６４】
＜３．比較例のコンタクト構造と、それがもたらす不利益、並びに、本実施形態の効果＞
図４に、第１比較例の断面構造図と平面図を示す。なお、図４を含む以下の比較例を示す図では、図１〜図３の本実施形態に関わる図と比較しやすいように、形状等に違いがあるものの同じ機能の構成は同一符号を付して、説明を簡略化する。これら同一符号を付した構成は、特に言及しない場合は、上述した本実施形態と同様な材料や形成法を用いることが可能である。
【００６５】
第１比較例では、薄膜抵抗素子の抵抗体薄膜５が、電極配線（３Ａ,３Ｂ）を形成する前に絶縁膜２上に形成されている。また、抵抗体薄膜５の上に、本実施形態では存在しない第１絶縁膜１１と第２絶縁膜１２を、抵抗体薄膜５を覆うように成膜している。
第１絶縁膜１１は、例えばＳｉＮ等の絶縁材料からなり、第２絶縁膜１２は、例えばＨＤＰ-ＣＶＤを用いて成膜したＳｉＯ２等の絶縁材料からなる。
第２絶縁膜１２は、以降の配線を加工する際に段差部の配線金属残りを防止するためのものであり、段差部の配線金属残りが無い場合は必要としない。
【００６６】
また、本実施形態と異なる他の点は、層間絶縁膜７上に形成された電極配線（３Ａ,３Ｂ）の各々が、第１絶縁膜１１と第２絶縁膜１２に形成された開孔部を介して、抵抗体薄膜５の上面で接続が取られていることである。
本実施形態では第１電極配線３Ａは一般配線と同様に長い形状を有するが、ここでは第２電極配線３Ｂと同様に孤立した矩形パターンとなっている。また、層間絶縁膜７に形成されるコンタクトは、図４の場合、第１電極配線３Ａ上のコンタクト９Ａと、第２電極配線３Ｂ上のコンタクト９Ｂとがある。
【００６７】
層間絶縁膜４の場合、コンタクト９Ａと９Ｂのそれぞれが４つ設けられており、第１絶縁膜１１と第２絶縁膜１２の開孔に対応する凹部の四隅に、これら４つのコンタクトが配置されている。これは、コンタクトへ導電材料（本実施形態ではＷ）を埋め込みが不十分な場合でも何れかのコンタクトでは十分な接続がなされやすくするためである。
【００６８】
以上述べてきた、本実施形態と第１比較例の構造上の相違は、第１比較例に以下の不利益をもたらす。
【００６９】
第１絶縁膜１１と第２絶縁膜１２を、抵抗体薄膜５を覆って成膜した後に、例えば、抵抗体薄膜５の両端部に対応する、第２絶縁膜１２の上面部分を開孔するレジストパターンを形成する。そして、このレジストパターンの開孔部でドライエッチング等を用いて掘り進め、抵抗体薄膜５の上面が露出したらエッチングをストップする。そのときエッチングの残渣を除去するため、通常、ジャストエッチより余分にオーバーエッチを行うのが常である。そのため、抵抗体薄膜５にダメージが入り、あるいは、その部分が薄くなって高抵抗化する懸念がある。
【００７０】
また、第１絶縁膜１１と第２絶縁膜１２の絶縁材料を異ならせて、第１絶縁膜１１はエッチングストッパとして機能させる場合もある。その場合、第２絶縁膜１２をドライエッチで掘削し、第１絶縁膜１１は薬液で開孔する方法がある。しかし、薬液による高抵抗化の懸念も皆無でない。
【００７１】
さらに、抵抗体薄膜５の幅が狭い場合に、十分な面積の開孔部が形成できないことも、この接続構造がもたらす不利益の一つである。また、段差被膜性が悪いと、コンタクト抵抗に悪影響を及ぼす。段差被膜性がもたらす悪影響、つまり接続抵抗の増大は、段差と開孔径の比に依存し、特に開孔径が小さくなることで開孔部の配線金属の被膜性が悪化し、開孔部内部の配線抵抗が増大することで、結果的に薄膜抵抗素子の抵抗値が変動してしまう。
【００７２】
これらの不利益を回避するため、開孔部をテーパ形状に加工する方法も考えられるが、テーパ形状にした場合、開孔部の寸法精度がエッチングレートや面内均一性の影響によりバラツキを持ち、ウェーハ面内での抵抗値にバラツキが生じる。
【００７３】
このように抵抗体薄膜５を成膜して、その後に電極配線とのコンタクトをとる構造や製造上の不利益を解消するには、前述した特許文献１や２のように、先に電極配線を配線して、これに重なるように抵抗体薄膜を形成することで概ね回避できる。
【００７４】
図５（Ａ）〜図５（Ｃ）に、かかるコンタクト構造例を示す。
図５（Ａ）のコンタクト構造は、特許文献１に類似したコンタクト構造を示すものであり、電極配線にテーパを持たせている。電極配線にテーパを持たせると、その上に抵抗体薄膜を成膜する際の段差被膜性がよく、その意味ではコンタクト抵抗の低減には有利である。
【００７５】
しかしながら、この構造では電極配線の材質が酸化されにくいなど安定した表面抵抗を有する材料に限定される。したがって、電極配線を、一般的なＡｌ配線と同じ材料で一括して形成することは困難である。
仮に、このようなＡｌ配線を用いる場合には、その自然酸化膜を十分に薬液やＡｒ等のプラズマ処理等で除去してから抵抗体薄膜５を成膜する必要がある。
【００７６】
しかし、もともとテーパを持たせるとプロセスの制御性が悪く、テーパの裾部の位置は簡単に設計値よりずれる。より詳細には、周辺パターンの粗密の影響によるテーパ角の変化や配線幅違いによるテーパ角の変化により、テーパ形状の配線間に形成した薄膜抵抗素子の抵抗長が変動し、高精度な薄膜抵抗素子を形成することが困難となってしまう。
【００７７】
その上、自然酸化膜の除去を行うとこの裾部が後退して、さらにずれが拡大する。
以上の理由から、図５（Ａ）に示すものは、抵抗体薄膜５の抵抗値が設計値から大きく乖離しやすい構造と言える。
【００７８】
図５（Ａ）は、このようなテーパがもたらす不都合を考慮して、電極配線３の壁面をほぼ垂直とした場合のコンタクト構造断面図である。
この第２比較例では、テーパを有しないため抵抗体薄膜５の成膜時にカバレッジ特性が悪いと、簡単にコンタクト抵抗が増大しやすい。
つまり、この場合、特にプラズマ処理による酸化膜の除去効果が、配線側面ではほとんど期待できない。これは、Ａｒによるエッチングが反応によるエッチングではなく、イオン衝突によるスパッタリングによるためである。
【００７９】
イオン衝突によるスパッタリングを促すような方法では、反応性イオンエッチング（ＲＩＥ）や二周波方式の様なバイアスによりイオンを入射する方式を選択する必要がある。
バイアスによるイオン入射の場合、イオン入射方向は負のバイアスがかかる方、この場合、ウェーハ側に垂直に引き寄せられるため、垂直に加工されたパターンの側面へのイオン入射がほとんどされず、これにより側面の酸化膜は除去できない。
【００８０】
また、仮にＡｒをＣｌ２などの反応性のあるガスに変更した場合、酸化物の除去と同時に配線もエッチングされてしまい、ボイドの原因などになりかねないことから反応性ガスによるエッチングは採用できない。
【００８１】
図５（Ｃ）では、テーパを持たせてカバレッジ特性を改善すると、上述した他の様々な悪影響があるため、いっそのこと、カバレッジ特性が悪いことを利用して、側面下部だけでコンタクトをとるものである。
つまり、この構造では、図５（Ｃ）のように電極配線３の側面上部で抵抗体薄膜５がほぼ断線しているが、それでも側壁下部でコンタクトがとれればよいとする。
【００８２】
配線の自然酸化膜が十分取れるか、最初から酸化しない材料なら、この小面積でのコンタクトでもよい場合があることは否定できない。しかしながら、この構造は、少しでも酸化していると、コンタクト面積が小さいことが災いして、急激にコンタクト抵抗が増大する不利益をもたらすため、確実なコンタクトを安定性よくとることは不可能である。
【００８３】
本実施形態に関わる薄膜抵抗素子とその製法では、以上の比較例の不利益を解消し、以下の利益が得られる。
【００８４】
第１に、電極配線３の側面で、酸化されにくい側壁導電膜３ｓが形成されているため、電極配線のコア配線部３ｃの側面が多少酸化されていても、その酸化の影響を受けにくいため、安定して低い抵抗のコンタクトが実現できる。
【００８５】
第２に、電極配線３の側面と上面を抵抗体薄膜で覆うことにより、電極配線３の上面と側面がすべて抵抗体薄膜５と接続されるため、低抵抗で安定したコンタクト抵抗を得ることができる。
【００８６】
第３に、コンタクト開孔部を必要とせず、配線と共通化できることからトータル工程数の削減が可能となる。また、上下に反応防止や反射防止のための導電膜を有する一般の配線としても通用する構造であるため、同じ階層の素子接続用の配線を同時形成するので、この意味でもコストが削減できる。
【００８７】
第４に、電極配線と交差して抵抗体薄膜５が、電極配線の上面と両側面の３面接触となっている。３面接触では、ｘ方向やｙ方向に合わせずれが多少あっても、接触面積が殆んど変動しない。一方、回転ずれがあると接触面積は変動するが、回転ずれによる接触面積の変動は軽微である。
そのため、微細配線を利用して高精度な薄膜抵抗素子を形成することが可能となる。
【００８８】
但し、この３面接触は必須の要件ではなく、配線が太い場合は、微細配線であっても、この部分だけ太くするなどの工夫により、片側の側面と上面（幅全域または幅の一部）との２面接触でもよい。
【符号の説明】
【００８９】
１…薄膜抵抗素子、２…絶縁膜、３,３Ａ,３Ｂ…電極配線、５…抵抗体薄膜、６…保護絶縁膜、７…層間絶縁膜、８…配線層、９…コンタクト、１００…半導体デバイス。
【技術分野】
【０００１】
本発明は、２つの配線層に対して、その上に一部重ねて抵抗体薄膜を接続させる薄膜抵抗素子と、その製造方法に関する。
【背景技術】
【０００２】
基板上の絶縁層に薄膜抵抗素子を有する電子デバイスとしては、基板が絶縁性の電子部品も存在するが、代表的なものでは基板が半導体である半導体デバイスが知られている。
半導体デバイスは大別すると、ディスクリートデバイスとＩＣデバイスに分類できる。
【０００３】
ＩＣデバイスのうち、特にアナログ系やミックスシグナル系ＬＳＩでは、能動素子にバイアスや負荷を与えるための用途以外にも、信号の比、帰還あるいはゲインを制御するために薄膜抵抗素子は重要な役割を果たしている。そのような分野では、特に薄膜抵抗素子の抵抗値について、高い精度が要求される。
【０００４】
ＩＣデバイス内に形成される薄膜抵抗素子は、配線工程前に形成されるポリシリコンを材料とするものが以前は主流となっていた。ところが、ポリシリコン膜のグレイン生成のばらつき、熱履歴や加工におけるばらつきなどから、出来上がった薄膜抵抗素子の抵抗値の精度が低いものであった。
【０００５】
近年、スパッタ等の低温で成膜できる金属薄膜、例えばＴａ等の金属に窒素を添加した金属窒化膜、あるいは、金属を絶縁物と合金化した膜などで薄膜抵抗素子を形成する技術が使用されるようになってきている。
【０００６】
これらの膜は、配線加工と同様の工程を経て形成することが可能なため、配線層間膜中に薄膜抵抗素子を形成することが容易である。
配線層間膜中に薄膜抵抗素子を形成すると、基板と抵抗体薄膜との距離が十分にとれることから薄膜抵抗素子の寄生容量が低減する。また、配線層以後の半導体プロセスでは高温に晒されることも殆んどない。そのため、配線層間膜中に薄膜抵抗素子を形成すると、抵抗薄膜の成膜後に熱的要因による結晶構造の変化が殆んどないことから膜そのものの抵抗率のバラツキが低減される。
【０００７】
薄膜抵抗を成膜して加工後に、その両端部にコンタクトをとる薄膜抵抗素子が知られている。この薄膜抵抗素子では、コンタクト開口によって薄膜抵抗のコンタクト周囲がエッチングされて抵抗値がばらつくという不具合が発生する。
【０００８】
そのため、アルミニウムなどの２つの配線を、互いの距離を離して形成した後、２つの配線に端部を接触させて薄膜抵抗を形成することで、配線をコンタクト電極として用いる薄膜抵抗素子が提案されている（例えば、特許文献１または２参照）。
【０００９】
特許文献１の記載によれば、平坦化した半導体基板の面にＡｌ配線を形成し、Ａｌ配線の表面酸化膜をエッチングにより除去してからスパッタ法により抵抗体薄膜を蒸着する。
そして、フォトリソグラフィ技術によって、２つのＡｌ配線を跨いで抵抗体薄膜が残るように、そのパターンニングを行う。
【００１０】
特許文献２の記載によれば、特許文献１と同様に配線が形成された半導体基板の面上に抵抗体薄膜を、カバレッジ特性がよいスパッタ法等で成膜する。そして、抵抗体薄膜の残したい部分を保護するパターンのレジストを形成する。このレジストのパターンは、配線の上面途中から他の配線の上面途中までを保護する。その後、レジスト周囲の抵抗体薄膜に対し異方性エッチングを行う。このとき配線の周囲にサイドウォール状の抵抗体薄膜が配線周回でつながって形成される。特許文献２では、主に、レジストで保護されていた抵抗体薄膜が配線の側壁と接触する部分でコンタクトをとる。
このコンタクトのとり方では、配線の上面のみに絶縁膜を開口する場合に比べると、コンタクト位置がずれない（配線の側面に規定される）ことからコンタクト抵抗がばらつかない。
【００１１】
また、特許文献２の別の実施例では、抵抗体薄膜の成膜に続いて窒化シリコン膜を連続して成膜する。この抵抗体薄膜と窒化シリコン膜の積層膜上に、抵抗体薄膜を残したい部分を保護するレジストを形成する。このレジストを保護膜として周囲に表出する窒化シリコン膜を異方性エッチングする。すると、配線の側面にサイドウォール絶縁膜（窒化シリコン）が残り、これが保護膜となって配線周囲でサイドウォール状の抵抗体薄膜が太く残り、これが抵抗のバラツキ低減に寄与するとされる。また、窒化シリコン膜が抵抗体薄膜の平らな部分には残るので、レジストを除去するアッシャ処理で抵抗値変動が生じることを防止することができる。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開平０６-２９１２５８号公報
【特許文献２】特開２００８−２２６９６３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
上記特許文献１の場合、薄い抵抗体薄膜を、配線抵抗低減のために比較的厚い配線層に重ねるときのカバレッジ特性を考慮して、配線にテーパ（斜めの傾斜側面）を予め形成しておく実施例が開示されている。特にこのような斜めのテーパが形成されている場合、Ａｌ配線の表面酸化膜除去のためのエッチングによって、テーパ裾部が後退する。
【００１４】
この裾部の後退は、薄膜抵抗素子の抵抗値がばらつく原因となる。表面酸化膜が除去されたＡｌ配線の抵抗率は抵抗体薄膜のそれより十分小さいため、抵抗体薄膜が最初に接触する箇所が後退すると、それだけ薄膜抵抗素子の抵抗値が大きくなる。
テーパがないか垂直に近いとカバレッジが悪いことで配線側面での接触面積が小さくなって薄膜抵抗素子の抵抗値がばらつき、逆にテーパを大きくつけても、この抵抗値がエッジ後退による影響でばらついてしまう。
【００１５】
一方、上記特許文献２の技術は、コンタクト部の後退を防止するため配線を切り立った側面としておいてカバレッジの悪いことを前提とする。そして、異方性エッチングよりサイドウォール状に抵抗体薄膜を残すことで、側面での接触面積を増やすようにしている。
【００１６】
しかしながら、レジストや窒化シリコン膜で保護されている以外の側面において、サイドウォール状に抵抗体薄膜は細い残渣状に残るため、抵抗値のバラツキ低減には殆んど寄与しないと考えられる。また、保護されて成膜時の状態が維持されるサイドウォール状の接触端部は、通常の配線に用いられているＡｌなどの酸化しやすい材料の場合、その接触面積が小さいことがかえって接触抵抗のバラツキを大きくすることがある。つまり、この接触構造は、酸化膜が完全に除去されている場合は小さいサイドウォール状の接触端面でもよいが、配線の表面酸化等によって接触抵抗が少しでも増加すると、急激に薄膜抵抗素子の抵抗値がばらつきやすいという不安定性を抱えている。また、抵抗体薄膜の成膜条件でカバレッジ特性が変われば、大きな抵抗値ばらつきとなる懸念がある。
【００１７】
本発明は、安定して配線と抵抗体薄膜との接触が可能な接続構造をもつ薄膜抵抗素子を提供するものである。また、本発明は、この接続構造を容易に低コストで実現する工程を含む薄膜抵抗素子の製造方法を提供するものである。
【課題を解決するための手段】
【００１８】
本発明に関わる薄膜抵抗素子は、互いに離間する２つの電極配線に、抵抗体薄膜を接続させている。より詳細には、前記２つの配線部の各々が、主配線部と、当該主配線部より酸化されにくい導電材料で主配線部の側面に形成されている導電膜とを有する。前記抵抗体薄膜は、前記２つの電極配線の各々に対して、前記導電膜を介して前記主配線部と電気的に接続している。
【００１９】
一般に、抵抗体薄膜は薄膜抵抗素子の抵抗値を主に規定する膜である。また、配線層は電極として機能し、この接続時に抵抗体薄膜とのコンタクト抵抗が安定して小さいことが重要である。
【００２０】
上記した本発明の薄膜抵抗素子の構成によれば、通常、より高抵抗な抵抗体薄膜と、より低抵抗な２つの配線が接続されるときに、高抵抗な抵抗体薄膜からみて最初に接触する部分が、配線層の側面となる。この側面には、主配線部より酸化されにくい導電材料の導電膜が形成されている。そのため、この部分でのコンタクト抵抗が小さく、またバラツキにくいため安定した薄膜抵抗素子の抵抗値が得られる。
【００２１】
本発明に関わる薄膜抵抗素子の製造方法は、以下の３つのステップを含む。
（１）第１ステップ：絶縁層上に、それぞれがコア配線部を含む２つの電極配線を互いに離間して形成する。
（２）第２ステップ：前記２つの電極配線に対し、前記コア配線部の露出した両側面を被覆するように、前記コア配線部より酸化されにくい材料の導電膜を成膜する。その後、当該導電膜を加工して、前記２つの電極配線のそれぞれに対し、少なくとも両側面に前記導電膜を残す。
（３）異なる電極配線の２つの側面であって互いに近い側の２つの側面で前記導電膜に接触するように、前記２つの電極配線に両端部が重なる抵抗体薄膜を形成する。
【００２２】
上記３つのステップを含む本製法によれば、導電膜の成膜と加工という処理の追加を行うだけで、抵抗体薄膜と２つの配線層との低抵抗接続がなされる。
【発明の効果】
【００２３】
本発明によれば、安定して配線と抵抗体薄膜との接触が可能な接続構造をもつ薄膜抵抗素子を提供することができる。また、この接続構造を容易に低コストで実現する工程を含む薄膜抵抗素子の製造方法を提供することができる。
【図面の簡単な説明】
【００２４】
【図１】実施形態に関わる薄膜抵抗素子の断面図と平面図である。
【図２】実施形態に関わる薄膜抵抗素子の製造方法を表す、製造途中の断面図であり、保護絶縁膜の成膜までを示す。
【図３】図２に続く工程における製造途中の断面図であり、素子構造の完成までを示す。
【図４】第１比較例の断面図と平面図である。
【図５】第２〜第４比較例の簡略化した要部断面図である。
【発明を実施するための形態】
【００２５】
本発明の実施形態を、図面を参照して以下の順に説明する。
１．薄膜抵抗素子の構造、
２．薄膜抵抗素子の製造方法、
３．第３の実施の形態：比較例のコンタクト構造と、それがもたらす不利益、並びに、本実施形態の効果。
【００２６】
＜１．薄膜抵抗素子の構造＞
図１に、本発明の実施形態に関わる薄膜抵抗素子の構造を示す。図１（Ｂ）が平面図、図１（Ａ）が図１（Ｂ）のＡ−Ａ線に沿った要部断面図である。図１（Ａ）の断面構造は、抵抗素子形成後の上層配線までを示している。
図１に図解される薄膜抵抗素子１は、単体のデバイスであってもよいが、ここでは半導体等の基板に集積化された回路の構成素子として薄膜抵抗素子１が形成されていることを前提とする。
【００２７】
半導体デバイス１００は、不図示のトランジスタなどの素子が形成された半導体領域を有する。半導体領域は、半導体基板の一部の領域、または、不図示の基板（半導体、半絶縁性あるいは絶縁性の基板）に支持された半導体の層や膜である。
【００２８】
［電極配線構造］
半導体領域の上に、図１に示す絶縁膜２が形成され、絶縁膜２の上に薄膜抵抗素子の２つの電極配線３が、互いに離間して形成されている。
図１（Ｂ）に示すように、２つの電極配線３は、その一方（符号“３Ａ”で示す）が長い通常の配線として形成されている。また、２つの電極配線の他方（符号“３Ｂ”で示す）が局部的な接続配線として形成されている。以下、前者の長い方を第１電極配線３Ａと称し、後者の短い方を第２電極配線３Ｂと称する。両方の総称は、電極配線３または電極配線（３Ａ,３Ｂ）を用いる。
【００２９】
なお、この電極配線が短い、長いは任意であり、両方を長い配線としてもよいし、両方を短い配線として上層配線から電圧印加を行う構造でも構わない。
【００３０】
電極配線（３Ａ,３Ｂ）は、それぞれほぼ矩形の断面を有し、その両側面の部分と、他の部分（の主要部）が異なる導電材料から形成されていることを要件とする。
この両側面の部分は、本発明における「導電膜」であり、以下、側壁導電膜３ｓと言う。また、その他の部分は主配線部３ｍと呼び、ここでは主配線部３ｍが、コア配線部３ｃと、その上下の厚さ方向に接触する上部導電膜３ｕおよび下部導電膜３ｄとからなる。側壁導電膜３ｓと異なる導電材料の主要部とは、ここではコア配線部３ｃである。
【００３１】
なお、主配線部３ｍは、単層膜であってもよい。単層膜の場合、例えば、Ａｌの単層膜を用いることができる。Ａｌの単層膜は、Ａｌを主成分としてＣｕやＳｉなどを添加したＡｌ合金膜であってもよい。
ＣｕやＳｉなどを添加物は、エレクトロマイグレーション耐性を向上させるなどの理由により微少量添加される。
【００３２】
［上部（および下部）導電膜］
主配線部３ｍが積層膜の場合、少なくとも、コア配線部３ｃの上面に上部導電膜３ｕが配置されていればよい。
下部導電膜３ｄは、当該薄膜抵抗素子１が半導体デバイス（ＩＣ）の構成素子として用いられる場合に必要な膜である。具体的に、電極配線（３Ａ,３Ｂ）が不図示のコンタクト部で下層のシリコン基板やプラグ等の接続部材と接触し、配線のシンタ処理で過熱されるときの反応を抑制する。特にコア配線部３ｃがＡｌからなる場合に、基板シリコンやプラグ材としてのポリシリコン等との反応防止または抑制に下部導電膜３ｄの介在が効果的である。
【００３３】
一方、上部導電膜３ｕは、主配線部３ｍを多層構造とする場合には必須の構成である。上部導電膜３ｕの役目については後述する。
【００３４】
下部導電膜３ｄおよび上部導電膜３ｕは、Ｔｉ、ＴｉＮあるいはＴａＮなどの高融点金属またはその窒化物から１層または２層以上の膜として形成される。
【００３５】
第１電極配線３Ａ等の長い配線がＩＣ内の素子相互接続のための一般の配線を兼用する場合、一般の配線構造を主配線部３ｍの積層配線構造にそのまま流用してもよい。代表的な配線構造としては、（Ｔｉ／ＴｉＮ／Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮ）といった構造が知られる。この場合、（Ｔｉ／ＴｉＮ／Ｔｉ）の３層構造で上部導電膜３ｕが構成され、（Ｔｉ／ＴｉＮ）の２層構造で下部導電膜３ｄが構成される。
【００３６】
なお、この配線構造例は代表的なものであり、これ以外の材料、例えばＴａやＷ等を含む導電膜構造でもよい。なお、特に上部導電膜３ｕについては後述するように抵抗体薄膜（本実施形態では、金属薄膜）との間に介在する膜となるため、コア配線部３ｃのＡｌを主成分とした材料より酸化されにくい材料であることが望ましい。
【００３７】
いずれにしても、上部導電膜３ｕおよび下部導電膜３ｄは、ＡｌとＳｉ等といった反応して高抵抗となりやすい材料間の相互反応を防止するため、または、反射防止のために用いられる。上部導電膜３ｕおよび下部導電膜３ｄは、それぞれ、数十〜百数十［ｎｍ］、例えば５０〜１００［ｎｍ］の膜厚を有する。上部導電膜３ｕおよび下部導電膜３ｄは、例えば数百［ｎｍ］と厚いコア配線部３ｃとともに同一形状に加工される。
【００３８】
半導体デバイス（ＩＣ）の場合、このように、主配線部３ｍを一般的な配線層と同一の材料から同時形成するようにすると、製造コストを抑制する意味で望ましい。
【００３９】
［側壁導電膜および交差構造］
次に、主配線部３ｍの両側面に形成されている側壁導電膜３ｓについて説明する。
側壁導電膜３ｓは、図１（Ａ）の場合、主配線部３ｍの両側面に形成されているが、必要最小限の要件は、「異なる電極配線の２つの側面であって互いに近い側の２つの側面に形成されている」ことである。つまり、側壁導電膜３ｓは、主配線部３ｍにおいて、最低でも、電極配線（３Ａ,３Ｂ）の相対する内側の２つの側面に形成されていればよい。
【００４０】
図１の薄膜抵抗素子１では、このような構造および材質を有する電極配線（３Ａ,３Ｂ）に一部を重ねて、抵抗体薄膜５が形成されている。本実施形態では、平面視（図１（Ｂ））で、抵抗体薄膜５の一方の端部が第１電極配線３Ａと交差して接触し、他方の端部が第２電極配線３Ｂと交差して接触している。
【００４１】
本実施形態では、後述する側壁導電膜３ｓの形成法を採用する限りは、必然的に、側壁導電膜３ｓが両側面に形成される場合を例示するに過ぎない。側壁導電膜３ｓが両側面に形成される場合、その両側面で抵抗体薄膜５が接触することが望ましいため、上記の交差接触する構造が採用されている（図１（Ｂ））。このとき、抵抗体薄膜５が電極配線３（３Ａまたは３Ｂ）に対して両側面と上面の３面で接触している。
【００４２】
側壁導電膜３ｓは、後述するサイドウォール形成法（成膜とエッチング）で形成でき、コア配線部３ｃに比べて、大気中や処理雰囲気中での酸素などにより酸化されにくい導電材料からなる。このような導電材料としては、ＴｉＮやＴａＮなどの窒化金属膜であることが好ましい。但し、コア配線部３ｃに比べて、大気中や処理雰囲気中で酸化されにくい材料であれば側壁導電膜３ｓの材料として用いることができるため、この材料はＴｉＮやＴａＮなどの窒化金属膜に限らない。
【００４３】
主配線部３ｍが上下に導電層を有する場合、側壁導電膜３ｓは、特に上部導電膜３ｕと同じ導電材料から形成されるものであることが望ましい。ここで「同じ導電材料」とは、「同じ導電材料を含む」ことを包含した意味である。
例えば、前述した（Ｔｉ／ＴｉＮ／Ｔｉ）の３層構造で上部導電膜３ｕが構成されている場合、ＴｉＮを側壁導電膜３ｓに用いることができる。
【００４４】
抵抗体薄膜５の材料は、例えばＴａＮ，ＨｆＮ，ＮｂＮ，ＷＮまたはＴｉＮなどの金属窒化膜やＺｒやＴａ等にＳｉＮやＳｉＯ２などを添加した合金膜を用いることができる。抵抗体薄膜５の膜厚は数十〜百数十［ｎｍ］、例えば５０［ｎｍ］程度である。
詳細は後述するが、抵抗体薄膜５を段差被膜性（ステップカバレッジ）がよい成膜法、例えば原子層堆積（ＡＬＤ）法を用いて成膜するとよい。
【００４５】
抵抗体薄膜５の上には、同一パターンの保護絶縁膜６が形成されている。本例では、保護絶縁膜６は必須の構成ではないが、後述する製造時にレジストを除去する際の処理でダメージが抵抗体薄膜５に導入されないように抵抗体薄膜５を保護する目的で、保護絶縁膜６を存在させるとよい。
このように抵抗体薄膜５を覆う保護絶縁膜６の表面および絶縁膜２の上面には、例えば高密度プラズマＣＶＤ法を用いてＳｉＯ２などからなる層間絶縁膜７が成膜され、その表面が平坦化されている。
【００４６】
層間絶縁膜７の平坦化面に配線層８が形成されている。配線層８は通常の配線、例えばＡｌやＡｌ合金からなるコア配線部の上限を導電膜で挟む積層構造を有する。
配線層８は、図１（Ｂ）に示すように第２電極配線３Ｂに対してコンタクト９を介して接続され、電極引出配線として機能する。
【００４７】
上記構成の薄膜抵抗素子１は、配線形成後のアルミニウム部（コア配線部３ｃ）に自然酸化膜が生成されたとしても、それを除去し、その除去の処理と連続成膜される側壁導電膜３ｓが、コア配線部３ｃの両側面に形成されている。このため、抵抗体薄膜５を電極配線に重ねて形成した際に、抵抗体薄膜５と電極配線のコンタクト抵抗が低い素子構造となっている。
【００４８】
＜２．薄膜抵抗素子の製造方法＞
図２（Ａ）〜図３（Ｃ）は、本発明の実施の形態に関わる薄膜抵抗素子の製造方法を表す、製造途中の断面図である。図２（Ａ）〜図３（Ｃ）の各々において、右側に平面図を示し、平面図の上下のほぼ中央の横方向の断面図をその左に示す。
【００４９】
まず、図２（Ａ）に示すように、トランジスタなどの素子（図２（Ａ）では省略）が形成された半導体領域１０１上に絶縁膜２を成膜し、表面を平坦化する。なお、絶縁膜２内には、特に図示しないが、トランジスタ等と配線を接続するコンタクトホール、および、コンタクト配線も形成されている。
【００５０】
次に、絶縁膜２上に、主配線部３ｍ（図１）となる積層配線膜を成膜する。積層配線膜に、主配線部３ｍのパターンと対応した不図示のレジストを、フォトリソグラフィ技術を用いて形成する。このレジストをマスク層として、その周囲の金属膜を、例えばドライエッチングを用いて除去する。
ドライエッチングの手法としては、反応性イオンエッチング（ＲＩＥ）やインダクティブ・カップリング・プラズマ（ＩＣＰ）法などが採用できる。これらドライエッチングでは、例えばＣｌ２、ＢＣｌ３、Ａｒ等を用いて積層配線膜（３ｄ,３ｃ,３ｕとなる膜）をほぼ垂直に加工する。加工後は、レジストを剥離する。
【００５１】
これにより、図２（Ａ）に示すように、下層から下部導電膜３ｄ、コア配線部３ｃ、上部導電膜３ｕからなる主配線部３ｍが２つ離間して形成される。具体的には、図２（Ａ）の左側に、平面視で長いパターンの第１電極配線３Ａの主配線部３ｍが形成され、これと離れて右側に、平面視で短い局部配線としての第２電極配線３Ｂの主配線部３ｍが形成される。
【００５２】
このとき、コア配線部３ｃの上面が酸化されるのを防止する意味では、上部導電膜３ｕ内で酸化の影響を受けにくい膜種（層）が挿入されていればよい。
下部導電膜３ｄと上部導電膜３ｕを、例えばＴｉＮやＴａＮ等の酸化の影響を受けにくい膜種を含む構成として、その各膜厚は例えば５０〜１００［ｎｍ］程度とする。また、Ａｌを主成分としてＣｕやＳｉなどを添加したＡｌ合金膜をコア配線部３ｃの材料として用いる。主配線部３ｍは、多層膜全体で３００［ｎｍ］から８００［ｎｍ］程度とし、好ましくは６００［ｎｍ］程度とする。
【００５３】
次に、上記２つの主配線部３ｍが形成された絶縁膜２の上に、側壁導電膜３ｓとなる導電膜（同一符号で表示）を成膜する。本例では、この導電膜（３ｓ）を、下部導電膜３ｄと上部導電膜３ｕを、例えばＴｉＮやＴａＮ等の酸化の影響を受けにくい膜種を含む構成として、その各膜厚は例えば５０〜１００［ｎｍ］程度とする。主配線部３ｍの側壁に導電膜（３ｓ）を均一に堆積するために望ましい成膜法は、例えばスパッタ法や原子層堆積（ＡＬＤ）法などを用い得る。
【００５４】
主配線部３ｍを被膜する導電膜（３ｓ）に対して、ドライエッチングを用いて、導電膜（３ｓ）を、その平面上部分が除去されるまで除去する。このときのドライエッチングには、異方性がある反応性イオンエッチング（ＲＩＥ）やインダクティブ・カップリング・プラズマ（ＩＣＰ）法などを用いる。また。エッチングに際しては、例えばＣｌ２、ＢＣｌ３あるいはＡｒなどのガスを用いる。
【００５５】
この異方性の全面エッチング（いわゆるエッチバック）により、導電膜（３ｓ）の絶縁膜２上の部分ならびに上部導電膜３ｕ上の部分が除去される。一方、主配線部３ｍの両側面に堆積されている導電膜（３ｓ）の部分は、やや膜厚が減少するが、コア配線部３ｃの側面を覆って均一に残される。
これにより、図２（Ｃ）に示すように、共に酸化されにくい材料からなる上部導電膜３ｕと両側面の側壁導電膜３ｓによって、酸化されやすいコア配線部３ｃが完全に被覆され、その結果、酸化防止に強い構造の電極配線３（３Ａと３Ｂ）が形成される。
【００５６】
次に、図２（Ｄ）に示すように、電極配線（３Ａ,３Ｂ）が形成された絶縁膜２上に抵抗体薄膜５と保護絶縁膜６を成膜する。
抵抗体薄膜５は、例えばＴａＮやＺｒＮ、ＨｆＮなどの金属窒化膜やＴａＳｉＯ２、ＴａＳｉＮなどの金属と絶縁膜からなる合金膜などを例示できるが、この限りではない。抵抗体薄膜５は、例えば原子層堆積（ＡＬＤ）法やスパッタなどにより成膜し、膜厚は例えば５０［ｎｍ］程度、成膜する。
保護絶縁膜６は、例えば原子層堆積法や化学気相成長法などを用いて成膜される。本例では保護絶縁膜６として、例えばＳｉＯ２やＳｉＮ等を、例えば７０［ｎｍ］程度、成膜する。
【００５７】
抵抗体薄膜５と保護絶縁膜６は、例えば原子層堆積法などで成膜を行った場合、連続して堆積することが可能である。
【００５８】
次に、絶縁膜２上の抵抗体薄膜５に堆積された保護絶縁膜６の上に、フォトリソグラフィを用いてレジストで薄膜抵抗素子のパターンを形成する。そして、保護絶縁膜６と抵抗体薄膜５を例えば反応性イオンエッチング（ＲＩＥ）やインダクティブ・カップリング・プラズマ（ＩＣＰ）法などのドライエッチングなどを用いてエッチングする。保護絶縁膜６のドライエッチングは、例えばＣＦ４やＣＨＦ３やＡｒといったガスを使用し、抵抗体薄膜５のドライエッチングは、例えばＣｌ２やＡｒといったガスを使用する。
【００５９】
その後、レジストを剥離すると、図３（Ａ）のように所望の抵抗値を得るための長さと幅を有する抵抗体のパターンで、抵抗体薄膜５と保護絶縁膜６の積層膜が形成される。
このとき、薄い抵抗体薄膜５（図３（Ａ）の平面図では保護絶縁膜６が見えている）が、第１電極配線３Ａと第２電極配線３Ｂに端部を重ねて形成される。
そして、これを断面で見ると、第１電極配線３Ａの第２電極配線３Ｂ寄りのエッジ部に側壁導電膜３ｓが存在し、その側面で抵抗体薄膜５との接触が確実にとられている。同様に、第２電極配線３Ｂの第１電極配線３Ａ寄りのエッジ部に側壁導電膜３ｓが存在し、その側面で抵抗体薄膜５との接触が確実にとられている。
【００６０】
この２つのエッジ部でコンタクト面積を大きくとるための側壁導電膜３ｓは、主要な配線材であるコア配線部３ｃより酸化されにくいため、コンタクト抵抗が小さい。また、仮にカバレッジが悪く側面での側壁導電膜３ｓや抵抗体薄膜５の部分が薄く高抵抗になっている場合でも、上部導電膜３ｕが酸化されにくい材料からなる。このため、全体としてコンタクト抵抗は小さく、素子抵抗値が、側面でコンタクトが確実にとられる場合より多少大きくなったとしても安定している。
【００６１】
次に、抵抗体薄膜５と保護絶縁膜６の積層膜が所定のパターンに加工されてできた絶縁膜２の上に、当該積層膜を覆う層間絶縁膜７を比較的厚く堆積する。この堆積では、例えばプラズマ化学気相成長法（プラズマＣＶＤ）と高密度プラズマ化学気相成長法（ＨＤＰ-ＣＶＤ）を用いる。その後、例えば化学的機械研磨（ＣＭＰ）法を用いて、図３（Ｂ）のように層間絶縁膜７の表面を平坦化する。
【００６２】
最後に、層間絶縁膜７にコンタクトホールを開孔後に、例えばタングステン（Ｗ）をＣＶＤで堆積し、その層間絶縁膜７の上面まで化学的機械研磨（ＣＭＰ）法で研削し研磨することで、Ｗからなるコンタクト９を層間絶縁膜７内に形成する。コンタクト９は、配線層８の上面の所定箇所に接続して形成される。その上に、配線層８となる膜を成膜し、その後、フォトリソグラフィを用いてレジストで配線パターンを形成した後に、例えばドライエッチングにより配線層８となる膜をエッチングする。レジストを剥離すると、図３（Ｃ）の構造が完成する。
【００６３】
次に、本実施形態の薄膜抵抗素子の構造と製法の利点をさらに明らかとするため、比較例を説明する。
【００６４】
＜３．比較例のコンタクト構造と、それがもたらす不利益、並びに、本実施形態の効果＞
図４に、第１比較例の断面構造図と平面図を示す。なお、図４を含む以下の比較例を示す図では、図１〜図３の本実施形態に関わる図と比較しやすいように、形状等に違いがあるものの同じ機能の構成は同一符号を付して、説明を簡略化する。これら同一符号を付した構成は、特に言及しない場合は、上述した本実施形態と同様な材料や形成法を用いることが可能である。
【００６５】
第１比較例では、薄膜抵抗素子の抵抗体薄膜５が、電極配線（３Ａ,３Ｂ）を形成する前に絶縁膜２上に形成されている。また、抵抗体薄膜５の上に、本実施形態では存在しない第１絶縁膜１１と第２絶縁膜１２を、抵抗体薄膜５を覆うように成膜している。
第１絶縁膜１１は、例えばＳｉＮ等の絶縁材料からなり、第２絶縁膜１２は、例えばＨＤＰ-ＣＶＤを用いて成膜したＳｉＯ２等の絶縁材料からなる。
第２絶縁膜１２は、以降の配線を加工する際に段差部の配線金属残りを防止するためのものであり、段差部の配線金属残りが無い場合は必要としない。
【００６６】
また、本実施形態と異なる他の点は、層間絶縁膜７上に形成された電極配線（３Ａ,３Ｂ）の各々が、第１絶縁膜１１と第２絶縁膜１２に形成された開孔部を介して、抵抗体薄膜５の上面で接続が取られていることである。
本実施形態では第１電極配線３Ａは一般配線と同様に長い形状を有するが、ここでは第２電極配線３Ｂと同様に孤立した矩形パターンとなっている。また、層間絶縁膜７に形成されるコンタクトは、図４の場合、第１電極配線３Ａ上のコンタクト９Ａと、第２電極配線３Ｂ上のコンタクト９Ｂとがある。
【００６７】
層間絶縁膜４の場合、コンタクト９Ａと９Ｂのそれぞれが４つ設けられており、第１絶縁膜１１と第２絶縁膜１２の開孔に対応する凹部の四隅に、これら４つのコンタクトが配置されている。これは、コンタクトへ導電材料（本実施形態ではＷ）を埋め込みが不十分な場合でも何れかのコンタクトでは十分な接続がなされやすくするためである。
【００６８】
以上述べてきた、本実施形態と第１比較例の構造上の相違は、第１比較例に以下の不利益をもたらす。
【００６９】
第１絶縁膜１１と第２絶縁膜１２を、抵抗体薄膜５を覆って成膜した後に、例えば、抵抗体薄膜５の両端部に対応する、第２絶縁膜１２の上面部分を開孔するレジストパターンを形成する。そして、このレジストパターンの開孔部でドライエッチング等を用いて掘り進め、抵抗体薄膜５の上面が露出したらエッチングをストップする。そのときエッチングの残渣を除去するため、通常、ジャストエッチより余分にオーバーエッチを行うのが常である。そのため、抵抗体薄膜５にダメージが入り、あるいは、その部分が薄くなって高抵抗化する懸念がある。
【００７０】
また、第１絶縁膜１１と第２絶縁膜１２の絶縁材料を異ならせて、第１絶縁膜１１はエッチングストッパとして機能させる場合もある。その場合、第２絶縁膜１２をドライエッチで掘削し、第１絶縁膜１１は薬液で開孔する方法がある。しかし、薬液による高抵抗化の懸念も皆無でない。
【００７１】
さらに、抵抗体薄膜５の幅が狭い場合に、十分な面積の開孔部が形成できないことも、この接続構造がもたらす不利益の一つである。また、段差被膜性が悪いと、コンタクト抵抗に悪影響を及ぼす。段差被膜性がもたらす悪影響、つまり接続抵抗の増大は、段差と開孔径の比に依存し、特に開孔径が小さくなることで開孔部の配線金属の被膜性が悪化し、開孔部内部の配線抵抗が増大することで、結果的に薄膜抵抗素子の抵抗値が変動してしまう。
【００７２】
これらの不利益を回避するため、開孔部をテーパ形状に加工する方法も考えられるが、テーパ形状にした場合、開孔部の寸法精度がエッチングレートや面内均一性の影響によりバラツキを持ち、ウェーハ面内での抵抗値にバラツキが生じる。
【００７３】
このように抵抗体薄膜５を成膜して、その後に電極配線とのコンタクトをとる構造や製造上の不利益を解消するには、前述した特許文献１や２のように、先に電極配線を配線して、これに重なるように抵抗体薄膜を形成することで概ね回避できる。
【００７４】
図５（Ａ）〜図５（Ｃ）に、かかるコンタクト構造例を示す。
図５（Ａ）のコンタクト構造は、特許文献１に類似したコンタクト構造を示すものであり、電極配線にテーパを持たせている。電極配線にテーパを持たせると、その上に抵抗体薄膜を成膜する際の段差被膜性がよく、その意味ではコンタクト抵抗の低減には有利である。
【００７５】
しかしながら、この構造では電極配線の材質が酸化されにくいなど安定した表面抵抗を有する材料に限定される。したがって、電極配線を、一般的なＡｌ配線と同じ材料で一括して形成することは困難である。
仮に、このようなＡｌ配線を用いる場合には、その自然酸化膜を十分に薬液やＡｒ等のプラズマ処理等で除去してから抵抗体薄膜５を成膜する必要がある。
【００７６】
しかし、もともとテーパを持たせるとプロセスの制御性が悪く、テーパの裾部の位置は簡単に設計値よりずれる。より詳細には、周辺パターンの粗密の影響によるテーパ角の変化や配線幅違いによるテーパ角の変化により、テーパ形状の配線間に形成した薄膜抵抗素子の抵抗長が変動し、高精度な薄膜抵抗素子を形成することが困難となってしまう。
【００７７】
その上、自然酸化膜の除去を行うとこの裾部が後退して、さらにずれが拡大する。
以上の理由から、図５（Ａ）に示すものは、抵抗体薄膜５の抵抗値が設計値から大きく乖離しやすい構造と言える。
【００７８】
図５（Ａ）は、このようなテーパがもたらす不都合を考慮して、電極配線３の壁面をほぼ垂直とした場合のコンタクト構造断面図である。
この第２比較例では、テーパを有しないため抵抗体薄膜５の成膜時にカバレッジ特性が悪いと、簡単にコンタクト抵抗が増大しやすい。
つまり、この場合、特にプラズマ処理による酸化膜の除去効果が、配線側面ではほとんど期待できない。これは、Ａｒによるエッチングが反応によるエッチングではなく、イオン衝突によるスパッタリングによるためである。
【００７９】
イオン衝突によるスパッタリングを促すような方法では、反応性イオンエッチング（ＲＩＥ）や二周波方式の様なバイアスによりイオンを入射する方式を選択する必要がある。
バイアスによるイオン入射の場合、イオン入射方向は負のバイアスがかかる方、この場合、ウェーハ側に垂直に引き寄せられるため、垂直に加工されたパターンの側面へのイオン入射がほとんどされず、これにより側面の酸化膜は除去できない。
【００８０】
また、仮にＡｒをＣｌ２などの反応性のあるガスに変更した場合、酸化物の除去と同時に配線もエッチングされてしまい、ボイドの原因などになりかねないことから反応性ガスによるエッチングは採用できない。
【００８１】
図５（Ｃ）では、テーパを持たせてカバレッジ特性を改善すると、上述した他の様々な悪影響があるため、いっそのこと、カバレッジ特性が悪いことを利用して、側面下部だけでコンタクトをとるものである。
つまり、この構造では、図５（Ｃ）のように電極配線３の側面上部で抵抗体薄膜５がほぼ断線しているが、それでも側壁下部でコンタクトがとれればよいとする。
【００８２】
配線の自然酸化膜が十分取れるか、最初から酸化しない材料なら、この小面積でのコンタクトでもよい場合があることは否定できない。しかしながら、この構造は、少しでも酸化していると、コンタクト面積が小さいことが災いして、急激にコンタクト抵抗が増大する不利益をもたらすため、確実なコンタクトを安定性よくとることは不可能である。
【００８３】
本実施形態に関わる薄膜抵抗素子とその製法では、以上の比較例の不利益を解消し、以下の利益が得られる。
【００８４】
第１に、電極配線３の側面で、酸化されにくい側壁導電膜３ｓが形成されているため、電極配線のコア配線部３ｃの側面が多少酸化されていても、その酸化の影響を受けにくいため、安定して低い抵抗のコンタクトが実現できる。
【００８５】
第２に、電極配線３の側面と上面を抵抗体薄膜で覆うことにより、電極配線３の上面と側面がすべて抵抗体薄膜５と接続されるため、低抵抗で安定したコンタクト抵抗を得ることができる。
【００８６】
第３に、コンタクト開孔部を必要とせず、配線と共通化できることからトータル工程数の削減が可能となる。また、上下に反応防止や反射防止のための導電膜を有する一般の配線としても通用する構造であるため、同じ階層の素子接続用の配線を同時形成するので、この意味でもコストが削減できる。
【００８７】
第４に、電極配線と交差して抵抗体薄膜５が、電極配線の上面と両側面の３面接触となっている。３面接触では、ｘ方向やｙ方向に合わせずれが多少あっても、接触面積が殆んど変動しない。一方、回転ずれがあると接触面積は変動するが、回転ずれによる接触面積の変動は軽微である。
そのため、微細配線を利用して高精度な薄膜抵抗素子を形成することが可能となる。
【００８８】
但し、この３面接触は必須の要件ではなく、配線が太い場合は、微細配線であっても、この部分だけ太くするなどの工夫により、片側の側面と上面（幅全域または幅の一部）との２面接触でもよい。
【符号の説明】
【００８９】
１…薄膜抵抗素子、２…絶縁膜、３,３Ａ,３Ｂ…電極配線、５…抵抗体薄膜、６…保護絶縁膜、７…層間絶縁膜、８…配線層、９…コンタクト、１００…半導体デバイス。
【特許請求の範囲】
【請求項１】
主配線部と、当該主配線部より酸化されにくい導電材料で主配線部の側面に形成されている導電膜と、をそれぞれ有し、互いに離間する２つの電極配線と、
前記２つの電極配線の各々に対して、前記導電膜を介して前記主配線部と電気的に接続している抵抗体薄膜と、
を有する薄膜抵抗素子。
【請求項２】
前記２つの電極配線の各々は、
前記主配線部と、
前記主配線部の少なくとも両側面を覆い、前記主配線部より酸化されにくい導電材料の前記導電膜と、
を有し、
前記抵抗体薄膜の両端部の各々が、対応する配線層と交差し、前記主配線部の両側面の前記導電膜に接触している
請求項１に記載の薄膜抵抗素子。
【請求項３】
前記主配線部の上面が前記導電膜で被膜され、
前記抵抗体薄膜は、前記主配線部の両側面と上面の３面で前記導電膜に接触している
請求項２に記載の薄膜抵抗素子。
【請求項４】
前記主配線部の上面の導電膜が、当該主配線部がシリコンと反応することや反射を防止するために主配線部の上下に形成された積層配線膜の一部である
請求項３に記載の薄膜抵抗素子。
【請求項５】
絶縁膜上に、それぞれがコア配線部を含む２つの電極配線を互いに離間して形成する第１ステップと、
前記２つの電極配線に対し、前記コア配線部の露出した両側面を被覆するように、前記コア配線部より酸化されにくい材料の導電膜を成膜し、当該導電膜を加工して、前記２つの電極配線のそれぞれに対し、少なくとも両側面に前記導電膜を残す第２ステップと、
異なる電極配線の２つの側面であって互いに近い側の２つの側面で前記導電膜に接触するように、前記２つの電極配線に両端部が重なる抵抗体薄膜を形成する第３ステップと、
を含む
薄膜抵抗素子の製造方法。
【請求項６】
前記第２ステップでは、前記第１ステップで形成された前記２つの電極配線の表面を覆うように前記導電膜を成膜し、当該導電膜を異方性エッチングでエッチバックすることによって、各配線層の両側面に前記導電膜を残存させる
請求項５に記載の薄膜抵抗素子の製造方法。
【請求項７】
前記第１ステップでは、コア配線部と、その上面に積層された上部導電膜とを各々が有する前記２つの電極配線を形成する
請求項６に記載の薄膜抵抗素子の製造方法。
【請求項８】
前記上部導電膜を、前記導電膜と同じ材料から形成する
請求項７に記載の薄膜抵抗素子の製造方法。
【請求項９】
前記上部導電膜は、前記コア配線部がシリコンと反応することや反射を防止するためにコア配線部の上下に形成された積層配線膜の一部である
請求項８に記載の薄膜抵抗素子の製造方法。
【請求項１０】
前記第３ステップでは、前記抵抗体薄膜となる金属薄膜を成膜し、当該金属薄膜を、パターンの両端部がそれぞれ配線層と交差して重なる形状に加工する
請求項９に記載の薄膜抵抗素子の製造方法。
【請求項１１】
前記第３ステップでは、前記抵抗体薄膜となる金属薄膜を成膜し、当該金属薄膜を、パターンの両端部がそれぞれ配線層と交差して重なる形状に加工する
請求項５に記載の薄膜抵抗素子の製造方法。
【請求項１】
主配線部と、当該主配線部より酸化されにくい導電材料で主配線部の側面に形成されている導電膜と、をそれぞれ有し、互いに離間する２つの電極配線と、
前記２つの電極配線の各々に対して、前記導電膜を介して前記主配線部と電気的に接続している抵抗体薄膜と、
を有する薄膜抵抗素子。
【請求項２】
前記２つの電極配線の各々は、
前記主配線部と、
前記主配線部の少なくとも両側面を覆い、前記主配線部より酸化されにくい導電材料の前記導電膜と、
を有し、
前記抵抗体薄膜の両端部の各々が、対応する配線層と交差し、前記主配線部の両側面の前記導電膜に接触している
請求項１に記載の薄膜抵抗素子。
【請求項３】
前記主配線部の上面が前記導電膜で被膜され、
前記抵抗体薄膜は、前記主配線部の両側面と上面の３面で前記導電膜に接触している
請求項２に記載の薄膜抵抗素子。
【請求項４】
前記主配線部の上面の導電膜が、当該主配線部がシリコンと反応することや反射を防止するために主配線部の上下に形成された積層配線膜の一部である
請求項３に記載の薄膜抵抗素子。
【請求項５】
絶縁膜上に、それぞれがコア配線部を含む２つの電極配線を互いに離間して形成する第１ステップと、
前記２つの電極配線に対し、前記コア配線部の露出した両側面を被覆するように、前記コア配線部より酸化されにくい材料の導電膜を成膜し、当該導電膜を加工して、前記２つの電極配線のそれぞれに対し、少なくとも両側面に前記導電膜を残す第２ステップと、
異なる電極配線の２つの側面であって互いに近い側の２つの側面で前記導電膜に接触するように、前記２つの電極配線に両端部が重なる抵抗体薄膜を形成する第３ステップと、
を含む
薄膜抵抗素子の製造方法。
【請求項６】
前記第２ステップでは、前記第１ステップで形成された前記２つの電極配線の表面を覆うように前記導電膜を成膜し、当該導電膜を異方性エッチングでエッチバックすることによって、各配線層の両側面に前記導電膜を残存させる
請求項５に記載の薄膜抵抗素子の製造方法。
【請求項７】
前記第１ステップでは、コア配線部と、その上面に積層された上部導電膜とを各々が有する前記２つの電極配線を形成する
請求項６に記載の薄膜抵抗素子の製造方法。
【請求項８】
前記上部導電膜を、前記導電膜と同じ材料から形成する
請求項７に記載の薄膜抵抗素子の製造方法。
【請求項９】
前記上部導電膜は、前記コア配線部がシリコンと反応することや反射を防止するためにコア配線部の上下に形成された積層配線膜の一部である
請求項８に記載の薄膜抵抗素子の製造方法。
【請求項１０】
前記第３ステップでは、前記抵抗体薄膜となる金属薄膜を成膜し、当該金属薄膜を、パターンの両端部がそれぞれ配線層と交差して重なる形状に加工する
請求項９に記載の薄膜抵抗素子の製造方法。
【請求項１１】
前記第３ステップでは、前記抵抗体薄膜となる金属薄膜を成膜し、当該金属薄膜を、パターンの両端部がそれぞれ配線層と交差して重なる形状に加工する
請求項５に記載の薄膜抵抗素子の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１１−６６３１０（Ｐ２０１１−６６３１０Ａ）
【公開日】平成２３年３月３１日（２０１１．３．３１）
【国際特許分類】
【出願番号】特願２００９−２１７３９９（Ｐ２００９−２１７３９９）
【出願日】平成２１年９月１８日（２００９．９．１８）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２３年３月３１日（２０１１．３．３１）
【国際特許分類】
【出願日】平成２１年９月１８日（２００９．９．１８）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]