半導体装置およびその製造方法
【課題】積層した半導体デバイスの配線信頼性の向上を図ることを可能とする。
【解決手段】第１基板１２に第１半導体集積回路１３が形成され、その第１半導体集積回路１３上に形成された絶縁膜３１とその絶縁膜３１中に形成された複数層の配線３２からなる第１配線部３３の側周を囲む耐湿性を有する第１ガードリング１４を備えた第１半導体デバイス１１と、第２基板２２に第２半導体集積回路２３が形成され、その第２半導体集積回路２３上に形成された絶縁膜４１とその絶縁膜４１中に形成された複数層の配線４２からなる第２配線部４３の側周を囲む耐湿性を有する第２ガードリング２４を備えた第２半導体デバイス２１が、前記第１配線部３３と前記第２配線部４３とを対向させて積層されていて、第１半導体デバイス１１と第２半導体デバイス１２の接合面で第１ガードリング１４と第２ガードリング２４とが接合されている。
【解決手段】第１基板１２に第１半導体集積回路１３が形成され、その第１半導体集積回路１３上に形成された絶縁膜３１とその絶縁膜３１中に形成された複数層の配線３２からなる第１配線部３３の側周を囲む耐湿性を有する第１ガードリング１４を備えた第１半導体デバイス１１と、第２基板２２に第２半導体集積回路２３が形成され、その第２半導体集積回路２３上に形成された絶縁膜４１とその絶縁膜４１中に形成された複数層の配線４２からなる第２配線部４３の側周を囲む耐湿性を有する第２ガードリング２４を備えた第２半導体デバイス２１が、前記第１配線部３３と前記第２配線部４３とを対向させて積層されていて、第１半導体デバイス１１と第２半導体デバイス１２の接合面で第１ガードリング１４と第２ガードリング２４とが接合されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
最近の半導体装置の微細化傾向は、さらなる微細化によるマスク工程の高集積化を目指した「ｍｏｒｅ Ｍｏｏｒｅ」が減速してきている。それに代わって、垂直方向に素子を積み上げ、その素子間を３次元的に配線で接続することで、素子間の抵抗や容量を低減できる「ｂｅｙｏｎｄ Ｍｏｏｒｅ」が注目を集めている。３次元方向への積層は、ウエハレベルでのパッケージ技術開発が加わることで、低コスト化も可能となる。
【０００３】
例えば、３次元配線の例としては、シリコン基板を用いたウエハプロセスの最初に、シリコン基板表面から埋め込み配線（タングステン（Ｗ）や、ポリシリコン等）を形成しておく。そしてウエハプロセスが終了した後に、シリコン基板を裏面研削して埋め込み配線を露出させ、バンプを形成する。そして、同様に作製した他方のウエハとバンプ同士を接合させて貼り合わせ、ウエハ間での電気的導通を取る手法（例えば、特許文献１参照。）がある。
【０００４】
また、図７に示すように、半導体デバイス１０１と半導体デバイス１０２とを張り合わせた後に、各々のウエハ間にあらかじめ埋め込んでおいた導電性のパッド部１１１に接触または貫通するように孔１２１をあけ、その孔１２１を導電性材料１２２で埋め込むことで導通を取る手法（例えば、非特許文献１参照。）等がある。
【０００５】
しかし、３次元方向にウエハ（例えば半導体デバイス１０１，１０２）を積み上げる際、従来のウエハプロセスにおいて使用されていたチップ間の吸湿防止シール（ガードリング１３１、１３２）がデバイス間または接合面で分離してしまう。その結果、分離した部分の界面部から侵入した水分や大気成分が配線箇所に拡散し、配線１４１、１４２等に酸化および腐食を発生させる危険がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１１−２６１０００号公報
【非特許文献】
【０００７】
【非特許文献１】“A 4-Side Tileable Illuminated 3D-Integrated Mpixcel CMOS Image Sensor” 2009 IEEE International Solid-State Circuit Conference （２００９）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
解決しようとする問題点は、３次元方向に半導体デバイスを積み上げた場合に、各半導体デバイスのチップ間の吸湿を防止するガードリングが接合面で分離してしまうため、その接合界面部から侵入した水分や大気成分が半導体デバイスの配線等を酸化、腐食する点である。
【０００９】
本発明は、３次元方向に半導体デバイスを積み上げた場合に、各半導体デバイスのチップ間の吸湿を防止するガードリングを接合面で接合して、接合面から水分や大気成分がチップ内に侵入することを防止する。
【課題を解決するための手段】
【００１０】
本発明の半導体装置は、第１基板に第１半導体集積回路が形成され、その第１半導体集積回路の側周を囲む耐湿性を有する第１ガードリングを備えた第１半導体デバイスと、
第２基板に第２半導体集積回路が形成され、その第２半導体集積回路の側周を囲む耐湿性を有する第２ガードリングを備えた第２半導体デバイスが積層されていて、
前記第１半導体デバイスと前記第２半導体デバイスの接合面で前記第１ガードリングと前記第２ガードリングとが接合されている。
【００１１】
本発明の半導体装置では、第１半導体デバイスと第２半導体デバイスの接合面で第１ガードリングと第２ガードリングとが接合されているから、第１半導体デバイスと第２半導体デバイスとの接合面から侵入した水分や大気成分（主として酸素等の酸化成分）は、第１配線部や第２配線部内に侵入することがない。このため、第１配線部の配線や第２配線部の配線が酸化、腐食を受けることがない。
【００１２】
本発明の半導体装置の製造方法は、第１基板に第１半導体集積回路が形成され、その第１半導体集積回路上に形成された絶縁膜とその絶縁膜中に形成された複数層の配線からなる第１配線部を備えた第１半導体デバイスと、第２基板に第２半導体集積回路が形成され、その第２半導体集積回路上に形成された絶縁膜とその絶縁膜中に形成された複数層の配線からなる第２配線部を備えた第２半導体デバイスを、前記第１配線部と前記第２配線部とを対向させて積層する工程と、前記第１基板に前記第１配線部の側周を囲む耐湿性を有する第１ガードリングを前記第２ガードリングに接合させて形成する工程を備えている。
【００１３】
本発明の半導体装置の製造方法は、第１基板に第１半導体集積回路が形成され、その第１半導体集積回路上に形成された絶縁膜とその絶縁膜中に形成された複数層の配線からなる第１配線部の側周に耐湿性を有する第１ガードリングを備えた第１半導体デバイスと、第２基板に第２半導体集積回路が形成され、その第２半導体集積回路上に形成された絶縁膜とその絶縁膜中に形成された複数層の配線からなる第２配線部を備えた第２半導体デバイスを、前記第１配線部と前記第２配線部とを対向させて積層する工程と、前記第２基板に前記第２半導体集積回路の側周を囲む耐湿性を有する第２ガードリングを前記第１ガードリングに接合させて形成する工程を備えている。
【００１４】
本発明の半導体装置の製造方法では、第１半導体デバイスと第２半導体デバイスの接合面で第１ガードリングと第２ガードリングとが接合されることから、第１半導体デバイスと第２半導体デバイスとの接合面から侵入した水分や大気成分（主として酸素等の酸化成分）は、第１配線部や第２配線部内に侵入することがない。このため、第１配線部の配線や第２配線部の配線が酸化、腐食を受けることがない。
【発明の効果】
【００１５】
本発明の半導体装置は、第１ガードリングと第２ガードリングがデバイス接合面で接合されているため、第１半導体集積回路の配線や第２半導体集積回路の配線が酸化、腐食を受けることがないので、配線の信頼性の向上が図れる。
【００１６】
本発明の半導体装置の製造方法は、第１ガードリングと第２ガードリングがデバイス接合面で接合されるため、第１半導体集積回路の配線や第２半導体集積回路の配線が酸化、腐食を受けることがないので、配線の信頼性の向上が図れる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１実施の形態に係る半導体装置の構成の第１例を示した概略構成断面図およびガードリング部の平面レイアウト図である。
【図２】本発明の第１実施の形態に係る半導体装置の構成の第２例を示した概略構成断面図である。
【図３】本発明の第２実施の形態に係る半導体装置の製造方法の第１例を示した製造工程断面図である。
【図４】本発明の第２実施の形態に係る半導体装置の製造方法の第１例を示した製造工程断面図である。
【図５】本発明の第２実施の形態に係る半導体装置の製造方法の第２例を示した製造工程断面図である。
【図６】本発明の第２実施の形態に係る半導体装置の製造方法の第２例を示した製造工程断面図である。
【図７】従来例の半導体装置の構成の一例を示した概略構成断面図である。
【発明を実施するための形態】
【００１８】
以下、発明を実施するための形態（以下、実施の形態とする）について説明する。
【００１９】
＜１．第１の実施の形態＞
［半導体装置の構成の第１例］
本発明の第１実施の形態に係る半導体装置の構成の第１例を、図１の概略構成断面図およびガードリング部の平面レイアウト図によって説明する。図１（１）に概略構成断面図を示し、（２）にガードリング部の平面レイアウト図を示す。
【００２０】
図１に示すように、第１半導体デバイス１１は、第１基板１２に第１半導体集積回路１３が形成されている。上記第１半導体集積回路１３上には、絶縁膜３１とその絶縁膜３１中に形成された複数層の配線３２からなる第１配線部３３を有し、その第１配線部３３の側周を囲む耐湿性を有する第１ガードリング１４が上記絶縁膜３１に形成されている。
【００２１】
一方、第２半導体デバイス２１は、第２基板２２に第２半導体集積回路２３が形成されている。上記第２半導体集積回路２３上には、絶縁膜４１とその絶縁膜４１中に形成された複数層の配線４２からなる第２配線部４３を有し、その第２配線部４３の側周を囲む耐湿性を有する第２ガードリング２４が上記絶縁膜４１に形成されている。
そして、上記第１半導体デバイス１１と上記第２半導体デバイス２１が接合された積層されている。
【００２２】
上記第１半導体デバイス１１と上記第２半導体デバイス２１の接合面では上記第１ガードリング１４と上記第２ガードリング２４とが接合されている。
【００２３】
例えば、上記記第１半導体デバイス１１と上記第２半導体デバイス２１との接合は、接着剤５１で成されている。
または、図示していないが、上記第１半導体デバイス１１の接合面は第１酸化シリコン膜で形成され、上記第２半導体デバイス２１の接合面は第２酸化シリコン膜で形成され、上記第１半導体デバイス１１と上記第２半導体デバイス２１との接合は、上記第１、第２酸化シリコン膜同士の接合で成されていてもよい。
【００２４】
上記第１ガードリング１４と上記第２ガードリング２４は、詳細を図示はしていないが、以下のような構成となっている。
例えば、上記第１ガードリング１４は、上記第１基板１２、上記絶縁膜３１等を貫通する貫通溝１５の側面に形成された側壁絶縁膜（図示せず）を介して埋め込まれた、アルミニウム、銅、タングステン、チタン、タンタル、窒化チタン、窒化タンタル、ポリシリコン、もしくはそれらの積層構造や、またはアルミニウム、銅、タングステン、チタン、タンタルのいずれか１種以上を主成分とした合金等の耐湿性材料１７で形成されている。
したがって、上記第１ガードリング１４は、水分や大気成分（主として酸素（Ｏ）等の酸化成分）を通すことはない。
【００２５】
また、上記第２ガードリング２４は、少なくとも上記絶縁膜４１を貫通する貫通溝２５の側面に形成された側壁絶縁膜を介して埋め込まれた、アルミニウム、銅、タングステン、チタン、タンタル、窒化チタン、窒化タンタル、ポリシリコン、もしくはそれらの積層構造や、またはアルミニウム、銅、タングステン、チタン、タンタルのいずれか１種以上を主成分とした合金等の耐湿性材料２７で形成されている。
したがって、上記第２ガードリング２４は、水分や大気成分（主として酸素（Ｏ）等の酸化成分）を通すことはない。
【００２６】
なお、上記第１ガードリング１４、第２ガードリング２４は、複数の溝をつなぎ合わせて形成した貫通溝１５（２５）内に上記耐湿性材料１７（２７）を埋め込んで形成したものであってもよい。
【００２７】
また、上記第１ガードリング１４、第２ガードリング２４ともに、その幅は、数百ｎｍから数μｍとする。例えば、２００ｎｍ〜４μｍ程度とする。上記のガードリング材料であれば、２００ｎｍ以上の厚さがあれば、十分な耐湿性が得られる。また、ガードリングが厚くなれば、接合幅も広くなり、耐湿性の点で有利になるが、４μｍを超えるような厚さは必要なく、チップ面積の増大になる。
【００２８】
したがって、上記半導体装置１では、第１半導体デバイス１１と第２半導体デバイス２１の接合面で、第１ガードリング１４と第２ガードリング２４とが接合されている。このため、第１半導体デバイス１１と第２半導体デバイス２１との接合面から侵入した水分や大気成分（主として酸素等の酸化成分）は、第１配線部３３や第２配線部４３内に侵入することがない。すなわち、接合界面での水分や大気成分の侵入が防止される。このため、第１配線部３３の配線３２や第２配線部４３の配線４２が酸化、腐食を受けることがない。
よって、配線の信頼性の向上が図れる。
【００２９】
なお、図面では、第１ガードリング１４、第２ガードリング２４ともに、それぞれ、第１半導体集積回路１３、第２半導体集積回路２３の側周を三重に囲むように形成されているが、その数は、一重もしくは二重であっても、三重よりも多くてもかまわない。しかし、ガードリング数が多くなると、チップ面積の増大になるので、三重以下に形成されることが好ましい。
【００３０】
また、第１配線部３３の配線３２と第２配線部４３の配線４２との電気的接続は、プラグ２８によって成されている。このプラグ２８は、上記第１、第２ガードリング１４、２４と同様な構成を有する。
【００３１】
［半導体装置の構成の第２例］
本発明の第１実施の形態に係る半導体装置の構成の第２例を、図２の概略構成断面図によって説明する。
【００３２】
図２に示すように、第１半導体デバイス１１は、第１基板１２に第１半導体集積回路１３が形成されている。上記第１半導体集積回路１３上には、絶縁膜３１とその絶縁膜３１中に形成された複数層の配線３２からなる第１配線部３３を有し、その第１配線部３３の側周を囲む耐湿性を有する第１ガードリング１４が上記絶縁膜３１に形成されている。
【００３３】
一方、第２半導体デバイス２１は、第２基板２２に第２半導体集積回路２３が形成されている。上記第２半導体集積回路２３上に形成された絶縁膜４１とその絶縁膜４１中に形成された複数層の配線４２からなる第２配線部４３を有し、その第２配線部４３の側周を囲む耐湿性を有する第２ガードリング２４が上記絶縁膜４１に形成されている。
そして、上記第１半導体デバイス１１と上記第２半導体デバイス２１が接合された積層されている。
【００３４】
上記第１半導体デバイス１１と上記第２半導体デバイス２１の接合面では上記第１ガードリング１４と上記第２ガードリング２４とが、例えば第２ガードリング２４に形成されたバンプ２９Ａを介して接合されている。もちろん、バンプ２９Ａは、第１ガードリング１４側に形成されていてもよく、第１ガードリング１４と第２ガードリング２４の両方に形成されていてもよい。
上記バンプ２９Ａは、例えば、スズ、銅、金、もしくはそれらを主成分とした合金で形成されている。
【００３５】
例えば、上記記第１半導体デバイス１１と上記第２半導体デバイス２１との接合は、接着剤５１で成されている。
または、図示していないが、上記第１半導体デバイス１１の接合面は第１酸化シリコン膜で形成され、上記第２半導体デバイス２１の接合面は第２酸化シリコン膜で形成され、上記第１半導体デバイス１１と上記第２半導体デバイス２１との接合は、上記第１、第２酸化シリコン膜同士の接合で成されていてもよい。
【００３６】
上記第１ガードリング１４と上記第２ガードリング２４は、詳細を図示はしていないが、以下のような構成となっている。
例えば、上記第１ガードリング１４は、少なくとも絶縁膜３１を貫通する貫通溝１５の側面に形成された側壁絶縁膜（図示せず）を介して埋め込まれた、アルミニウム、銅、タングステン、チタン、タンタル、窒化チタン、窒化タンタル、ポリシリコン、もしくはそれらの積層構造や、またはアルミニウム、銅、タングステン、チタン、タンタルのいずれか１種以上を主成分とした合金等の耐湿性材料１７で形成されている。
したがって、上記第１ガードリング１４は、水分や大気成分（主として酸素（Ｏ）等の酸化成分）を通すことはない。
【００３７】
また、上記第２ガードリング２４は、少なくとも絶縁膜４１を貫通する貫通溝２５の側面に形成された絶縁膜を介して埋め込まれた、アルミニウム、銅、タングステン、チタン、タンタル、窒化チタン、窒化タンタル、ポリシリコン、もしくはそれらの積層構造や、またはアルミニウム、銅、タングステン、チタン、タンタルのいずれか１種以上を主成分とした合金等の耐湿性材料２７で形成されている。
したがって、上記第２ガードリング２４は、水分や大気成分（主として酸素（Ｏ）等の酸化成分）を通すことはない。
【００３８】
なお、上記第１ガードリング１４、第２ガードリング２４は、複数の溝をつなぎ合わせて形成した貫通溝１５（２５）内に上記耐湿性材料１７（２７）を埋め込んで形成したものであってもよい。
【００３９】
また、上記第１ガードリング１４、第２ガードリング２４ともに、その幅は、数百ｎｍから数μｍとする。例えば、２００ｎｍ〜４μｍ程度とする。上記のガードリング材料であれば、２００ｎｍ以上の厚さがあれば、十分な耐湿性が得られる。また、ガードリングが厚くなれば、接合幅も広くなり、耐湿性の点で有利になるが、４μｍを超えるような厚さは必要なく、チップ面積の増大になる。
【００４０】
したがって、上記半導体装置２では、第１半導体デバイス１１と第２半導体デバイス２１の接合面で、第１ガードリング１４と第２ガードリング２４とがバンプ２９を介して接合されているから、第１半導体デバイス１１と第２半導体デバイス２１との接合面から侵入した水分や大気成分（主として酸素等の酸化成分）は、第１配線部１３や第２配線部２３内に侵入することがない。すなわち、接合界面での水分や大気成分の侵入が防止される。このため、第１配線部３３の配線３２や第２配線部４３の配線４２が酸化、腐食を受けることがない。
よって、配線の信頼性の向上が図れる。
【００４１】
なお、図面では、第１ガードリング１４、第２ガードリング２４ともに、それぞれ、第１半導体集積回路１３、第２半導体集積回路２３の側周を三重に囲むように形成されているが、その数は、一重もしくは二重であっても、三重よりも多くてもかまわない。しかし、ガードリング数が多くなると、チップ面積の増大になるので、三重以下に形成されることが好ましい。
【００４２】
また、第１配線部３３の配線３２と第２配線部４３の配線４２との電気的接続は、バンプ２９Ｂによって成されている。このバンプ２９Ｂは上記バンプ２９Ａと同様な材料で形成されている。
【００４３】
＜２．第２の実施の形態＞
［半導体装置の製造方法の第１例］
本発明の第２実施の形態に係る半導体装置の製造方法の第１例を、図３〜図４の製造工程断面図によって説明する。
【００４４】
図３（１）に示すように、第１半導体デバイス１１は、第１基板１２に第１半導体集積回路１３が形成されている。上記第１半導体集積回路１３上には、絶縁膜３１とその絶縁膜３１中に形成された複数層の配線３２からなる第１配線部３３を有している。
【００４５】
一方、第２半導体デバイス２１は、第２基板２２に第２半導体集積回路２３が形成されている。上記第２半導体集積回路２３上には、絶縁膜４１とその絶縁膜４１中に形成された複数層の配線４２からなる第２配線部４３を有し、その第２配線部４３の側周を囲む耐湿性を有する第２ガードリング２４が上記絶縁膜４１に形成されている。
上記第１半導体デバイス１１と上記第２半導体デバイス２１を、例えば接着剤５１で貼り合わせる。もしくは、図示はしていないが、上記絶縁膜３１の接合面に形成された酸化シリコン膜と、絶縁膜４１の接合面に形成された酸化シリコン（ＳｉＯ2）膜とをプラズマ接合等により貼り合わせる。
【００４６】
次に、図３（２）に示すように、例えば第１基板１２の裏面側（素子、配線等が形成されていない側）を裏面研削（ＢＧＲ）や化学的機械研磨（ＣＭＰ）を使用し、研削もしくは研磨して、第１基板１２を薄くする。
【００４７】
次に、図４（３）に示すように、ドライエッチング等により、上記第１基板１２から上記絶縁膜３１を貫通する貫通溝１５を形成する。
次に、例えば化学気相成長（ＣＶＤ）法によって、上記貫通溝１５の内面に第１基板１２のシリコン（Ｓｉ）との絶縁を確保する側壁絶縁膜（図示せず）を形成する。
その際、貫通溝１５底部に形成された側壁絶縁膜は、異方性の強い、例えば電子ビーム（ＥＢ）加工や、異方性エッチングによって除去する。
その後、上記貫通溝１５の内部を銅（Ｃｕ）、タングステン（Ｗ）等の耐湿性材料１７で埋め込む。そして、化学的機械研磨（ＣＭＰ）等で余分な耐湿性材料１７を取り除く。
この結果、貫通溝１５内の側壁に側壁絶縁膜を介して耐湿性材料１７が埋め込まれてなる第１ガードリング１４が形成される。
上記耐湿性材料１７は、上記第２ガードリング２４を構成する耐湿性材料２７も同様であり、アルミニウム、銅、タングステン、チタン、タンタル、窒化チタン、窒化タンタル、ポリシリコン、もしくはそれらの積層構造や、またはアルミニウム、銅、タングステン、チタン、タンタルのいずれか１種以上を主成分とした合金等で形成される。
【００４８】
また、上記第１ガードリング１４を形成するとき、同時に、第１配線部１３、第２配線部４３の配線３２、配線４２に接続するプラグ２８を形成することはできる。図面では、配線３２に接続するプラグ２８を示した。
【００４９】
次に、図４（４）に示すように、例えば、第１基板１２上に層間絶縁膜６１を成膜して第１基板１２のシリコン（Ｓｉ）部分との絶縁を確保する。その後、層間絶縁膜６１の所定の位置に配線３２に接続されたプラグ２８に達する開口部６２を形成し、この開口部６２を通じて配線３２に接続されるパッド電極６３を形成する。このパッド電極６３は、例えばアルミニウムもしくはアルミニウム合金で形成される。もちろん、上記パッド電極６３は、アルミニウム以外の導電性材料で形成されてもよい。
【００５０】
また、上記貫通溝１５、貫通溝２５は、その幅が、例えば数百ｎｍから数μｍとなるように形成される。例えば、ガードリング材料が２００ｎｍ〜４μｍの幅で埋め込まれるように、側壁絶縁膜の膜厚を考慮して形成される。例えば、側壁絶縁膜の膜厚は、電気的絶縁性は確保されればよいので、例えば酸化シリコン膜の場合、２０ｎｍ以上とする。また上記のガードリング材料であれば、２００ｎｍ以上の幅があれば、十分な耐湿性が得られる。また、ガードリングが厚くなれば、接合幅も広くなり、耐湿性の点で有利になるが、４μｍを超えるような厚さは必要なく、チップ面積の増大になる。
【００５１】
したがって、上記半導体装置の製造方法では、第１半導体デバイス１１と第２半導体デバイス２１の接合面で、第１ガードリング１４と第２ガードリング２４とが接合されることから、第１半導体デバイス１１と第２半導体デバイス２１との接合面から侵入した水分や大気成分（主として酸素等の酸化成分）は、第１配線部３３や第２配線部４３内に侵入することがない。このため、第１配線部３３の配線３２や第２配線部４３の配線４２が酸化、腐食を受けることがない。
よって、配線の信頼性の向上が図れる。
【００５２】
なお、図面では、第１ガードリング１４、第２ガードリング２４ともに、それぞれ、第１半導体集積回路１３、第２半導体集積回路２３の側周を三重に囲むように形成されているが、その数は、一重もしくは二重であっても、三重よりも多くてもかまわない。しかし、ガードリング数が多くなると、チップ面積の増大になるので、三重以下に形成されることが好ましい。
【００５３】
［半導体装置の製造方法の第２例］
本発明の第２実施の形態に係る半導体装置の製造方法の第２例を、図５〜図６の製造工程断面図によって説明する。
【００５４】
図５（１）に示すように、第１半導体デバイス１１は、第１基板１２に第１半導体集積回路１３が形成されている。上記第１半導体集積回路１３上には、絶縁膜３１とその絶縁膜３１中に形成された複数層の配線３２からなる第１配線部３３を有し、その第１配線部３３の側周を囲む耐湿性を有する第１ガードリング１４が上記絶縁膜３１に形成されている。
上記第１ガードリング１４の接合部には、接合用パッド１４Ｐが形成されていることが好ましい。
【００５５】
一方、第２半導体デバイス２１は、第２基板２２に第２半導体集積回路２３が形成されている。上記第２半導体集積回路２３上には、絶縁膜４１とその絶縁膜４１中に形成された複数層の配線４２からなる第２配線部４３を有し、その第２配線部４３の側周を囲む耐湿性を有する第２ガードリング２４が上記絶縁膜４１に形成されている。
上記第２ガードリング２４の接合部には、接合用パッド２４Ｐ（上記バンプ２９Ａに対応）が形成されていることが好ましい。
【００５６】
そして、上記第１半導体デバイス１１と上記第２半導体デバイス２１を、例えば接着剤５１で貼り合わせる。もしくは、図示はしていないが、上記絶縁膜３１の接合面に形成された酸化シリコン膜と、絶縁膜４１の接合面に形成された酸化シリコン（ＳｉＯ2）膜とをプラズマ接合等により貼り合わせる。
【００５７】
このとき、上記第１ガードリング１４の接合用パッド１４Ｐと上記第２ガードリング２４の接合用パッド２４Ｐとが接合される。なお、上記接着剤５１を用いて説明する場合、上記接着剤５１が接合用パッド１４Ｐ表面、接合用パッド２４Ｐ表面に被着されないようにしている。例えば、接合用パッド１４Ｐ表面および接合用パッド２４Ｐ表面以外の領域に接着剤５１を形成して貼り合わせてもよい。その際、接着剤５１の被着は、第１半導体デバイス１１側でも第２半導体デバイス２１側でも、その両方でもよい。または例えば、接合用パッド１４Ｐ表面と接合用パッド２４Ｐ表面を接合した後、隙間に接着剤５１を充填してもよい。
【００５８】
次に、図５（２）に示すように、例えば第１基板１２の裏面側（素子、配線等が形成されていない側）を裏面研削（ＢＧＲ）や化学的機械研磨（ＣＭＰ）を使用し、研削もしくは研磨して、第１基板１２を薄くする。
【００５９】
次に、図６（３）に示すように、ドライエッチング等により、上記第１基板１２から上記絶縁膜３１を貫通して第１配線部３３の配線３２の一部に達する貫通孔３５を形成する。
次に、例えば化学気相成長（ＣＶＤ）法によって、上記貫通孔３５の内面に第１基板１２のシリコン（Ｓｉ）との絶縁を確保する側壁絶縁膜（図示せず）を形成する。
その際、貫通孔３５底部に形成された側壁絶縁膜は、異方性の強い、例えば電子ビーム（ＥＢ）加工や、異方性エッチングによって除去する。
その後、上記貫通孔３５の内部を銅（Ｃｕ）、タングステン（Ｗ）等の導電性材料３７で埋め込む。そして、化学的機械研磨（ＣＭＰ）等で余分な導電性材料３７を取り除く。
この結果、貫通孔３５内の側壁に側壁絶縁膜を介して導電性材料３７が埋め込まれてなるプラグ３８が形成される。
上記導電性材料３７は、上記耐湿性材料１７と同様であり、アルミニウム、銅、タングステン、チタン、タンタル、窒化チタン、窒化タンタル、ポリシリコン、もしくはそれらの積層構造や、またはアルミニウム、銅、タングステン、チタン、タンタルのいずれか１種以上を主成分とした合金等で形成される。
【００６０】
次に、図６（４）に示すように、例えば、第１基板１２上に層間絶縁膜６１を成膜して第１基板１２のシリコン（Ｓｉ）部分との絶縁を確保する。その後、層間絶縁膜６１の所定の位置に配線３２に接続されたプラグ３８に達する開口部６２を形成し、この開口部６２を通じて配線３２に接続されるパッド電極６３を形成する。このパッド電極６３は、例えばアルミニウムもしくはアルミニウム合金で形成される。もちろん、上記パッド電極６３は、アルミニウム以外の導電性材料で形成されてもよい。
【００６１】
また、上記貫通溝１５、貫通溝２５は、その幅が、例えば数百ｎｍから数μｍとなるように形成される。例えば、ガードリング材料が２００ｎｍ〜４μｍの幅で埋め込まれるように、側壁絶縁膜の膜厚を考慮して形成される。例えば、側壁絶縁膜の膜厚は、電気的絶縁性は確保されればよいので、例えば酸化シリコン膜の場合、２０ｎｍ以上とする。また上記のガードリング材料であれば、２００ｎｍ以上の幅があれば、十分な耐湿性が得られる。また、ガードリングが厚くなれば、接合幅も広くなり、耐湿性の点で有利になるが、４μｍを超えるような厚さは必要なく、チップ面積の増大になる。
【００６２】
したがって、上記半導体装置の製造方法（第２例）では、第１半導体デバイス１１と第２半導体デバイス２１の接合面で、第１ガードリング１４と第２ガードリング２４とが接合されることから、第１半導体デバイス１１と第２半導体デバイス２１との接合面から侵入した水分や大気成分（主として酸素等の酸化成分）は、第１配線部３３や第２配線部４３内に侵入することがない。このため、第１配線部３３の配線３２や第２配線部４３の配線４２が酸化、腐食を受けることがない。
よって、配線の信頼性の向上が図れる。
【００６３】
なお、図面では、第１ガードリング１４、第２ガードリング２４ともに、それぞれ、第１半導体集積回路１３、第２半導体集積回路２３の側周を三重に囲むように形成されているが、その数は、一重もしくは二重であっても、三重よりも多くてもかまわない。しかし、ガードリング数が多くなると、チップ面積の増大になるので、三重以下に形成されることが好ましい。
【００６４】
また、上記各製造方法において、貫通溝１５，２５、貫通孔３５等を形成するには、例えば、ドライエッチングを用いる。
【００６５】
シリコン（Ｓｉ）部分のドライエッチングでは、例えば、エッチングガスに、サルファーヘキサフルオライド（ＳＦ6）と、酸素（Ｏ2）を用いる。そのエッチング雰囲気の圧力を２４Ｐａ、ＲＦパワーを７００Ｗに設定される。エッチングガス流量は、サルファーヘキサフルオライド（ＳＦ6）を１００ｃｍ3／ｍｉｎ、酸素（Ｏ2）を８０ｃｍ3／ｍｉｎに設定される。さらに、基板温度を、トップ側を４０℃、サイド部分を４０℃、底部を３０℃に設定される。上記条件は一例であって、上記条件に限定されない。
【００６６】
上記絶縁膜３１、絶縁膜４１が酸化シリコン（ＳｉＯ2）である場合のエッチングでは、例えば、エッチングガスにオクタフルオロシクロブタン（Ｃ4Ｆ8）、酸素（Ｏ2）、アルゴン（Ａｒ）を用いる。そのエッチング雰囲気の圧力を５．３Ｐａ、ＲＦパワーを１５００Ｗ、バイアスパワーを７００Ｗに設定する。また、エッチングガス流量は、オクタフルオロシクロブタン（Ｃ4Ｆ8）を１６ｃｍ3／ｍｉｎ、酸素（Ｏ2）を１０ｃｍ3／ｍｉｎ、アルゴン（Ａｒ）を９００ｃｍ3／ｍｉｎに設定する。さらに基板温度を、トップ側を６０℃、サイド部分を６０℃、底部を２０℃に設定する。上記条件は一例であって、上記条件に限定されない。
【００６７】
上記絶縁膜３１、絶縁膜４１がベンゾシクロブテン（ＢＣＢ）である場合の上記絶縁膜３１、絶縁膜４１のドライエッチングでは、エッチングガスに、オクタフルオロシクロブタン（Ｃ4Ｆ8）、酸素（Ｏ2）、窒素（Ｎ2）を用いる。また、エッチング雰囲気の圧力を１３．３Ｐａ、ＲＦパワーを１５００Ｗ、バイアスパワーを７００Ｗに設定される。また、エッチングガス流量は、オクタフルオロシクロブタン（Ｃ4Ｆ8）を１０ｃｍ3／ｍｉｎ、酸素（Ｏ2）を５０ｃｍ3／ｍｉｎ、窒素（Ｎ2）を５００ｃｍ3／ｍｉｎに設定する。さらにエッチング雰囲気の温度を例えば２３℃（室温）に設定する。上記条件は一例であって、上記条件に限定されない。
【００６８】
また、プラズマ処理による第１半導体デバイス１１の酸化シリコン膜と第２半導体デバイス２１の酸化シリコン膜との接合に用いるプラズマ接合条件の一例として、プラズマパワーを２００Ｗ、プラズマ接合雰囲気の圧力を０．６７ｋＰａ、プロセスガスに窒素（Ｎ2）を用い、基板温度を２３℃（室温）とした。上記条件は一例であって、上記条件に限定されない。
【００６９】
また、接合時に行うアニールの条件としては、アニール温度を４００℃、アニール雰囲気の圧力を周囲圧力（例えば、大気圧）、プロセスガスに窒素（Ｎ2）を用い、アニール時間を１時間とした。また、ロード、アンロードにおける温度を４００℃に設定した。上記条件は一例であって、上記条件に限定されない。
なお、接合に係る圧着は、プラズマ処理後に重ね合わせてアニール処理するだけで貼り合わせが可能である。
【符号の説明】
【００７０】
１１…第１半導体デバイス、１２…第１基板、１３…第１半導体集積回路、１４…第１ガードリング、２１…第１半導体デバイス、２２…第２基板、２３…第２半導体集積回路、２４…第２ガードリング、３１…絶縁膜、３２…配線、３３…第１配線部、４１…絶縁膜、４２…配線、４３…第２配線部
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
最近の半導体装置の微細化傾向は、さらなる微細化によるマスク工程の高集積化を目指した「ｍｏｒｅ Ｍｏｏｒｅ」が減速してきている。それに代わって、垂直方向に素子を積み上げ、その素子間を３次元的に配線で接続することで、素子間の抵抗や容量を低減できる「ｂｅｙｏｎｄ Ｍｏｏｒｅ」が注目を集めている。３次元方向への積層は、ウエハレベルでのパッケージ技術開発が加わることで、低コスト化も可能となる。
【０００３】
例えば、３次元配線の例としては、シリコン基板を用いたウエハプロセスの最初に、シリコン基板表面から埋め込み配線（タングステン（Ｗ）や、ポリシリコン等）を形成しておく。そしてウエハプロセスが終了した後に、シリコン基板を裏面研削して埋め込み配線を露出させ、バンプを形成する。そして、同様に作製した他方のウエハとバンプ同士を接合させて貼り合わせ、ウエハ間での電気的導通を取る手法（例えば、特許文献１参照。）がある。
【０００４】
また、図７に示すように、半導体デバイス１０１と半導体デバイス１０２とを張り合わせた後に、各々のウエハ間にあらかじめ埋め込んでおいた導電性のパッド部１１１に接触または貫通するように孔１２１をあけ、その孔１２１を導電性材料１２２で埋め込むことで導通を取る手法（例えば、非特許文献１参照。）等がある。
【０００５】
しかし、３次元方向にウエハ（例えば半導体デバイス１０１，１０２）を積み上げる際、従来のウエハプロセスにおいて使用されていたチップ間の吸湿防止シール（ガードリング１３１、１３２）がデバイス間または接合面で分離してしまう。その結果、分離した部分の界面部から侵入した水分や大気成分が配線箇所に拡散し、配線１４１、１４２等に酸化および腐食を発生させる危険がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１１−２６１０００号公報
【非特許文献】
【０００７】
【非特許文献１】“A 4-Side Tileable Illuminated 3D-Integrated Mpixcel CMOS Image Sensor” 2009 IEEE International Solid-State Circuit Conference （２００９）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
解決しようとする問題点は、３次元方向に半導体デバイスを積み上げた場合に、各半導体デバイスのチップ間の吸湿を防止するガードリングが接合面で分離してしまうため、その接合界面部から侵入した水分や大気成分が半導体デバイスの配線等を酸化、腐食する点である。
【０００９】
本発明は、３次元方向に半導体デバイスを積み上げた場合に、各半導体デバイスのチップ間の吸湿を防止するガードリングを接合面で接合して、接合面から水分や大気成分がチップ内に侵入することを防止する。
【課題を解決するための手段】
【００１０】
本発明の半導体装置は、第１基板に第１半導体集積回路が形成され、その第１半導体集積回路の側周を囲む耐湿性を有する第１ガードリングを備えた第１半導体デバイスと、
第２基板に第２半導体集積回路が形成され、その第２半導体集積回路の側周を囲む耐湿性を有する第２ガードリングを備えた第２半導体デバイスが積層されていて、
前記第１半導体デバイスと前記第２半導体デバイスの接合面で前記第１ガードリングと前記第２ガードリングとが接合されている。
【００１１】
本発明の半導体装置では、第１半導体デバイスと第２半導体デバイスの接合面で第１ガードリングと第２ガードリングとが接合されているから、第１半導体デバイスと第２半導体デバイスとの接合面から侵入した水分や大気成分（主として酸素等の酸化成分）は、第１配線部や第２配線部内に侵入することがない。このため、第１配線部の配線や第２配線部の配線が酸化、腐食を受けることがない。
【００１２】
本発明の半導体装置の製造方法は、第１基板に第１半導体集積回路が形成され、その第１半導体集積回路上に形成された絶縁膜とその絶縁膜中に形成された複数層の配線からなる第１配線部を備えた第１半導体デバイスと、第２基板に第２半導体集積回路が形成され、その第２半導体集積回路上に形成された絶縁膜とその絶縁膜中に形成された複数層の配線からなる第２配線部を備えた第２半導体デバイスを、前記第１配線部と前記第２配線部とを対向させて積層する工程と、前記第１基板に前記第１配線部の側周を囲む耐湿性を有する第１ガードリングを前記第２ガードリングに接合させて形成する工程を備えている。
【００１３】
本発明の半導体装置の製造方法は、第１基板に第１半導体集積回路が形成され、その第１半導体集積回路上に形成された絶縁膜とその絶縁膜中に形成された複数層の配線からなる第１配線部の側周に耐湿性を有する第１ガードリングを備えた第１半導体デバイスと、第２基板に第２半導体集積回路が形成され、その第２半導体集積回路上に形成された絶縁膜とその絶縁膜中に形成された複数層の配線からなる第２配線部を備えた第２半導体デバイスを、前記第１配線部と前記第２配線部とを対向させて積層する工程と、前記第２基板に前記第２半導体集積回路の側周を囲む耐湿性を有する第２ガードリングを前記第１ガードリングに接合させて形成する工程を備えている。
【００１４】
本発明の半導体装置の製造方法では、第１半導体デバイスと第２半導体デバイスの接合面で第１ガードリングと第２ガードリングとが接合されることから、第１半導体デバイスと第２半導体デバイスとの接合面から侵入した水分や大気成分（主として酸素等の酸化成分）は、第１配線部や第２配線部内に侵入することがない。このため、第１配線部の配線や第２配線部の配線が酸化、腐食を受けることがない。
【発明の効果】
【００１５】
本発明の半導体装置は、第１ガードリングと第２ガードリングがデバイス接合面で接合されているため、第１半導体集積回路の配線や第２半導体集積回路の配線が酸化、腐食を受けることがないので、配線の信頼性の向上が図れる。
【００１６】
本発明の半導体装置の製造方法は、第１ガードリングと第２ガードリングがデバイス接合面で接合されるため、第１半導体集積回路の配線や第２半導体集積回路の配線が酸化、腐食を受けることがないので、配線の信頼性の向上が図れる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１実施の形態に係る半導体装置の構成の第１例を示した概略構成断面図およびガードリング部の平面レイアウト図である。
【図２】本発明の第１実施の形態に係る半導体装置の構成の第２例を示した概略構成断面図である。
【図３】本発明の第２実施の形態に係る半導体装置の製造方法の第１例を示した製造工程断面図である。
【図４】本発明の第２実施の形態に係る半導体装置の製造方法の第１例を示した製造工程断面図である。
【図５】本発明の第２実施の形態に係る半導体装置の製造方法の第２例を示した製造工程断面図である。
【図６】本発明の第２実施の形態に係る半導体装置の製造方法の第２例を示した製造工程断面図である。
【図７】従来例の半導体装置の構成の一例を示した概略構成断面図である。
【発明を実施するための形態】
【００１８】
以下、発明を実施するための形態（以下、実施の形態とする）について説明する。
【００１９】
＜１．第１の実施の形態＞
［半導体装置の構成の第１例］
本発明の第１実施の形態に係る半導体装置の構成の第１例を、図１の概略構成断面図およびガードリング部の平面レイアウト図によって説明する。図１（１）に概略構成断面図を示し、（２）にガードリング部の平面レイアウト図を示す。
【００２０】
図１に示すように、第１半導体デバイス１１は、第１基板１２に第１半導体集積回路１３が形成されている。上記第１半導体集積回路１３上には、絶縁膜３１とその絶縁膜３１中に形成された複数層の配線３２からなる第１配線部３３を有し、その第１配線部３３の側周を囲む耐湿性を有する第１ガードリング１４が上記絶縁膜３１に形成されている。
【００２１】
一方、第２半導体デバイス２１は、第２基板２２に第２半導体集積回路２３が形成されている。上記第２半導体集積回路２３上には、絶縁膜４１とその絶縁膜４１中に形成された複数層の配線４２からなる第２配線部４３を有し、その第２配線部４３の側周を囲む耐湿性を有する第２ガードリング２４が上記絶縁膜４１に形成されている。
そして、上記第１半導体デバイス１１と上記第２半導体デバイス２１が接合された積層されている。
【００２２】
上記第１半導体デバイス１１と上記第２半導体デバイス２１の接合面では上記第１ガードリング１４と上記第２ガードリング２４とが接合されている。
【００２３】
例えば、上記記第１半導体デバイス１１と上記第２半導体デバイス２１との接合は、接着剤５１で成されている。
または、図示していないが、上記第１半導体デバイス１１の接合面は第１酸化シリコン膜で形成され、上記第２半導体デバイス２１の接合面は第２酸化シリコン膜で形成され、上記第１半導体デバイス１１と上記第２半導体デバイス２１との接合は、上記第１、第２酸化シリコン膜同士の接合で成されていてもよい。
【００２４】
上記第１ガードリング１４と上記第２ガードリング２４は、詳細を図示はしていないが、以下のような構成となっている。
例えば、上記第１ガードリング１４は、上記第１基板１２、上記絶縁膜３１等を貫通する貫通溝１５の側面に形成された側壁絶縁膜（図示せず）を介して埋め込まれた、アルミニウム、銅、タングステン、チタン、タンタル、窒化チタン、窒化タンタル、ポリシリコン、もしくはそれらの積層構造や、またはアルミニウム、銅、タングステン、チタン、タンタルのいずれか１種以上を主成分とした合金等の耐湿性材料１７で形成されている。
したがって、上記第１ガードリング１４は、水分や大気成分（主として酸素（Ｏ）等の酸化成分）を通すことはない。
【００２５】
また、上記第２ガードリング２４は、少なくとも上記絶縁膜４１を貫通する貫通溝２５の側面に形成された側壁絶縁膜を介して埋め込まれた、アルミニウム、銅、タングステン、チタン、タンタル、窒化チタン、窒化タンタル、ポリシリコン、もしくはそれらの積層構造や、またはアルミニウム、銅、タングステン、チタン、タンタルのいずれか１種以上を主成分とした合金等の耐湿性材料２７で形成されている。
したがって、上記第２ガードリング２４は、水分や大気成分（主として酸素（Ｏ）等の酸化成分）を通すことはない。
【００２６】
なお、上記第１ガードリング１４、第２ガードリング２４は、複数の溝をつなぎ合わせて形成した貫通溝１５（２５）内に上記耐湿性材料１７（２７）を埋め込んで形成したものであってもよい。
【００２７】
また、上記第１ガードリング１４、第２ガードリング２４ともに、その幅は、数百ｎｍから数μｍとする。例えば、２００ｎｍ〜４μｍ程度とする。上記のガードリング材料であれば、２００ｎｍ以上の厚さがあれば、十分な耐湿性が得られる。また、ガードリングが厚くなれば、接合幅も広くなり、耐湿性の点で有利になるが、４μｍを超えるような厚さは必要なく、チップ面積の増大になる。
【００２８】
したがって、上記半導体装置１では、第１半導体デバイス１１と第２半導体デバイス２１の接合面で、第１ガードリング１４と第２ガードリング２４とが接合されている。このため、第１半導体デバイス１１と第２半導体デバイス２１との接合面から侵入した水分や大気成分（主として酸素等の酸化成分）は、第１配線部３３や第２配線部４３内に侵入することがない。すなわち、接合界面での水分や大気成分の侵入が防止される。このため、第１配線部３３の配線３２や第２配線部４３の配線４２が酸化、腐食を受けることがない。
よって、配線の信頼性の向上が図れる。
【００２９】
なお、図面では、第１ガードリング１４、第２ガードリング２４ともに、それぞれ、第１半導体集積回路１３、第２半導体集積回路２３の側周を三重に囲むように形成されているが、その数は、一重もしくは二重であっても、三重よりも多くてもかまわない。しかし、ガードリング数が多くなると、チップ面積の増大になるので、三重以下に形成されることが好ましい。
【００３０】
また、第１配線部３３の配線３２と第２配線部４３の配線４２との電気的接続は、プラグ２８によって成されている。このプラグ２８は、上記第１、第２ガードリング１４、２４と同様な構成を有する。
【００３１】
［半導体装置の構成の第２例］
本発明の第１実施の形態に係る半導体装置の構成の第２例を、図２の概略構成断面図によって説明する。
【００３２】
図２に示すように、第１半導体デバイス１１は、第１基板１２に第１半導体集積回路１３が形成されている。上記第１半導体集積回路１３上には、絶縁膜３１とその絶縁膜３１中に形成された複数層の配線３２からなる第１配線部３３を有し、その第１配線部３３の側周を囲む耐湿性を有する第１ガードリング１４が上記絶縁膜３１に形成されている。
【００３３】
一方、第２半導体デバイス２１は、第２基板２２に第２半導体集積回路２３が形成されている。上記第２半導体集積回路２３上に形成された絶縁膜４１とその絶縁膜４１中に形成された複数層の配線４２からなる第２配線部４３を有し、その第２配線部４３の側周を囲む耐湿性を有する第２ガードリング２４が上記絶縁膜４１に形成されている。
そして、上記第１半導体デバイス１１と上記第２半導体デバイス２１が接合された積層されている。
【００３４】
上記第１半導体デバイス１１と上記第２半導体デバイス２１の接合面では上記第１ガードリング１４と上記第２ガードリング２４とが、例えば第２ガードリング２４に形成されたバンプ２９Ａを介して接合されている。もちろん、バンプ２９Ａは、第１ガードリング１４側に形成されていてもよく、第１ガードリング１４と第２ガードリング２４の両方に形成されていてもよい。
上記バンプ２９Ａは、例えば、スズ、銅、金、もしくはそれらを主成分とした合金で形成されている。
【００３５】
例えば、上記記第１半導体デバイス１１と上記第２半導体デバイス２１との接合は、接着剤５１で成されている。
または、図示していないが、上記第１半導体デバイス１１の接合面は第１酸化シリコン膜で形成され、上記第２半導体デバイス２１の接合面は第２酸化シリコン膜で形成され、上記第１半導体デバイス１１と上記第２半導体デバイス２１との接合は、上記第１、第２酸化シリコン膜同士の接合で成されていてもよい。
【００３６】
上記第１ガードリング１４と上記第２ガードリング２４は、詳細を図示はしていないが、以下のような構成となっている。
例えば、上記第１ガードリング１４は、少なくとも絶縁膜３１を貫通する貫通溝１５の側面に形成された側壁絶縁膜（図示せず）を介して埋め込まれた、アルミニウム、銅、タングステン、チタン、タンタル、窒化チタン、窒化タンタル、ポリシリコン、もしくはそれらの積層構造や、またはアルミニウム、銅、タングステン、チタン、タンタルのいずれか１種以上を主成分とした合金等の耐湿性材料１７で形成されている。
したがって、上記第１ガードリング１４は、水分や大気成分（主として酸素（Ｏ）等の酸化成分）を通すことはない。
【００３７】
また、上記第２ガードリング２４は、少なくとも絶縁膜４１を貫通する貫通溝２５の側面に形成された絶縁膜を介して埋め込まれた、アルミニウム、銅、タングステン、チタン、タンタル、窒化チタン、窒化タンタル、ポリシリコン、もしくはそれらの積層構造や、またはアルミニウム、銅、タングステン、チタン、タンタルのいずれか１種以上を主成分とした合金等の耐湿性材料２７で形成されている。
したがって、上記第２ガードリング２４は、水分や大気成分（主として酸素（Ｏ）等の酸化成分）を通すことはない。
【００３８】
なお、上記第１ガードリング１４、第２ガードリング２４は、複数の溝をつなぎ合わせて形成した貫通溝１５（２５）内に上記耐湿性材料１７（２７）を埋め込んで形成したものであってもよい。
【００３９】
また、上記第１ガードリング１４、第２ガードリング２４ともに、その幅は、数百ｎｍから数μｍとする。例えば、２００ｎｍ〜４μｍ程度とする。上記のガードリング材料であれば、２００ｎｍ以上の厚さがあれば、十分な耐湿性が得られる。また、ガードリングが厚くなれば、接合幅も広くなり、耐湿性の点で有利になるが、４μｍを超えるような厚さは必要なく、チップ面積の増大になる。
【００４０】
したがって、上記半導体装置２では、第１半導体デバイス１１と第２半導体デバイス２１の接合面で、第１ガードリング１４と第２ガードリング２４とがバンプ２９を介して接合されているから、第１半導体デバイス１１と第２半導体デバイス２１との接合面から侵入した水分や大気成分（主として酸素等の酸化成分）は、第１配線部１３や第２配線部２３内に侵入することがない。すなわち、接合界面での水分や大気成分の侵入が防止される。このため、第１配線部３３の配線３２や第２配線部４３の配線４２が酸化、腐食を受けることがない。
よって、配線の信頼性の向上が図れる。
【００４１】
なお、図面では、第１ガードリング１４、第２ガードリング２４ともに、それぞれ、第１半導体集積回路１３、第２半導体集積回路２３の側周を三重に囲むように形成されているが、その数は、一重もしくは二重であっても、三重よりも多くてもかまわない。しかし、ガードリング数が多くなると、チップ面積の増大になるので、三重以下に形成されることが好ましい。
【００４２】
また、第１配線部３３の配線３２と第２配線部４３の配線４２との電気的接続は、バンプ２９Ｂによって成されている。このバンプ２９Ｂは上記バンプ２９Ａと同様な材料で形成されている。
【００４３】
＜２．第２の実施の形態＞
［半導体装置の製造方法の第１例］
本発明の第２実施の形態に係る半導体装置の製造方法の第１例を、図３〜図４の製造工程断面図によって説明する。
【００４４】
図３（１）に示すように、第１半導体デバイス１１は、第１基板１２に第１半導体集積回路１３が形成されている。上記第１半導体集積回路１３上には、絶縁膜３１とその絶縁膜３１中に形成された複数層の配線３２からなる第１配線部３３を有している。
【００４５】
一方、第２半導体デバイス２１は、第２基板２２に第２半導体集積回路２３が形成されている。上記第２半導体集積回路２３上には、絶縁膜４１とその絶縁膜４１中に形成された複数層の配線４２からなる第２配線部４３を有し、その第２配線部４３の側周を囲む耐湿性を有する第２ガードリング２４が上記絶縁膜４１に形成されている。
上記第１半導体デバイス１１と上記第２半導体デバイス２１を、例えば接着剤５１で貼り合わせる。もしくは、図示はしていないが、上記絶縁膜３１の接合面に形成された酸化シリコン膜と、絶縁膜４１の接合面に形成された酸化シリコン（ＳｉＯ2）膜とをプラズマ接合等により貼り合わせる。
【００４６】
次に、図３（２）に示すように、例えば第１基板１２の裏面側（素子、配線等が形成されていない側）を裏面研削（ＢＧＲ）や化学的機械研磨（ＣＭＰ）を使用し、研削もしくは研磨して、第１基板１２を薄くする。
【００４７】
次に、図４（３）に示すように、ドライエッチング等により、上記第１基板１２から上記絶縁膜３１を貫通する貫通溝１５を形成する。
次に、例えば化学気相成長（ＣＶＤ）法によって、上記貫通溝１５の内面に第１基板１２のシリコン（Ｓｉ）との絶縁を確保する側壁絶縁膜（図示せず）を形成する。
その際、貫通溝１５底部に形成された側壁絶縁膜は、異方性の強い、例えば電子ビーム（ＥＢ）加工や、異方性エッチングによって除去する。
その後、上記貫通溝１５の内部を銅（Ｃｕ）、タングステン（Ｗ）等の耐湿性材料１７で埋め込む。そして、化学的機械研磨（ＣＭＰ）等で余分な耐湿性材料１７を取り除く。
この結果、貫通溝１５内の側壁に側壁絶縁膜を介して耐湿性材料１７が埋め込まれてなる第１ガードリング１４が形成される。
上記耐湿性材料１７は、上記第２ガードリング２４を構成する耐湿性材料２７も同様であり、アルミニウム、銅、タングステン、チタン、タンタル、窒化チタン、窒化タンタル、ポリシリコン、もしくはそれらの積層構造や、またはアルミニウム、銅、タングステン、チタン、タンタルのいずれか１種以上を主成分とした合金等で形成される。
【００４８】
また、上記第１ガードリング１４を形成するとき、同時に、第１配線部１３、第２配線部４３の配線３２、配線４２に接続するプラグ２８を形成することはできる。図面では、配線３２に接続するプラグ２８を示した。
【００４９】
次に、図４（４）に示すように、例えば、第１基板１２上に層間絶縁膜６１を成膜して第１基板１２のシリコン（Ｓｉ）部分との絶縁を確保する。その後、層間絶縁膜６１の所定の位置に配線３２に接続されたプラグ２８に達する開口部６２を形成し、この開口部６２を通じて配線３２に接続されるパッド電極６３を形成する。このパッド電極６３は、例えばアルミニウムもしくはアルミニウム合金で形成される。もちろん、上記パッド電極６３は、アルミニウム以外の導電性材料で形成されてもよい。
【００５０】
また、上記貫通溝１５、貫通溝２５は、その幅が、例えば数百ｎｍから数μｍとなるように形成される。例えば、ガードリング材料が２００ｎｍ〜４μｍの幅で埋め込まれるように、側壁絶縁膜の膜厚を考慮して形成される。例えば、側壁絶縁膜の膜厚は、電気的絶縁性は確保されればよいので、例えば酸化シリコン膜の場合、２０ｎｍ以上とする。また上記のガードリング材料であれば、２００ｎｍ以上の幅があれば、十分な耐湿性が得られる。また、ガードリングが厚くなれば、接合幅も広くなり、耐湿性の点で有利になるが、４μｍを超えるような厚さは必要なく、チップ面積の増大になる。
【００５１】
したがって、上記半導体装置の製造方法では、第１半導体デバイス１１と第２半導体デバイス２１の接合面で、第１ガードリング１４と第２ガードリング２４とが接合されることから、第１半導体デバイス１１と第２半導体デバイス２１との接合面から侵入した水分や大気成分（主として酸素等の酸化成分）は、第１配線部３３や第２配線部４３内に侵入することがない。このため、第１配線部３３の配線３２や第２配線部４３の配線４２が酸化、腐食を受けることがない。
よって、配線の信頼性の向上が図れる。
【００５２】
なお、図面では、第１ガードリング１４、第２ガードリング２４ともに、それぞれ、第１半導体集積回路１３、第２半導体集積回路２３の側周を三重に囲むように形成されているが、その数は、一重もしくは二重であっても、三重よりも多くてもかまわない。しかし、ガードリング数が多くなると、チップ面積の増大になるので、三重以下に形成されることが好ましい。
【００５３】
［半導体装置の製造方法の第２例］
本発明の第２実施の形態に係る半導体装置の製造方法の第２例を、図５〜図６の製造工程断面図によって説明する。
【００５４】
図５（１）に示すように、第１半導体デバイス１１は、第１基板１２に第１半導体集積回路１３が形成されている。上記第１半導体集積回路１３上には、絶縁膜３１とその絶縁膜３１中に形成された複数層の配線３２からなる第１配線部３３を有し、その第１配線部３３の側周を囲む耐湿性を有する第１ガードリング１４が上記絶縁膜３１に形成されている。
上記第１ガードリング１４の接合部には、接合用パッド１４Ｐが形成されていることが好ましい。
【００５５】
一方、第２半導体デバイス２１は、第２基板２２に第２半導体集積回路２３が形成されている。上記第２半導体集積回路２３上には、絶縁膜４１とその絶縁膜４１中に形成された複数層の配線４２からなる第２配線部４３を有し、その第２配線部４３の側周を囲む耐湿性を有する第２ガードリング２４が上記絶縁膜４１に形成されている。
上記第２ガードリング２４の接合部には、接合用パッド２４Ｐ（上記バンプ２９Ａに対応）が形成されていることが好ましい。
【００５６】
そして、上記第１半導体デバイス１１と上記第２半導体デバイス２１を、例えば接着剤５１で貼り合わせる。もしくは、図示はしていないが、上記絶縁膜３１の接合面に形成された酸化シリコン膜と、絶縁膜４１の接合面に形成された酸化シリコン（ＳｉＯ2）膜とをプラズマ接合等により貼り合わせる。
【００５７】
このとき、上記第１ガードリング１４の接合用パッド１４Ｐと上記第２ガードリング２４の接合用パッド２４Ｐとが接合される。なお、上記接着剤５１を用いて説明する場合、上記接着剤５１が接合用パッド１４Ｐ表面、接合用パッド２４Ｐ表面に被着されないようにしている。例えば、接合用パッド１４Ｐ表面および接合用パッド２４Ｐ表面以外の領域に接着剤５１を形成して貼り合わせてもよい。その際、接着剤５１の被着は、第１半導体デバイス１１側でも第２半導体デバイス２１側でも、その両方でもよい。または例えば、接合用パッド１４Ｐ表面と接合用パッド２４Ｐ表面を接合した後、隙間に接着剤５１を充填してもよい。
【００５８】
次に、図５（２）に示すように、例えば第１基板１２の裏面側（素子、配線等が形成されていない側）を裏面研削（ＢＧＲ）や化学的機械研磨（ＣＭＰ）を使用し、研削もしくは研磨して、第１基板１２を薄くする。
【００５９】
次に、図６（３）に示すように、ドライエッチング等により、上記第１基板１２から上記絶縁膜３１を貫通して第１配線部３３の配線３２の一部に達する貫通孔３５を形成する。
次に、例えば化学気相成長（ＣＶＤ）法によって、上記貫通孔３５の内面に第１基板１２のシリコン（Ｓｉ）との絶縁を確保する側壁絶縁膜（図示せず）を形成する。
その際、貫通孔３５底部に形成された側壁絶縁膜は、異方性の強い、例えば電子ビーム（ＥＢ）加工や、異方性エッチングによって除去する。
その後、上記貫通孔３５の内部を銅（Ｃｕ）、タングステン（Ｗ）等の導電性材料３７で埋め込む。そして、化学的機械研磨（ＣＭＰ）等で余分な導電性材料３７を取り除く。
この結果、貫通孔３５内の側壁に側壁絶縁膜を介して導電性材料３７が埋め込まれてなるプラグ３８が形成される。
上記導電性材料３７は、上記耐湿性材料１７と同様であり、アルミニウム、銅、タングステン、チタン、タンタル、窒化チタン、窒化タンタル、ポリシリコン、もしくはそれらの積層構造や、またはアルミニウム、銅、タングステン、チタン、タンタルのいずれか１種以上を主成分とした合金等で形成される。
【００６０】
次に、図６（４）に示すように、例えば、第１基板１２上に層間絶縁膜６１を成膜して第１基板１２のシリコン（Ｓｉ）部分との絶縁を確保する。その後、層間絶縁膜６１の所定の位置に配線３２に接続されたプラグ３８に達する開口部６２を形成し、この開口部６２を通じて配線３２に接続されるパッド電極６３を形成する。このパッド電極６３は、例えばアルミニウムもしくはアルミニウム合金で形成される。もちろん、上記パッド電極６３は、アルミニウム以外の導電性材料で形成されてもよい。
【００６１】
また、上記貫通溝１５、貫通溝２５は、その幅が、例えば数百ｎｍから数μｍとなるように形成される。例えば、ガードリング材料が２００ｎｍ〜４μｍの幅で埋め込まれるように、側壁絶縁膜の膜厚を考慮して形成される。例えば、側壁絶縁膜の膜厚は、電気的絶縁性は確保されればよいので、例えば酸化シリコン膜の場合、２０ｎｍ以上とする。また上記のガードリング材料であれば、２００ｎｍ以上の幅があれば、十分な耐湿性が得られる。また、ガードリングが厚くなれば、接合幅も広くなり、耐湿性の点で有利になるが、４μｍを超えるような厚さは必要なく、チップ面積の増大になる。
【００６２】
したがって、上記半導体装置の製造方法（第２例）では、第１半導体デバイス１１と第２半導体デバイス２１の接合面で、第１ガードリング１４と第２ガードリング２４とが接合されることから、第１半導体デバイス１１と第２半導体デバイス２１との接合面から侵入した水分や大気成分（主として酸素等の酸化成分）は、第１配線部３３や第２配線部４３内に侵入することがない。このため、第１配線部３３の配線３２や第２配線部４３の配線４２が酸化、腐食を受けることがない。
よって、配線の信頼性の向上が図れる。
【００６３】
なお、図面では、第１ガードリング１４、第２ガードリング２４ともに、それぞれ、第１半導体集積回路１３、第２半導体集積回路２３の側周を三重に囲むように形成されているが、その数は、一重もしくは二重であっても、三重よりも多くてもかまわない。しかし、ガードリング数が多くなると、チップ面積の増大になるので、三重以下に形成されることが好ましい。
【００６４】
また、上記各製造方法において、貫通溝１５，２５、貫通孔３５等を形成するには、例えば、ドライエッチングを用いる。
【００６５】
シリコン（Ｓｉ）部分のドライエッチングでは、例えば、エッチングガスに、サルファーヘキサフルオライド（ＳＦ6）と、酸素（Ｏ2）を用いる。そのエッチング雰囲気の圧力を２４Ｐａ、ＲＦパワーを７００Ｗに設定される。エッチングガス流量は、サルファーヘキサフルオライド（ＳＦ6）を１００ｃｍ3／ｍｉｎ、酸素（Ｏ2）を８０ｃｍ3／ｍｉｎに設定される。さらに、基板温度を、トップ側を４０℃、サイド部分を４０℃、底部を３０℃に設定される。上記条件は一例であって、上記条件に限定されない。
【００６６】
上記絶縁膜３１、絶縁膜４１が酸化シリコン（ＳｉＯ2）である場合のエッチングでは、例えば、エッチングガスにオクタフルオロシクロブタン（Ｃ4Ｆ8）、酸素（Ｏ2）、アルゴン（Ａｒ）を用いる。そのエッチング雰囲気の圧力を５．３Ｐａ、ＲＦパワーを１５００Ｗ、バイアスパワーを７００Ｗに設定する。また、エッチングガス流量は、オクタフルオロシクロブタン（Ｃ4Ｆ8）を１６ｃｍ3／ｍｉｎ、酸素（Ｏ2）を１０ｃｍ3／ｍｉｎ、アルゴン（Ａｒ）を９００ｃｍ3／ｍｉｎに設定する。さらに基板温度を、トップ側を６０℃、サイド部分を６０℃、底部を２０℃に設定する。上記条件は一例であって、上記条件に限定されない。
【００６７】
上記絶縁膜３１、絶縁膜４１がベンゾシクロブテン（ＢＣＢ）である場合の上記絶縁膜３１、絶縁膜４１のドライエッチングでは、エッチングガスに、オクタフルオロシクロブタン（Ｃ4Ｆ8）、酸素（Ｏ2）、窒素（Ｎ2）を用いる。また、エッチング雰囲気の圧力を１３．３Ｐａ、ＲＦパワーを１５００Ｗ、バイアスパワーを７００Ｗに設定される。また、エッチングガス流量は、オクタフルオロシクロブタン（Ｃ4Ｆ8）を１０ｃｍ3／ｍｉｎ、酸素（Ｏ2）を５０ｃｍ3／ｍｉｎ、窒素（Ｎ2）を５００ｃｍ3／ｍｉｎに設定する。さらにエッチング雰囲気の温度を例えば２３℃（室温）に設定する。上記条件は一例であって、上記条件に限定されない。
【００６８】
また、プラズマ処理による第１半導体デバイス１１の酸化シリコン膜と第２半導体デバイス２１の酸化シリコン膜との接合に用いるプラズマ接合条件の一例として、プラズマパワーを２００Ｗ、プラズマ接合雰囲気の圧力を０．６７ｋＰａ、プロセスガスに窒素（Ｎ2）を用い、基板温度を２３℃（室温）とした。上記条件は一例であって、上記条件に限定されない。
【００６９】
また、接合時に行うアニールの条件としては、アニール温度を４００℃、アニール雰囲気の圧力を周囲圧力（例えば、大気圧）、プロセスガスに窒素（Ｎ2）を用い、アニール時間を１時間とした。また、ロード、アンロードにおける温度を４００℃に設定した。上記条件は一例であって、上記条件に限定されない。
なお、接合に係る圧着は、プラズマ処理後に重ね合わせてアニール処理するだけで貼り合わせが可能である。
【符号の説明】
【００７０】
１１…第１半導体デバイス、１２…第１基板、１３…第１半導体集積回路、１４…第１ガードリング、２１…第１半導体デバイス、２２…第２基板、２３…第２半導体集積回路、２４…第２ガードリング、３１…絶縁膜、３２…配線、３３…第１配線部、４１…絶縁膜、４２…配線、４３…第２配線部
【特許請求の範囲】
【請求項１】
第１基板に第１半導体集積回路が形成され、その第１半導体集積回路上に形成された絶縁膜とその絶縁膜中に形成された複数層の配線からなる第１配線部の側周を囲む耐湿性を有する第１ガードリングを備えた第１半導体デバイスと、
第２基板に第２半導体集積回路が形成され、その第２半導体集積回路上に形成された絶縁膜とその絶縁膜中に形成された複数層の配線からなる第２配線部の側周を囲む耐湿性を有する第２ガードリングを備えた第２半導体デバイスが、前記第１配線部と前記第２配線部とを対向させて積層されていて、
前記第１半導体デバイスと前記第２半導体デバイスの接合面で前記第１ガードリングと前記第２ガードリングとが接合されている
半導体装置。
【請求項２】
前記第１半導体デバイスと前記第２半導体デバイスとの接合は、接着剤で成されている
請求項１記載の半導体装置。
【請求項３】
前記第１半導体デバイスの接合面は第１酸化シリコン膜で形成され、
前記第２半導体デバイスの接合面は第２酸化シリコン膜で形成され、
前記第１半導体デバイスと前記第２半導体デバイスとの接合は、前記第１、第２酸化シリコン膜同士の接合で成されている
請求項１記載の半導体装置。
【請求項４】
前記第１半導体デバイスの接合面における前記第１半導体集積回路の第１配線と、
前記第２半導体デバイスの接合面における前記第２半導体集積回路の第２配線が接合されていて、
前記第１配線と前記第２配線との接合は、それぞれの配線に形成されたバンプを介して接合されていて、
前記第１ガードリングと前記第２ガードリングとの接合は、それぞれのガードリングに形成されたバンプを介して接合されている
請求項１，２または３記載の半導体装置。
【請求項５】
前記第１ガードリングおよび前記第２ガードリングは、前記第１基板および前記第２基板のそれぞれに形成された貫通孔内に絶縁膜を介して埋め込まれたアルミニウム、銅、タングステン、チタン、タンタル、窒化チタン、窒化タンタル、ポリシリコン、もしくはそれらの積層構造や、またはアルミニウム、銅、タングステン、チタン、タンタルのいずれか１種以上を主成分とした合金である
請求項１ないし請求項４のうちの１項に記載の半導体装置。
【請求項６】
前記バンプはスズ、銅、金、もしくはそれらを主成分とした合金で形成されている
請求項４記載の半導体装置。
【請求項７】
第１基板に第１半導体集積回路が形成され、その第１半導体集積回路上に形成された絶縁膜とその絶縁膜中に形成された複数層の配線からなる第１配線部を備えた第１半導体デバイスと、
第２基板に第２半導体集積回路が形成され、その第２半導体集積回路上に形成された絶縁膜とその絶縁膜中に形成された複数層の配線からなる第２配線部を備えた第２半導体デバイスを、前記第１配線部と前記第２配線部とを対向させて積層する工程と、
前記第１基板に前記第１配線部の側周を囲む耐湿性を有する第１ガードリングを前記第２ガードリングに接合させて形成する工程を備えた
半導体装置の製造方法。
【請求項８】
第１基板に第１半導体集積回路が形成され、その第１半導体集積回路上に形成された絶縁膜とその絶縁膜中に形成された複数層の配線からなる第１配線部の側周に耐湿性を有する第１ガードリングを備えた第１半導体デバイスと、
第２基板に第２半導体集積回路が形成され、その第２半導体集積回路上に形成された絶縁膜とその絶縁膜中に形成された複数層の配線からなる第２配線部を備えた第２半導体デバイスを、前記第１配線部と前記第２配線部とを対向させて積層する工程と、
前記第２基板に前記第２半導体集積回路の側周を囲む耐湿性を有する第２ガードリングを前記第１ガードリングに接合させて形成する工程を備えた
半導体装置の製造方法。
【請求項９】
前記第１半導体デバイスと前記第２半導体デバイスとの接合は、接着剤で成される
請求項７または８記載の半導体装置の製造方法。
【請求項１０】
前記第１半導体デバイスの接合面に第１酸化シリコン膜が形成され、
前記第２半導体デバイスの接合面に第２酸化シリコン膜が形成され、
前記第１半導体デバイスと前記第２半導体デバイスとの接合は、前記第１、第２酸化シリコン膜同士の接合で成される
請求項７または８記載の半導体装置の製造方法。
【請求項１１】
前記第１半導体デバイスの接合面における前記第１半導体集積回路の第１配線と、前記第２半導体デバイスの接合面における前記第２半導体集積回路の第２配線との接合は、それぞれの配線に予め形成されたバンプを介して接合し、
同時に、前記第１ガードリングと前記第２ガードリングとの接合は、それぞれまたは一方のガードリングに形成されたバンプを介して接合する
請求項８、９または１０に記載の半導体装置の製造方法。
【請求項１２】
前記第１ガードリングおよび前記第２ガードリングは、前記第１基板および前記第２基板のそれぞれに形成した貫通孔内に絶縁膜を介して埋め込んだアルミニウム、銅、タングステン、チタン、タンタル、窒化チタン、窒化タンタル、ポリシリコン、もしくはそれらの積層構造や、またはアルミニウム、銅、タングステン、チタン、タンタルのいずれか１種以上を主成分とした合金で形成される
請求項７ないし請求項１１のうちの１項に記載の半導体装置の製造方法。
【請求項１３】
前記バンプはスズ、銅、金、もしくはそれらを主成分とした合金で形成される
請求項１１記載の半導体装置の製造方法。
【請求項１】
第１基板に第１半導体集積回路が形成され、その第１半導体集積回路上に形成された絶縁膜とその絶縁膜中に形成された複数層の配線からなる第１配線部の側周を囲む耐湿性を有する第１ガードリングを備えた第１半導体デバイスと、
第２基板に第２半導体集積回路が形成され、その第２半導体集積回路上に形成された絶縁膜とその絶縁膜中に形成された複数層の配線からなる第２配線部の側周を囲む耐湿性を有する第２ガードリングを備えた第２半導体デバイスが、前記第１配線部と前記第２配線部とを対向させて積層されていて、
前記第１半導体デバイスと前記第２半導体デバイスの接合面で前記第１ガードリングと前記第２ガードリングとが接合されている
半導体装置。
【請求項２】
前記第１半導体デバイスと前記第２半導体デバイスとの接合は、接着剤で成されている
請求項１記載の半導体装置。
【請求項３】
前記第１半導体デバイスの接合面は第１酸化シリコン膜で形成され、
前記第２半導体デバイスの接合面は第２酸化シリコン膜で形成され、
前記第１半導体デバイスと前記第２半導体デバイスとの接合は、前記第１、第２酸化シリコン膜同士の接合で成されている
請求項１記載の半導体装置。
【請求項４】
前記第１半導体デバイスの接合面における前記第１半導体集積回路の第１配線と、
前記第２半導体デバイスの接合面における前記第２半導体集積回路の第２配線が接合されていて、
前記第１配線と前記第２配線との接合は、それぞれの配線に形成されたバンプを介して接合されていて、
前記第１ガードリングと前記第２ガードリングとの接合は、それぞれのガードリングに形成されたバンプを介して接合されている
請求項１，２または３記載の半導体装置。
【請求項５】
前記第１ガードリングおよび前記第２ガードリングは、前記第１基板および前記第２基板のそれぞれに形成された貫通孔内に絶縁膜を介して埋め込まれたアルミニウム、銅、タングステン、チタン、タンタル、窒化チタン、窒化タンタル、ポリシリコン、もしくはそれらの積層構造や、またはアルミニウム、銅、タングステン、チタン、タンタルのいずれか１種以上を主成分とした合金である
請求項１ないし請求項４のうちの１項に記載の半導体装置。
【請求項６】
前記バンプはスズ、銅、金、もしくはそれらを主成分とした合金で形成されている
請求項４記載の半導体装置。
【請求項７】
第１基板に第１半導体集積回路が形成され、その第１半導体集積回路上に形成された絶縁膜とその絶縁膜中に形成された複数層の配線からなる第１配線部を備えた第１半導体デバイスと、
第２基板に第２半導体集積回路が形成され、その第２半導体集積回路上に形成された絶縁膜とその絶縁膜中に形成された複数層の配線からなる第２配線部を備えた第２半導体デバイスを、前記第１配線部と前記第２配線部とを対向させて積層する工程と、
前記第１基板に前記第１配線部の側周を囲む耐湿性を有する第１ガードリングを前記第２ガードリングに接合させて形成する工程を備えた
半導体装置の製造方法。
【請求項８】
第１基板に第１半導体集積回路が形成され、その第１半導体集積回路上に形成された絶縁膜とその絶縁膜中に形成された複数層の配線からなる第１配線部の側周に耐湿性を有する第１ガードリングを備えた第１半導体デバイスと、
第２基板に第２半導体集積回路が形成され、その第２半導体集積回路上に形成された絶縁膜とその絶縁膜中に形成された複数層の配線からなる第２配線部を備えた第２半導体デバイスを、前記第１配線部と前記第２配線部とを対向させて積層する工程と、
前記第２基板に前記第２半導体集積回路の側周を囲む耐湿性を有する第２ガードリングを前記第１ガードリングに接合させて形成する工程を備えた
半導体装置の製造方法。
【請求項９】
前記第１半導体デバイスと前記第２半導体デバイスとの接合は、接着剤で成される
請求項７または８記載の半導体装置の製造方法。
【請求項１０】
前記第１半導体デバイスの接合面に第１酸化シリコン膜が形成され、
前記第２半導体デバイスの接合面に第２酸化シリコン膜が形成され、
前記第１半導体デバイスと前記第２半導体デバイスとの接合は、前記第１、第２酸化シリコン膜同士の接合で成される
請求項７または８記載の半導体装置の製造方法。
【請求項１１】
前記第１半導体デバイスの接合面における前記第１半導体集積回路の第１配線と、前記第２半導体デバイスの接合面における前記第２半導体集積回路の第２配線との接合は、それぞれの配線に予め形成されたバンプを介して接合し、
同時に、前記第１ガードリングと前記第２ガードリングとの接合は、それぞれまたは一方のガードリングに形成されたバンプを介して接合する
請求項８、９または１０に記載の半導体装置の製造方法。
【請求項１２】
前記第１ガードリングおよび前記第２ガードリングは、前記第１基板および前記第２基板のそれぞれに形成した貫通孔内に絶縁膜を介して埋め込んだアルミニウム、銅、タングステン、チタン、タンタル、窒化チタン、窒化タンタル、ポリシリコン、もしくはそれらの積層構造や、またはアルミニウム、銅、タングステン、チタン、タンタルのいずれか１種以上を主成分とした合金で形成される
請求項７ないし請求項１１のうちの１項に記載の半導体装置の製造方法。
【請求項１３】
前記バンプはスズ、銅、金、もしくはそれらを主成分とした合金で形成される
請求項１１記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１１−５４６３７（Ｐ２０１１−５４６３７Ａ）
【公開日】平成２３年３月１７日（２０１１．３．１７）
【国際特許分類】
【出願番号】特願２００９−２００１１７（Ｐ２００９−２００１１７）
【出願日】平成２１年８月３１日（２００９．８．３１）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２３年３月１７日（２０１１．３．１７）
【国際特許分類】
【出願日】平成２１年８月３１日（２００９．８．３１）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]