半導体装置及びその製造方法
【課題】抵抗値の調整が容易な半導体装置及びその製造方法を得る。
【解決手段】シリコン基板上に所定間隔で形成された配線層と、前記シリコン基板上及び前記両配線層上に形成されたパッシベーション膜と、前記両配線間の前記パッシベーション膜上に形成された抵抗体層と、前記抵抗体層上に形成された、各配線層と抵抗体層とを導通する電極層とを備え、前記抵抗体層上に、前記両電極層間における該抵抗体層の平面的な大きさを決める絶縁バリア層を形成した。
【解決手段】シリコン基板上に所定間隔で形成された配線層と、前記シリコン基板上及び前記両配線層上に形成されたパッシベーション膜と、前記両配線間の前記パッシベーション膜上に形成された抵抗体層と、前記抵抗体層上に形成された、各配線層と抵抗体層とを導通する電極層とを備え、前記抵抗体層上に、前記両電極層間における該抵抗体層の平面的な大きさを決める絶縁バリア層を形成した。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置にかかり、より具体的には、基板上に抵抗体が形成された半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来、半導体圧力センサ等の半導体装置では、センサ出力が環境、回路内の温度変化により変動するのを極力排除するために、ブリッジ回路が使用されている。例えば、半導体装置では固定抵抗として、直列接続したピエゾ抵抗体を二組並列接続し、直列接続したピエゾ抵抗体の間から中点電圧をセンサ出力として得ていた。温度特性など温度センサを補償するために、回路と組み込み抵抗体をシリコン基板に形成することがある。なお、抵抗体をシリコン基板上に製造する方法は、半導体の製造方法として特許文献１等によって提案されている。
【特許文献１】特開平７-３３５８３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
補正用の抵抗体は、半導体センサの仕様によって抵抗値を異ならせることが望まれる場合がある。しかし、従来の抵抗体の構造では、製造工程の途中でこの抵抗値を変更したり調整することができなかった。例えば、基板に半導体を製造するウエハ製造工程において、半導体と同じ工程で調整用の抵抗体を製造すると、その後の抵抗値の調整ができなかった。
【０００４】
かかる従来技術の問題に鑑みて本発明は、抵抗値の調整が容易な半導体装置及びその製造方法を得ることを目的とする。
【課題を解決するための手段】
【０００５】
前記目的を達成する本発明は、シリコン基板上に所定間隔で形成された配線層と、前記シリコン基板上及び前記両配線層上に形成されたパッシベーション膜と、前記両配線間の前記パッシベーション膜上に形成された抵抗体層と、前記抵抗体層上に形成された、各配線層と抵抗体層とを導通する電極層とを備え、前記抵抗体層上に、前記両電極層間における該抵抗体層の平面的な大きさを決める絶縁バリア層が形成されていること、に特徴を有する。
【０００６】
前記抵抗体層は、Ｎｉを含む金属層と、その上に形成したＴａ層により構成することが好ましい。
【０００７】
より実際的には、前記抵抗体層上の所定領域に前記絶縁バリア層が形成され、この絶縁バリア層及び前記抵抗体層上に前記電極層が形成され、前記電極層は、前記絶縁バリア層上で分断される。
【０００８】
前記パッシベーション膜には、前記電極層及び抵抗体層と前記配線層とを導通するコンタクトホールが、前記配線層側に小径となるようにテーパさせて形成されていることが好ましい。
【０００９】
前記コンタクトホールは、前記配線層が露出しないように前記抵抗体層で覆うことが好ましい。
実際的には、前記電極層の抵抗値は、前記抵抗体の抵抗値よりも小さくする。
前記抵抗体は、前記絶縁バリア層及び電極層で覆うことが好ましい。
【００１０】
本発明は、２枚のシリコン基板が酸化膜を挟んで貼り合わされたＳＯＩ基板の一方のシリコン基板にキャビティーが形成され、他方のシリコン基板及び酸化膜によってダイアフラムが形成された半導体圧力センサであって、この他方のシリコン基板が前記シリコン基板である半導体装置に適用することが好ましい。この半導体装置において、前記他方のシリコン基板のダイアフラム部分には感応抵抗素子が、ブリッジ回路を構成するように前記ダイアフラムの輪郭に沿って形成されていて、前記抵抗体層は、前記ブリッジ回路の中点電圧を調整する抵抗素子として、前記ブリッジ回路の中点を挟んだ対角位置に一対形成される。この構成によれば、抵抗素子の抵抗値をより正確に調整し、変更することができる。
【００１１】
本発明の製造方法による態様では、シリコン基板上に所定間隔で配線層が形成され、該シリコン基板上及び配線層上にパッシベーション膜が形成された半導体基板上に、前記パッシベーション膜上に抵抗体層を形成する工程と、前記抵抗体層を抵抗体層として利用する領域以外の領域を除去する工程と、前記抵抗体層上に、前記電極層間における該抵抗体層の平面的な大きさを決める絶縁バリア層を形成する工程と、前記絶縁バリア層及び前記固定抵抗体層上に電極層を形成する工程と、前記電極層を、前記配線層上の所定領域以外の領域を除去する工程と、を有することを有することに特徴を有する。
【００１２】
実際的には、前記抵抗体層を形成する工程の前に、前記両配線上のパッシベーション膜にコンタクトホールを形成する工程を含む。
【００１３】
前記絶縁バリア層を形成する工程は、抵抗体層として利用する領域以外の領域にレジスト層を形成した後、全体にシリコン酸化膜を成膜し、レジスト層及び該レジスト層上のシリコン酸化膜をリフトオフで除去する工程を含む異が好ましい。前記絶縁バリア層をリフトオフ工程で形成する場合は、リフトオフ工程の前に、前記抵抗体層の最上層にＴａ層を成膜する工程を含むことが好ましい。Ｔａ層を形成することで、リフトオフ工程において抵抗体層が削られることが無くなる。
【発明の効果】
【００１４】
以上の通り本発明によれば、抵抗体の上に、抵抗体の平面形状を定める絶縁バリア層を設けたので、抵抗体の長さの調整が容易に、しかも正確にできる。
【発明を実施するための最良の形態】
【００１５】
以下本発明について、図に示した実施形態に基づいて説明する。図１は、本発明をの半導体装置を半導体センサに適用した半導体センサの実施形態を示す図である。この半導体センサは、直列に接続された直列抵抗素子Ｒ１、Ｒ４と直列抵抗素子Ｒ２、Ｒ３の２組が、グランドに接続されるノードＧＮＤと定電流電源（図示せず）からの入力ノードＶｉｎとの間に並列接続され、定電流電源から入力ノードＶｉｎを介して供給された定電流が、直列抵抗素子Ｒ１、Ｒ４と直列抵抗素子Ｒ２、Ｒ３に流れる。そうして直列抵抗素子Ｒ１、Ｒ４の間に生じる中点電圧Ｖout１及び直列抵抗素子Ｒ２、Ｒ３の間に生じる中点電圧Ｖout２が、センサ出力として取り出される。この実施形態の抵抗素子Ｒ１乃至Ｒ４は圧力に感応するピエゾ素子であるが、磁気に感応する磁気抵抗素子などの感応抵抗素子が使用できる。
【００１６】
次に、半導体圧力センサ１に本発明を適用した、抵抗素子Ｒ１乃至Ｒ４がピエゾ素子である半導体圧力センサについて、図１乃至図３を参照して説明する。この実施形態では、補正用抵抗素子に特徴がある。図１は半導体圧力センサ１の平面図、図２は図１の切断線II-IIに沿う断面図、図３の（Ａ）は、図１の切断線III-IIIに沿う断面図、（Ｂ）は同部分の平面図である。
【００１７】
この半導体圧力センサ１は、平面視矩形を呈していて、中央の矩形部分がダイアフラム２１を形成している。ダイアフラム２１の各辺上に、抵抗素子Ｒ１乃至Ｒ４としてピエゾ素子２２が形成され、各ピエゾ素子２２は配線２３によって導通されている。ピエゾ素子２２の間に、配線２３と接続されたパッド２４が設けられている。さらに中点を挟んだ対向位置である、図１の左上側のピエゾ素子２２（Ｒ２）とパッド２４（Ｖｏｕｔ２）との間に抵抗体２５（補正用抵抗素子ｄＲ２）が形成され、図１の右下側のピエゾ素子２２（Ｒ２）とパッド２４（Ｖｏｕｔ１）との間に抵抗体２５（補正用抵抗素子ｄＲ２）が形成されている。配線２３は、通常、Ａｌ-Ｓｉによって形成されている。抵抗体２５は、ＴＣＲの小さい金属抵抗膜、例えばニッケル鉄クロム合金（ＮｉＦｅＣｒ）膜で形成される。さらに好ましくは、最上層（ＮｉＦｅＣｒ膜の上）にはタンタル（Ｔａ）を成膜する。抵抗体２５は、本実施形態では出力電圧をオフセットさせるために設けているが、他の実施例としては、温度補正用に設けられたものも考えられる。
【００１８】
半導体圧力センサ１の断面構造について、図２及び図３（Ａ）を参照して説明する。この半導体圧力センサ１は、ピエゾ素子２２、配線２３及びパッド２４が形成されたＳＯＩ（シリコン・オン・インシュレータ）基板１０から形成されている。ＳＯＩ基板１０は、第１シリコン基板１１と第２シリコン基板１３とが、酸化膜であるシリコン酸化膜（Ｓｉ０2）１２を介して貼り合わされている。第１シリコン基板１１の回路面（上側面）には、シリコンナイトライドＳｉ3Ｎ4などによるパッシベーション膜（ＰＳＶ）１４が形成されていて、このパッシベーション膜１４の下に、ブリッジ回路を形成するように、感応抵抗素子としてのピエゾ素子２２、ピエゾ素子２２に導通した配線２３及びパッド２４が形成されている。なお、各パッド２４は、パッシベーション膜１４から露出している。
【００１９】
本発明の特徴である、抵抗体２５の構造及び製造方法について、さらに図３乃至図５を参照して説明する。図４及び図５は、図１の切断線III-IIIに沿う断面と同等の断面図である。
【００２０】
第１シリコン基板１１の回路面には、配線２３が所定間隔で形成され、第１シリコン基板１１及び配線２３上の全面にパッシベーション膜１４が形成されている（図３、図４（Ａ））。
【００２１】
配線２３上のパッシベーション膜１４に、ケミカルドライエッチング等によってコンタクトホール１４ａを形成する（図４（Ｂ））。このコンタクトホール１４ａは、その断面において、配線２３に向かって小径となるテーパ形状（すり鉢形状）に形成することが好ましい。
【００２２】
配線２３間及び両配線２３上のパッシベーション膜１４上全面に、抵抗体２５を成膜する（図４（Ｃ））。抵抗体２５は、コンタクトホール１４ａ部分で配線２３と導通している。抵抗体２５は、Ｎｉを含む金属、例えばＮｉＣｒやＮｉＦｅＣｒなどの、低ＴＣＲ材料により形成することが好ましい。
【００２３】
この抵抗体２５上に、抵抗体として使用する領域をレジスト層３１によりパターニングする（図４（Ｄ））。このレジスト層３１が形成されていない領域の抵抗体２５をミリングにより削除し、その後レジスト層３１を除去する（図４（Ｅ））。このミリング工程により、所定パターンの抵抗体２５が形成される（図３（Ｂ））。
【００２４】
両配線２３間の抵抗体２５上に、平面形状を規制する、絶縁バリア層としてのシリコン酸化膜２６を形成する（図４（Ｆ））。シリコン酸化膜２６は、例えばイオンエッチング法またはリフトオフ法で形成する。リフトオフ法で形成する場合は、抵抗体２５上であって、抵抗体２５として利用する領域以外の領域にレジスト層を形成した後、全体にシリコン酸化膜を成膜し、レジスト層及び該レジスト層上のシリコン酸化膜をリフトオフ法で除去する。
【００２５】
このシリコン酸化膜２６及び抵抗体２５上の全面に電極２７を形成する（図５（Ｇ））。電極２７は、低シート抵抗体である、例えばＡｌ-Ｃｕによって形成することが好ましい。
【００２６】
そうして、電極２７上であって、電極として使用する領域に、レジスト層３２をパターニングする（図５（Ｈ））。この実施形態では、各ホール１４ａの上部からシリコン酸化膜２６の縁部を含む領域にレジスト層３２を形成してある。
【００２７】
レジスト層３２が形成されていない領域の電極２７をウエットエッチング等により除去し、その後レジスト層３２を除去する（図５（Ｉ））。このウエットエッチング工程により、抵抗体２５の両端部に電極２７が導通形成される（図３（Ｂ））。
【００２８】
さらに、露出したシリコン酸化膜２６、電極２７及びパッシベーション膜１４全面を覆うように、パッシベーション膜１４を形成する（図３、図５（Ｊ））。
【００２９】
この実施形態では、シリコン酸化膜２６で覆われていている部分、つまり、低抵抗の電極２７と接触していないシリコン酸化膜２６の直下部分の抵抗体２５が「補正用抵抗」となる。このシリコン酸化膜２６の長さを変えれば、抵抗体２５の抵抗値を変えることができる。シリコン酸化膜２６はパターニングによって形成できるので、その形状誤差は小さく、高精度に抵抗値の設定、調整が可能になる。
【００３０】
次に、本発明の第二の実施形態の構造及び製造工程を、図６及び図７に示した。第二の実施形態は、リフトオフ工程の前に、ＮｉＦｅＣｒによる抵抗体２５の上に、第２抵抗体層としてＴａ層２５ａを形成したことが、図３乃至図５に示した第一の実施形態と相違するが、他の構造、製造工程は同一である。そこで、相違する構造及び工程についてのみ説明する。
【００３１】
図６の（Ａ）乃至（Ｅ）は、図４の（Ａ）乃至（Ｅ）の工程と同様である。抵抗体２５を成膜した後に、抵抗体２５の上に、第２抵抗体層としてＴａ層２５ａを成膜する。このＴａ層２５ａの上に、シリコン酸化膜２６を成膜する（図６（Ｆ））。このようにシリコン酸化膜２６を形成する前にＴａ層２５ａを形成することで、リフトオフ工程においてシリコン酸化膜２６を除去する領域の抵抗体２５が削られることがなく、該シリコン酸化膜２６により、抵抗体２５の長さをより正確に規制することができる。その後の、図７（Ｇ）乃至（Ｋ）の工程は、図４の（Ｆ）、図５の（Ｇ）乃至（Ｊ）の工程と同様である。
【００３２】
本発明を半導体圧力センサに適用した実施形態を示したが、本発明は、抵抗体層を有する他の半導体センサにも適用できる。
本発明の実施形態では圧力に感応する感応抵抗素子を使用したが、本発明は、加速度、磁場、磁気等他の物理量に感応する感応抵抗素子、例えば磁気抵抗効果素子を使用することもできる。
【図面の簡単な説明】
【００３３】
【図１】本発明を適用した半導体装置の実施形態を示す図である。
【図２】図１の切断線II-IIに沿う断面図である。
【図３】（Ａ）は図1の切断線III-IIIに沿う断面図、（Ｂ）は同切断部分の平面図である。
【図４】（Ａ）乃至（Ｆ）は同半導体装置の製造工程を示す、図３の断面図同様部分の断面図である。
【図５】（Ｇ）乃至（Ｊ）は、図４に示した製造工程の後の製造工程を示す、図３の断面図同様部分の断面図である。
【図６】（Ａ）乃至（Ｆ）は同第二の実施形態にかかる半導体装置の製造工程を示す断面図である。
【図７】（Ｇ）乃至（Ｋ）は、図６に示した第二の実施形態にかかる製造工程の後の製造工程を示す断面図である。
【符号の説明】
【００３４】
１０ ＳＯＩ基板
１１ 第１シリコン基板（他方のシリコン基板）
１２ シリコン酸化膜
１３ 第２シリコン基板（一方のシリコン基板）
１４ パッシベーション膜
２０ キャビティー
２１ ダイアフラム
２２ ピエゾ素子（感応抵抗素子）
２３ 配線（配線層）
２５ 抵抗体（抵抗体層）
２５ａ Ｔａ層
２６ シリコン酸化膜（絶縁バリア層）
Ｒ１ Ｒ４ 直列抵抗素子（ピエゾ素子）
Ｒ２ Ｒ３ 直列抵抗素子(ピエゾ素子）
ｄＲ４ ｄＲ２ 補正用抵抗素子（抵抗体）
Ｖout１ Ｖout２ 中点電圧
【技術分野】
【０００１】
本発明は、半導体装置にかかり、より具体的には、基板上に抵抗体が形成された半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来、半導体圧力センサ等の半導体装置では、センサ出力が環境、回路内の温度変化により変動するのを極力排除するために、ブリッジ回路が使用されている。例えば、半導体装置では固定抵抗として、直列接続したピエゾ抵抗体を二組並列接続し、直列接続したピエゾ抵抗体の間から中点電圧をセンサ出力として得ていた。温度特性など温度センサを補償するために、回路と組み込み抵抗体をシリコン基板に形成することがある。なお、抵抗体をシリコン基板上に製造する方法は、半導体の製造方法として特許文献１等によって提案されている。
【特許文献１】特開平７-３３５８３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
補正用の抵抗体は、半導体センサの仕様によって抵抗値を異ならせることが望まれる場合がある。しかし、従来の抵抗体の構造では、製造工程の途中でこの抵抗値を変更したり調整することができなかった。例えば、基板に半導体を製造するウエハ製造工程において、半導体と同じ工程で調整用の抵抗体を製造すると、その後の抵抗値の調整ができなかった。
【０００４】
かかる従来技術の問題に鑑みて本発明は、抵抗値の調整が容易な半導体装置及びその製造方法を得ることを目的とする。
【課題を解決するための手段】
【０００５】
前記目的を達成する本発明は、シリコン基板上に所定間隔で形成された配線層と、前記シリコン基板上及び前記両配線層上に形成されたパッシベーション膜と、前記両配線間の前記パッシベーション膜上に形成された抵抗体層と、前記抵抗体層上に形成された、各配線層と抵抗体層とを導通する電極層とを備え、前記抵抗体層上に、前記両電極層間における該抵抗体層の平面的な大きさを決める絶縁バリア層が形成されていること、に特徴を有する。
【０００６】
前記抵抗体層は、Ｎｉを含む金属層と、その上に形成したＴａ層により構成することが好ましい。
【０００７】
より実際的には、前記抵抗体層上の所定領域に前記絶縁バリア層が形成され、この絶縁バリア層及び前記抵抗体層上に前記電極層が形成され、前記電極層は、前記絶縁バリア層上で分断される。
【０００８】
前記パッシベーション膜には、前記電極層及び抵抗体層と前記配線層とを導通するコンタクトホールが、前記配線層側に小径となるようにテーパさせて形成されていることが好ましい。
【０００９】
前記コンタクトホールは、前記配線層が露出しないように前記抵抗体層で覆うことが好ましい。
実際的には、前記電極層の抵抗値は、前記抵抗体の抵抗値よりも小さくする。
前記抵抗体は、前記絶縁バリア層及び電極層で覆うことが好ましい。
【００１０】
本発明は、２枚のシリコン基板が酸化膜を挟んで貼り合わされたＳＯＩ基板の一方のシリコン基板にキャビティーが形成され、他方のシリコン基板及び酸化膜によってダイアフラムが形成された半導体圧力センサであって、この他方のシリコン基板が前記シリコン基板である半導体装置に適用することが好ましい。この半導体装置において、前記他方のシリコン基板のダイアフラム部分には感応抵抗素子が、ブリッジ回路を構成するように前記ダイアフラムの輪郭に沿って形成されていて、前記抵抗体層は、前記ブリッジ回路の中点電圧を調整する抵抗素子として、前記ブリッジ回路の中点を挟んだ対角位置に一対形成される。この構成によれば、抵抗素子の抵抗値をより正確に調整し、変更することができる。
【００１１】
本発明の製造方法による態様では、シリコン基板上に所定間隔で配線層が形成され、該シリコン基板上及び配線層上にパッシベーション膜が形成された半導体基板上に、前記パッシベーション膜上に抵抗体層を形成する工程と、前記抵抗体層を抵抗体層として利用する領域以外の領域を除去する工程と、前記抵抗体層上に、前記電極層間における該抵抗体層の平面的な大きさを決める絶縁バリア層を形成する工程と、前記絶縁バリア層及び前記固定抵抗体層上に電極層を形成する工程と、前記電極層を、前記配線層上の所定領域以外の領域を除去する工程と、を有することを有することに特徴を有する。
【００１２】
実際的には、前記抵抗体層を形成する工程の前に、前記両配線上のパッシベーション膜にコンタクトホールを形成する工程を含む。
【００１３】
前記絶縁バリア層を形成する工程は、抵抗体層として利用する領域以外の領域にレジスト層を形成した後、全体にシリコン酸化膜を成膜し、レジスト層及び該レジスト層上のシリコン酸化膜をリフトオフで除去する工程を含む異が好ましい。前記絶縁バリア層をリフトオフ工程で形成する場合は、リフトオフ工程の前に、前記抵抗体層の最上層にＴａ層を成膜する工程を含むことが好ましい。Ｔａ層を形成することで、リフトオフ工程において抵抗体層が削られることが無くなる。
【発明の効果】
【００１４】
以上の通り本発明によれば、抵抗体の上に、抵抗体の平面形状を定める絶縁バリア層を設けたので、抵抗体の長さの調整が容易に、しかも正確にできる。
【発明を実施するための最良の形態】
【００１５】
以下本発明について、図に示した実施形態に基づいて説明する。図１は、本発明をの半導体装置を半導体センサに適用した半導体センサの実施形態を示す図である。この半導体センサは、直列に接続された直列抵抗素子Ｒ１、Ｒ４と直列抵抗素子Ｒ２、Ｒ３の２組が、グランドに接続されるノードＧＮＤと定電流電源（図示せず）からの入力ノードＶｉｎとの間に並列接続され、定電流電源から入力ノードＶｉｎを介して供給された定電流が、直列抵抗素子Ｒ１、Ｒ４と直列抵抗素子Ｒ２、Ｒ３に流れる。そうして直列抵抗素子Ｒ１、Ｒ４の間に生じる中点電圧Ｖout１及び直列抵抗素子Ｒ２、Ｒ３の間に生じる中点電圧Ｖout２が、センサ出力として取り出される。この実施形態の抵抗素子Ｒ１乃至Ｒ４は圧力に感応するピエゾ素子であるが、磁気に感応する磁気抵抗素子などの感応抵抗素子が使用できる。
【００１６】
次に、半導体圧力センサ１に本発明を適用した、抵抗素子Ｒ１乃至Ｒ４がピエゾ素子である半導体圧力センサについて、図１乃至図３を参照して説明する。この実施形態では、補正用抵抗素子に特徴がある。図１は半導体圧力センサ１の平面図、図２は図１の切断線II-IIに沿う断面図、図３の（Ａ）は、図１の切断線III-IIIに沿う断面図、（Ｂ）は同部分の平面図である。
【００１７】
この半導体圧力センサ１は、平面視矩形を呈していて、中央の矩形部分がダイアフラム２１を形成している。ダイアフラム２１の各辺上に、抵抗素子Ｒ１乃至Ｒ４としてピエゾ素子２２が形成され、各ピエゾ素子２２は配線２３によって導通されている。ピエゾ素子２２の間に、配線２３と接続されたパッド２４が設けられている。さらに中点を挟んだ対向位置である、図１の左上側のピエゾ素子２２（Ｒ２）とパッド２４（Ｖｏｕｔ２）との間に抵抗体２５（補正用抵抗素子ｄＲ２）が形成され、図１の右下側のピエゾ素子２２（Ｒ２）とパッド２４（Ｖｏｕｔ１）との間に抵抗体２５（補正用抵抗素子ｄＲ２）が形成されている。配線２３は、通常、Ａｌ-Ｓｉによって形成されている。抵抗体２５は、ＴＣＲの小さい金属抵抗膜、例えばニッケル鉄クロム合金（ＮｉＦｅＣｒ）膜で形成される。さらに好ましくは、最上層（ＮｉＦｅＣｒ膜の上）にはタンタル（Ｔａ）を成膜する。抵抗体２５は、本実施形態では出力電圧をオフセットさせるために設けているが、他の実施例としては、温度補正用に設けられたものも考えられる。
【００１８】
半導体圧力センサ１の断面構造について、図２及び図３（Ａ）を参照して説明する。この半導体圧力センサ１は、ピエゾ素子２２、配線２３及びパッド２４が形成されたＳＯＩ（シリコン・オン・インシュレータ）基板１０から形成されている。ＳＯＩ基板１０は、第１シリコン基板１１と第２シリコン基板１３とが、酸化膜であるシリコン酸化膜（Ｓｉ０2）１２を介して貼り合わされている。第１シリコン基板１１の回路面（上側面）には、シリコンナイトライドＳｉ3Ｎ4などによるパッシベーション膜（ＰＳＶ）１４が形成されていて、このパッシベーション膜１４の下に、ブリッジ回路を形成するように、感応抵抗素子としてのピエゾ素子２２、ピエゾ素子２２に導通した配線２３及びパッド２４が形成されている。なお、各パッド２４は、パッシベーション膜１４から露出している。
【００１９】
本発明の特徴である、抵抗体２５の構造及び製造方法について、さらに図３乃至図５を参照して説明する。図４及び図５は、図１の切断線III-IIIに沿う断面と同等の断面図である。
【００２０】
第１シリコン基板１１の回路面には、配線２３が所定間隔で形成され、第１シリコン基板１１及び配線２３上の全面にパッシベーション膜１４が形成されている（図３、図４（Ａ））。
【００２１】
配線２３上のパッシベーション膜１４に、ケミカルドライエッチング等によってコンタクトホール１４ａを形成する（図４（Ｂ））。このコンタクトホール１４ａは、その断面において、配線２３に向かって小径となるテーパ形状（すり鉢形状）に形成することが好ましい。
【００２２】
配線２３間及び両配線２３上のパッシベーション膜１４上全面に、抵抗体２５を成膜する（図４（Ｃ））。抵抗体２５は、コンタクトホール１４ａ部分で配線２３と導通している。抵抗体２５は、Ｎｉを含む金属、例えばＮｉＣｒやＮｉＦｅＣｒなどの、低ＴＣＲ材料により形成することが好ましい。
【００２３】
この抵抗体２５上に、抵抗体として使用する領域をレジスト層３１によりパターニングする（図４（Ｄ））。このレジスト層３１が形成されていない領域の抵抗体２５をミリングにより削除し、その後レジスト層３１を除去する（図４（Ｅ））。このミリング工程により、所定パターンの抵抗体２５が形成される（図３（Ｂ））。
【００２４】
両配線２３間の抵抗体２５上に、平面形状を規制する、絶縁バリア層としてのシリコン酸化膜２６を形成する（図４（Ｆ））。シリコン酸化膜２６は、例えばイオンエッチング法またはリフトオフ法で形成する。リフトオフ法で形成する場合は、抵抗体２５上であって、抵抗体２５として利用する領域以外の領域にレジスト層を形成した後、全体にシリコン酸化膜を成膜し、レジスト層及び該レジスト層上のシリコン酸化膜をリフトオフ法で除去する。
【００２５】
このシリコン酸化膜２６及び抵抗体２５上の全面に電極２７を形成する（図５（Ｇ））。電極２７は、低シート抵抗体である、例えばＡｌ-Ｃｕによって形成することが好ましい。
【００２６】
そうして、電極２７上であって、電極として使用する領域に、レジスト層３２をパターニングする（図５（Ｈ））。この実施形態では、各ホール１４ａの上部からシリコン酸化膜２６の縁部を含む領域にレジスト層３２を形成してある。
【００２７】
レジスト層３２が形成されていない領域の電極２７をウエットエッチング等により除去し、その後レジスト層３２を除去する（図５（Ｉ））。このウエットエッチング工程により、抵抗体２５の両端部に電極２７が導通形成される（図３（Ｂ））。
【００２８】
さらに、露出したシリコン酸化膜２６、電極２７及びパッシベーション膜１４全面を覆うように、パッシベーション膜１４を形成する（図３、図５（Ｊ））。
【００２９】
この実施形態では、シリコン酸化膜２６で覆われていている部分、つまり、低抵抗の電極２７と接触していないシリコン酸化膜２６の直下部分の抵抗体２５が「補正用抵抗」となる。このシリコン酸化膜２６の長さを変えれば、抵抗体２５の抵抗値を変えることができる。シリコン酸化膜２６はパターニングによって形成できるので、その形状誤差は小さく、高精度に抵抗値の設定、調整が可能になる。
【００３０】
次に、本発明の第二の実施形態の構造及び製造工程を、図６及び図７に示した。第二の実施形態は、リフトオフ工程の前に、ＮｉＦｅＣｒによる抵抗体２５の上に、第２抵抗体層としてＴａ層２５ａを形成したことが、図３乃至図５に示した第一の実施形態と相違するが、他の構造、製造工程は同一である。そこで、相違する構造及び工程についてのみ説明する。
【００３１】
図６の（Ａ）乃至（Ｅ）は、図４の（Ａ）乃至（Ｅ）の工程と同様である。抵抗体２５を成膜した後に、抵抗体２５の上に、第２抵抗体層としてＴａ層２５ａを成膜する。このＴａ層２５ａの上に、シリコン酸化膜２６を成膜する（図６（Ｆ））。このようにシリコン酸化膜２６を形成する前にＴａ層２５ａを形成することで、リフトオフ工程においてシリコン酸化膜２６を除去する領域の抵抗体２５が削られることがなく、該シリコン酸化膜２６により、抵抗体２５の長さをより正確に規制することができる。その後の、図７（Ｇ）乃至（Ｋ）の工程は、図４の（Ｆ）、図５の（Ｇ）乃至（Ｊ）の工程と同様である。
【００３２】
本発明を半導体圧力センサに適用した実施形態を示したが、本発明は、抵抗体層を有する他の半導体センサにも適用できる。
本発明の実施形態では圧力に感応する感応抵抗素子を使用したが、本発明は、加速度、磁場、磁気等他の物理量に感応する感応抵抗素子、例えば磁気抵抗効果素子を使用することもできる。
【図面の簡単な説明】
【００３３】
【図１】本発明を適用した半導体装置の実施形態を示す図である。
【図２】図１の切断線II-IIに沿う断面図である。
【図３】（Ａ）は図1の切断線III-IIIに沿う断面図、（Ｂ）は同切断部分の平面図である。
【図４】（Ａ）乃至（Ｆ）は同半導体装置の製造工程を示す、図３の断面図同様部分の断面図である。
【図５】（Ｇ）乃至（Ｊ）は、図４に示した製造工程の後の製造工程を示す、図３の断面図同様部分の断面図である。
【図６】（Ａ）乃至（Ｆ）は同第二の実施形態にかかる半導体装置の製造工程を示す断面図である。
【図７】（Ｇ）乃至（Ｋ）は、図６に示した第二の実施形態にかかる製造工程の後の製造工程を示す断面図である。
【符号の説明】
【００３４】
１０ ＳＯＩ基板
１１ 第１シリコン基板（他方のシリコン基板）
１２ シリコン酸化膜
１３ 第２シリコン基板（一方のシリコン基板）
１４ パッシベーション膜
２０ キャビティー
２１ ダイアフラム
２２ ピエゾ素子（感応抵抗素子）
２３ 配線（配線層）
２５ 抵抗体（抵抗体層）
２５ａ Ｔａ層
２６ シリコン酸化膜（絶縁バリア層）
Ｒ１ Ｒ４ 直列抵抗素子（ピエゾ素子）
Ｒ２ Ｒ３ 直列抵抗素子(ピエゾ素子）
ｄＲ４ ｄＲ２ 補正用抵抗素子（抵抗体）
Ｖout１ Ｖout２ 中点電圧
【特許請求の範囲】
【請求項１】
シリコン基板上に所定間隔で形成された配線層と、
前記シリコン基板上及び前記両配線層上に形成されたパッシベーション膜と、
前記両配線間の前記パッシベーション膜上に形成された抵抗体層と、
前記抵抗体層上に形成された、各配線層と抵抗体層とを導通する電極層とを備え、
前記抵抗体層上に、前記両電極層間における該抵抗体層の平面的な大きさを決める絶縁バリア層が形成されていることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、前記抵抗体層は、Ｎｉを含む金属層と、その上に形成されたＴａ層からなる半導体装置。
【請求項３】
請求項１または２記載の半導体装置において、前記抵抗体層上の所定領域に前記絶縁バリア層が形成され、この絶縁バリア層及び前記抵抗体層上に前記電極層が形成され、前記電極層は、前記絶縁バリア層上で分断されている半導体装置。
【請求項４】
請求項１乃至３のいずれか一項記載の半導体装置において、前記パッシベーション膜には、前記電極層及び抵抗体層と前記配線層とを導通するコンタクトホールが、前記配線層側に小径となるようにテーパさせて形成されている半導体装置。
【請求項５】
請求項４記載の半導体装置において、前記コンタクトホールは、前記配線層が露出しないように前記抵抗体層で覆われている半導体センサ。
【請求項６】
請求項１乃至５のいずれか一項記載の半導体装置において、前記電極層は、前記抵抗体よりも抵抗値が小さい半導体装置。
【請求項７】
請求項１乃至６のいずれか一項記載の半導体装置において、前記抵抗体は、前記絶縁バリア層及び電極層で覆われている半導体装置。
【請求項８】
請求項１乃至７のいずれか一項記載の半導体装置は、２枚のシリコン基板が酸化膜を挟んで貼り合わされたＳＯＩ基板の一方のシリコン基板にキャビティーが形成され、他方のシリコン基板及び酸化膜によってダイアフラムが形成された半導体圧力センサであって、この他方のシリコン基板上に前記各層が形成されている半導体装置。
【請求項９】
請求項８記載の半導体装置において、前記他方のシリコン基板のダイアフラム部分には感応抵抗素子が、ブリッジ回路を構成するように前記ダイアフラムの輪郭に沿って形成されていて、前記抵抗体層は、前記ブリッジ回路の中点電圧を調整する抵抗素子として、前記ブリッジ回路の中点を挟んだ対角位置に一対形成されている半導体装置。
【請求項１０】
シリコン基板上に所定間隔で配線層が形成され、該シリコン基板上及び配線層上にパッシベーション膜が形成された半導体基板上に、
前記パッシベーション膜上に抵抗体層を形成する工程と、
前記抵抗体層を抵抗体層として利用する領域以外の領域を除去する工程と、
前記抵抗体層上に、前記電極層間における該抵抗体層の平面的な大きさを決める絶縁バリア層を形成する工程と、
前記絶縁バリア層及び前記固定抵抗体層上に電極層を形成する工程と、
前記電極層を、前記配線層上の所定領域以外の領域を除去する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１０記載の半導体装置の製造方法において、前記抵抗体層を形成する工程の前に、前記両配線上のパシベーション膜にコンタクトホールを形成する工程を含む半導体装置の製造方法。
【請求項１２】
請求項１０または１１記載の半導体装置の製造方法において、前記絶縁バリア層を形成する工程は、抵抗体層として利用する領域以外の領域にレジスト層を形成した後、全体にシリコン酸化膜を成膜し、レジスト層及び該レジスト層上のシリコン酸化膜をリフトオフで除去する工程を含む半導体装置の製造方法。
【請求項１３】
請求項１２記載の半導体装置の製造方法において、前記絶縁バリア層を形成する前に、前記抵抗体層の最上層にＴａ層を成膜する工程を含む半導体装置の製造方法。
【請求項１】
シリコン基板上に所定間隔で形成された配線層と、
前記シリコン基板上及び前記両配線層上に形成されたパッシベーション膜と、
前記両配線間の前記パッシベーション膜上に形成された抵抗体層と、
前記抵抗体層上に形成された、各配線層と抵抗体層とを導通する電極層とを備え、
前記抵抗体層上に、前記両電極層間における該抵抗体層の平面的な大きさを決める絶縁バリア層が形成されていることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、前記抵抗体層は、Ｎｉを含む金属層と、その上に形成されたＴａ層からなる半導体装置。
【請求項３】
請求項１または２記載の半導体装置において、前記抵抗体層上の所定領域に前記絶縁バリア層が形成され、この絶縁バリア層及び前記抵抗体層上に前記電極層が形成され、前記電極層は、前記絶縁バリア層上で分断されている半導体装置。
【請求項４】
請求項１乃至３のいずれか一項記載の半導体装置において、前記パッシベーション膜には、前記電極層及び抵抗体層と前記配線層とを導通するコンタクトホールが、前記配線層側に小径となるようにテーパさせて形成されている半導体装置。
【請求項５】
請求項４記載の半導体装置において、前記コンタクトホールは、前記配線層が露出しないように前記抵抗体層で覆われている半導体センサ。
【請求項６】
請求項１乃至５のいずれか一項記載の半導体装置において、前記電極層は、前記抵抗体よりも抵抗値が小さい半導体装置。
【請求項７】
請求項１乃至６のいずれか一項記載の半導体装置において、前記抵抗体は、前記絶縁バリア層及び電極層で覆われている半導体装置。
【請求項８】
請求項１乃至７のいずれか一項記載の半導体装置は、２枚のシリコン基板が酸化膜を挟んで貼り合わされたＳＯＩ基板の一方のシリコン基板にキャビティーが形成され、他方のシリコン基板及び酸化膜によってダイアフラムが形成された半導体圧力センサであって、この他方のシリコン基板上に前記各層が形成されている半導体装置。
【請求項９】
請求項８記載の半導体装置において、前記他方のシリコン基板のダイアフラム部分には感応抵抗素子が、ブリッジ回路を構成するように前記ダイアフラムの輪郭に沿って形成されていて、前記抵抗体層は、前記ブリッジ回路の中点電圧を調整する抵抗素子として、前記ブリッジ回路の中点を挟んだ対角位置に一対形成されている半導体装置。
【請求項１０】
シリコン基板上に所定間隔で配線層が形成され、該シリコン基板上及び配線層上にパッシベーション膜が形成された半導体基板上に、
前記パッシベーション膜上に抵抗体層を形成する工程と、
前記抵抗体層を抵抗体層として利用する領域以外の領域を除去する工程と、
前記抵抗体層上に、前記電極層間における該抵抗体層の平面的な大きさを決める絶縁バリア層を形成する工程と、
前記絶縁バリア層及び前記固定抵抗体層上に電極層を形成する工程と、
前記電極層を、前記配線層上の所定領域以外の領域を除去する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１０記載の半導体装置の製造方法において、前記抵抗体層を形成する工程の前に、前記両配線上のパシベーション膜にコンタクトホールを形成する工程を含む半導体装置の製造方法。
【請求項１２】
請求項１０または１１記載の半導体装置の製造方法において、前記絶縁バリア層を形成する工程は、抵抗体層として利用する領域以外の領域にレジスト層を形成した後、全体にシリコン酸化膜を成膜し、レジスト層及び該レジスト層上のシリコン酸化膜をリフトオフで除去する工程を含む半導体装置の製造方法。
【請求項１３】
請求項１２記載の半導体装置の製造方法において、前記絶縁バリア層を形成する前に、前記抵抗体層の最上層にＴａ層を成膜する工程を含む半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１１−８２１９５（Ｐ２０１１−８２１９５Ａ）
【公開日】平成２３年４月２１日（２０１１．４．２１）
【国際特許分類】
【出願番号】特願２００８−２３５０３（Ｐ２００８−２３５０３）
【出願日】平成２０年２月４日（２００８．２．４）
【出願人】（００００１００９８）アルプス電気株式会社 (4,263)
【Ｆターム（参考）】
【公開日】平成２３年４月２１日（２０１１．４．２１）
【国際特許分類】
【出願日】平成２０年２月４日（２００８．２．４）
【出願人】（００００１００９８）アルプス電気株式会社 (4,263)
【Ｆターム（参考）】
[ Back to top ]