【課題】溝の側面上における金属膜の膜剥がれの発生を防止することができながら、Ｃｕ配線中のＭｎの残留量を低減させることができる、半導体装置の製造方法を提供する。
【解決手段】第１配線５上に、ＳｉおよびＯを含む第２絶縁層６が形成された後、第２絶縁層６に、第２溝１１およびビアホール１２が形成される。次に、スパッタ法により、溝の内面およびビアホールの内面に、ＭｎＯからなる金属膜１８が被着される。このとき、第２溝１１の内面およびビアホール１２の側面には、スパッタリングのエネルギーによって、金属膜１８中のＭｎＯが入り込み、ＭｎＳｉＯからなる第２バリア膜１３が形成される。そして、金属膜１８におけるビアホール１２の底面に形成された部分が除去された後、ビアホール１２にビア１５が埋設されるとともに、第２溝１１に第２配線１４が埋設される。 （もっと読む）

【課題】例えばＣｕ膜に対するバリヤ性及び密着性を高く維持することができる層構造を形成する成膜方法を提供する。
【解決手段】真空引き可能になされた処理容器１３２内で、表面に凹部２を有する被処理体Ｗの表面に成膜処理を施す成膜方法において、遷移金属含有原料ガスを用いて熱処理により遷移金属含有膜２１０を形成する遷移金属含有膜形成工程と、元素周期表のVIII族の元素を含む金属膜２１２を形成する金属膜形成工程とを有するようにする。これにより、例えばＣｕ膜に対するバリヤ性及び密着性を高く維持する。 （もっと読む）

【課題】本発明は液晶表示装置用アレイ基板製造用のエッチングテープを提供する。
【解決手段】本発明のエッチングテープは、ベースシート及びベースシート上にゲルタイプのエッチング物質が塗布されて形成されたエッチング物質層を含む。このエッチングテープは、透明絶縁基板上にゲート電極、ストレージキャパシターの第１電極、ゲート配線を形成する段階、ゲート絶縁膜、アクティブ層、オーミック接触層、ソース電極及びドレーン電極を形成し、誘電体層及びストレージキャパシターの第２電極を形成し、データ配線を形成する段階、画素電極を形成し、ゲートパッド電極を形成し、データパッド電極を形成する段階、保護層を形成する段階及びゲートパッド電極上に形成された保護層とデータパッド電極上に形成された保護層をエッチングすることでコンタクトホールを形成する段階を含む液晶表示装置用アレイ基板の製造方法に利用される。 （もっと読む）

【要 約】
【課題】剥離しない上部配線膜を形成する。
【解決手段】
下部配線膜１１とコンタクトする部分や、ＳｉＮ層１２の表面に、インクジェット法によってＩｎ微粒子が分散された第一の印刷液を塗布し、焼成して酸化Ｉｎから成る無機接着膜１３を形成し、無機接着膜１３の表面にＡｇ微粒子が分散された第二の印刷液を塗布し、焼成して上部配線膜１４を形成する。無機接着膜１３は、下部配線膜１１表面のＭｏＮ層２３及びガラス基板１０上のＳｉＮ層１２と、上部配線膜１４と接着性が高いので、上部配線膜１４が剥離しない。 （もっと読む）

【課題】 最新のスケーリング技術の要件に適応することができ、適切に機能する実行可能なビアを一貫して生成できる、改善されたビア製造プロセスを提供すること。
【解決手段】 改善された高アスペクト比ビア及びそれを形成するための技術が提供される。１つの態様において、銅めっきされた高アスペクト比ビアを製造する方法が提供される。この方法は、以下のステップを含む。誘電体層内に高アスペクト比ビアをエッチングする。高アスペクト比ビア内及び誘電体層の１つ又は複数の表面の上に、拡散バリア領域を堆積させる。拡散バリア層の上に銅層を堆積させる。銅層の上にルテニウム層を堆積させる。高アスペクト比ビアを、ルテニウム層の上にめっきされた銅で充填する。この方法によって形成される銅めっきされた高アスペクト比ビアも提供される。 （もっと読む）

【課題】信号配線の電子ノイズをより低減させた電磁波検出素子を提供する。
【解決手段】走査配線１０１（２）、信号配線３、及び共通配線１０２（１８）をセンサ部１０３よりも下層に各々絶縁膜を介して設けられた異なる金属層により形成されており、信号配線３を走査配線１０１及び共通配線１０２よりも厚く形成した。 （もっと読む）

【課題】コンタクトプラグ上に直接形成される下地層の結晶配向性を良好にし、さらにこの下地層の平坦性をも良好にすることで、下部電極や強誘電体膜の結晶配向性の改善を図った強誘電体メモリ装置の製造方法を提供する。
【解決手段】基板の上方に導電性の下地層を形成する工程と、下地層の上方に第１電極と強誘電体膜と第２電極とを積層する工程と、を含む強誘電体メモリ装置の製造方法である。下地層の形成工程は、プラグ２０を含む層間絶縁膜２６上に、自己配向性を有する導電材料からなる導電層４１１を形成する工程と、導電層４１１を窒素雰囲気中で熱処理し、窒化導電層４１２とする工程と、窒化導電層４１２を、シリコン酸化膜研磨用のスラリーを用いたＣＭＰ法によって低研磨速度で平坦化処理し、プラグ２０を含む層間絶縁膜２６上を覆った状態の平坦化窒化チタン層４１とする工程と、を含む。 （もっと読む）

【課題】開口率の高い半導体装置又はその製造方法を提供する。また、消費電力の低い半導体装置又はその製造方法を提供する。
【解決手段】ゲート電極として機能する透光性を有する導電層と、該透光性を有する導電層上に形成されるゲート絶縁膜と、ゲート電極として機能する透光性を有する導電層上にゲート絶縁膜を介して半導体層と、半導体層に電気的に接続されたソース電極又はドレイン電極として機能する透光性を有する導電層とで構成されている。 （もっと読む）

【課題】簡単な工程で絶縁膜、半導体膜、導電膜等の膜パターンを有する基板を作製する方法を提供する。また、層間絶縁膜、平坦化膜、ゲート絶縁膜等の絶縁膜、配線、電極、端子等の導電膜、半導体膜等の半導体素子の各部位の膜を形成する方法を提供する。また、低コストで、スループットや歩留まりの高い半導体装置の作製方法を提供する。
【解決手段】ガリウムと亜鉛を含む液滴を吐出して、基板上に膜パターンを形成する。または、印刷法により、基板上にガリウムと亜鉛を含む材料を用いて膜パターンを形成する。 （もっと読む）

【課題】従来の半導体装置の製造方法には、さらなる効率化が困難であるという課題がある。
【解決手段】第１基板４１に設けられた第１半導体層５１の表示面側に、平面視で第１半導体層５１の一部に重なる第１導電パターン１０７を形成する工程と、第１導電パターンをマスクとして第１半導体層５１に不純物を注入する第１注入工程と、前記第１注入工程の後に、第１導電パターン１０７の一部を除去して、第１導電パターン１０７と第１半導体層５１とが平面視で重なる領域である第１重畳領域１１３ａを縮小する縮小工程と、前記縮小工程の後に、ゲート電極部５７をマスクとして第１半導体層５１に前記不純物を注入する第２注入工程と、を有することを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】半導体装置とその製造方法において、絶縁膜のホール内に形成される導電性プラグ等の導電性材料のコンタクト抵抗が基板面内でばらつくのを防止すること。
【解決手段】シリコン基板３０の上方に第１の層間絶縁膜４５を形成する工程と、第１の層間絶縁膜４５の上方に強誘電体キャパシタQを形成する工程と、強誘電体キャパシタQの上方に、水素バリア絶縁膜５５、５７、６２と第２の層間絶縁膜５８とを有する積層膜を形成する工程と、エッチングにより積層膜にホール５８ｂ、５８ｃを形成する工程と、ホール５８ｂ、５８ｃ内に金属配線（導電性材料）６９を埋め込む工程とを有し、ホール５８ｂ、５８ｃを形成する工程において、水素バリア絶縁膜５５、５７、６２のエッチングを、第２の層間絶縁膜５８のエッチングとは異なるエッチング手法で行う半導体装置の製造方法による。 （もっと読む）

【課題】特性が向上した半導体装置の製造方法及び半導体装置を提供すること。
【解決手段】本発明にかかる半導体装置の製造方法では、まず、絶縁性基板１上にゲート電極２を形成し、ゲート電極２上にゲート絶縁膜３を成膜する。そして、ゲート絶縁膜３上に非晶質半導体膜１４を成膜し、非晶質半導体膜１４に対して、レーザーアニールを行い、非晶質半導体膜１４を微結晶半導体膜４に変換する。その後、微結晶半導体膜４に対してフッ酸処理を施し、フッ酸処理が施された微結晶半導体膜４上に、パターン端が微結晶半導体膜４のパターン端より外側に配置され、パターン端近傍においてゲート絶縁膜３と接するように非晶質半導体膜１４を形成する。 （もっと読む）

【課題】半導体装置とその製造方法において、エッチング生成物を直接観察することなくその有無を判断すること。
【解決手段】シリコン基板１の上方に、第１の導電膜１９、強誘電体膜２０、及び第２の導電膜２１を形成する工程と、第２の導電膜２１をパターニングして上部電極２１ａにする工程と、強誘電体膜２０をパターニングしてキャパシタ誘電体膜２０ａにする工程と、レジストパターン３０をマスクにして、該レジストパターン３０の側面を後退させながら、第１の導電膜１９をエッチングし、下部電極１９ａを形成する工程と、上部電極２０ａの上面のうち、レジストパターン３０の後退を反映して他の領域よりも高位となった段差面２１ｘの幅を測定する工程と、段差面２１ｘの幅C₁に基づいて、キャパシタ誘電体膜２０ａの側面に付着したエッチング生成物の有無を判断する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】メモリセル領域の外部から内部への還元性元素の侵入を抑制するための半導体装置を提供する。
【解決手段】下部電極２６、第１誘電体膜２７、上部電極３１の積層構造からなるキャパシタＱを有するメモリセル領域Ａの周囲に形成され、下側導電膜２４〜２６、第２誘電体膜２７、上側導電膜２８〜３０を含む積層構造を有する環状パターン３３を半導体基板１の上方に有し、さらに、環状パターン３３の上下には、メモリセル領域Ａをさらに囲む導電性パターン、導電プラグを有している。 （もっと読む）

【課題】基板上の受動素子を用いてインピーダンス制御を行うために、高精度の抵抗部を容易に形成する。
【解決手段】半導体装置１２１の能動面１２１ａの周縁部には、複数の電極パッド２４が配列形成され、半導体装置１２１の能動面全体に保護膜としてのパッシベーション膜２６が形成されており、上述した各電極パッド２４の表面に、パッシベーション膜２６の開口部２６ａが形成されている。パッシベーション膜２６上には、応力緩和性の高い有機樹脂膜が形成される。そのパッシベーション膜２６の表面であって、電極パッド列２４ａの内側には、樹脂突起１２が形成されている。樹脂突起１２は、半導体装置１２１の能動面１２１ａから突出して形成され、略同一高さで直線状に延在しており、電極パッド列２４ａと平行に配設されている。 （もっと読む）

【課題】絶縁膜中の水分による配線メタルの腐食を防止することができ、配線の信頼性向上をはる。
【解決手段】埋め込み配線を有する半導体装置であって、一部に配線用溝１１３が形成された配線間絶縁膜１１１，１１２と、配線間絶縁膜１１１，１１２の配線用溝１１３内に埋め込み形成され、且つ配線用溝１１３の側壁面との間にギャップを有する金属配線層１１５と、配線層１１５の側壁面と上面を覆うように形成された耐水性バリア層１１８とを備えた。 （もっと読む）

【課題】簡単な原理、構造による新規なパターン配線シート、その製造方法、電子デバイスチップ及びその製造方法を提供する。
【解決手段】パターン配線シートあるいは電子デバイスチップは、紙、樹脂等、あるいは両者のハイブリッド材料である台紙基材上に粘着層を介して設けられた可撓性シート基材の表面に、インクジェッド原理の噴射ヘッドを使用して、電気的機能発現材料により形成される電気機能発現材料層を形成するので、新規なパターン配線シートあるいは電子デバイスチップを実現することが可能となる。 （もっと読む）

【課題】耐熱性の高い仮基板から耐熱性の低いフィルム基板に移載して形成薄膜トランジスタパネルにおいて、絶縁膜の貫通孔内に設けられた有底筒状の画素電極（薄膜）の底部周辺部が破損しにくいようにする製造方法の提供。
【解決手段】仮基板５１上に分離層５２、下地絶縁膜１およびゲート絶縁膜４を形成する。下地絶縁膜１およびゲート絶縁膜４に貫通孔１２を形成して、分離層５２の上面側に凹部１２ａが形成される。貫通孔１２および凹部１２ａの部分に有底筒状の画素電極１３を形成する。画素電極１３およびゲート絶縁膜４上に窒化シリコン等からなる補強膜４１を形成し、その上にフィルム基板４２を接着層４３を介して接着した後、仮基板５１および分離層５２を除去する。この状態では、画素電極１３の底部が下地絶縁膜１の下側に突出されるが、補強膜４１により、画素電極１３の底部周辺部が破損しにくいようにすることができる。 （もっと読む）

【課題】コンタクトホールの開口が容易であり、歩留まりが改善され、キャパシタ特性が向上した強誘電体メモリ等の半導体装置の製造方法を提供する。
【解決手段】半導体基板１上に層間絶縁膜６を形成する工程と、層間絶縁膜６を貫通し半導体基板表面を露出する第１のホール及び第２のホールを形成する工程と、第１のホール及び第２のホールにそれぞれ導電膜を埋め込んで第１のプラグ１０及び第２のプラグ１０を形成する工程と、層間絶縁膜６上に第１のプラグ１０と接続し、順に積層された導電性バリア膜、下部電極、誘電体膜、及び上部電極を有するキャパシタＣを形成する工程と、キャパシタＣ、層間絶縁膜６、及び第２のプラグ１０を覆うように少なくとも１つのＡｌＯＮ層を有する水素バリア膜２０を形成する工程と、を備える。 （もっと読む）

【課題】金属微粒子分散体の基板への塗布と加熱処理による焼結とにより基板上に形成される金属膜からなる金属膜パターンの焼結性を向上させ、さらに金属膜パターンと基板との密着性を向上させることができる金属膜パターンの製造方法を提供する。
【解決手段】基板表面上に金属微粒子分散体を塗布する工程と、前記金属微粒子分散体を乾燥して金属膜前駆体を形成する工程と、前記金属膜前駆体にエネルギー線を照射して金属膜化領域を形成する工程と、誘導加熱法による加熱により前記金属膜化領域の近傍の前記金属膜前駆体をさらに金属膜化する工程と前記金属膜前駆体を除去する工程とからなる。 （もっと読む）