【課題】複数の異なる配線箇所に単一のコンタクト電極を形成した構造を有する半導体装置において、製造歩留まりを向上させる。
【解決手段】半導体基板１の主面の第１方向Ａに延在し、その主面上にゲート絶縁膜ＧＺ１を介して形成され、側壁にサイドウォールスペーサ５を備えたゲート電極ＧＥ３と、その側方下部である第１部分Ｊに達するソース／ドレイン領域ｐ１Ｊと、半導体基板１の主面を覆うようにして順に形成された、エッチング速度の異なる窒化シリコン膜６および酸化シリコン膜７を有する半導体装置であって、第１部分Ｊにおいて、ゲート電極ＧＥ３はサイドウォールスペーサ５に覆われておらず、ゲート電極ＧＥ３の上面、側面およびソース／ドレイン領域ｐ１Ｊは、シリサイド層４Ｊによって覆われることで電気的に接続され、シリサイド層４Ｊにはノードコンタクト電極ＮＣ２が電気的に接続されている。 （もっと読む）

【課題】バリアメタルが薄い場合でもＡｌ配線のモフォロジ及びエレクトロマイグレーションを改善することができる半導体装置の製造方法を得る。
【解決手段】まず、半導体基板１１上にＳｉＯ_２層間膜１３（酸化膜）を形成する。次に、ＳｉＯ_２層間膜１３上にＴｉ膜１８を形成する。次に、Ｔｉ膜１８上にＴｉＮ膜３２を形成する。次に、ＴｉＮ膜３２上にＡｌ配線３３を形成する。ここで、Ｔｉ膜１８を形成する工程において、圧力が０．３Ｐａ以下の雰囲気中で物理気相成長法を用いる。これにより、Ｔｉ膜１８とＳｉＯ_２層間膜１３との間にＴｉＯ_２膜３１が形成される。 （もっと読む）

【課題】半導体基板に貫通配線層を形成する際の貫通孔底部での配線層の薄膜化が防止され、貫通接続部の接続不良が改善された半導体装置を提供する。
【解決手段】貫通孔３を有する半導体基板２の表面に、該貫通孔３と同径の開口４ａを有する第１の絶縁層４が被覆され、その上に第１の配線層５が形成されている。また第１の配線層５の近傍に、貫通孔３とその内壁面等に形成された第３の絶縁層８および貫通孔３内に充填・形成された第３の配線層９から成る貫通接続部が形成されている。そして、この貫通接続部に内接された第２の配線層７と第１の配線層５とが電気的に接続され、貫通孔３の内壁面と第１の配線層５との間に第２の絶縁層６が介在し、第１の配線層５と貫通孔３内に充填・形成された第３の配線層９とが離間されるように構成されている。 （もっと読む）

【課題】抵抗素子による半導体装置の厚みの増加や立体構造による導通不良、および抵抗素子と電極との間の界面によって生じる導通性の低下などに囚われない、接続信頼性の高い抵抗素子を備えた半導体装置を提供する。
【解決手段】第一電極１を一面に備える半導体基板２、半導体基板２の一面にあり、第一電極１と整合して第一開口部を設けた第一絶縁層３、第一絶縁層３に積層し、第一開口部と連通する第二開口部を配した第二絶縁層４、前記第一開口部と、前記第二開口部と、第二絶縁層４とを覆うように配したシード層５、および第一電極１と電気的に接続し、前記第二開口部を覆うようにシード層５上に配した第二電極６、を少なくとも備える半導体装置であって、シード層５は多層をなし、少なくとも第二電極６に接したシード層５上部は第二電極６と同じパターンであり、シード層５下部は抵抗素子として機能することを特徴とする半導体装置を提供する。 （もっと読む）

【課題】半導体素子及びその形成方法を提供する。
【解決手段】半導体素子は、半導体素子の下部コンタクト領域（ｕｎｄｅｒｌｙｉｎｇ ｃｏｎｔａｃｔ ｒｅｇｉｏｎ）上に配置され、上部面を有する第１層間絶縁膜と、前記第１層間絶縁膜を貫通する第１開口部１１０ａ、１１０ｂ内に配置され、第１幅Ｗ１ａの上部を有する第１導電パターン１１３ａ、１１３ｂと、第１導電パターン１１３ａ、１１３ｂの上部面と接触され、第１幅Ｗ１ａより狭い第２幅Ｗ２ａの下部を有する第２導電パターン１２５ａ、１２５ｂと、を含み、第１導電パターン１１３ａ、１１３ｂの上部面は、前記第１層間絶縁膜の上部面に対して相対的にリセスされて、第１導電パターン１１３ａ、１１３ｂの上部面の前記下部コンタクト領域に相対的な高さは、前記第１層間絶縁膜の上部面の前記下部コンタクト領域に相対的な高さより低い。第２導電パターン１２５ａ、１２５ｂが第１導電パターン１１３ａ、１１３ｂの上部面と接続される。第２導電パターンの下部は、第１幅より狭い第２幅を有する。 （もっと読む）

【課題】従来と異なる方法によりチャネル領域に歪みを発生させたＭＩＳＦＥＴ構造を有する半導体装置を提供する。
【解決手段】本発明の一態様に係る半導体装置は、半導体基板と、前記半導体基板上に形成された第１のソース・ドレイン領域および第１のチャネル領域を有するｎ型ＭＩＳＦＥＴと、前記半導体基板上に形成された第２のソース・ドレイン領域および第２のチャネル領域を有するｐ型ＭＩＳＦＥＴと、前記第１のソース・ドレイン領域に接続され、前記第１のチャネル領域に伸張歪みを与える第１のコンタクトプラグと、前記第２のソース・ドレイン領域に接続され、前記第２のチャネル領域に圧縮歪みを与える第２のコンタクトプラグと、を有する。 （もっと読む）

【課題】凹部を隙間無く充填する。
【解決手段】本発明は基板１１の表面の凹部１２が形成された面に、金属膜１５を形成する成膜工程と、金属膜にエッチングガスのイオンを入射させるエッチング工程とを交互に繰り返す。成膜工程で凹部１２に突き出すように形成されるオーバーハング部１９はエッチング工程で除去されるので、次の成膜工程の時に凹部１２の開口は塞がれておらず、凹部１２内部の金属膜１５を成長させることができる。 （もっと読む）

【課題】接続ブロックを用いたＣＮＴによる横配線を有する電子デバイスであって、接続ブロックとカーボンナノチューブの接続を良好にすること。
【解決手段】側面に第１の面を有する導電性の第１の接続ブロック１３ａと、第１の面に対向する第２の面を有する第２の接続ブロックと、第１の面上に形成される触媒金属微粒子１７ａ、触媒薄膜のいずれかを有する触媒領域１７と、第２の接続ブロックの第２の面上に形成される炭素吸収金属１８ａ、１８ｂを有する炭素元素円筒型構造体吸収領域兼成長阻止領域１８と、触媒領域１７から炭素元素円筒型構造体吸収領域兼成長阻止領域１８に伸びて第１の接続ブロック１３ａと第２の接続ブロック１３ｂを電気的に接続する炭素元素円筒型構造体１９ｂとを有する。 （もっと読む）

【課題】性能劣化を抑制することが可能な高信頼性の配線を提供する。
【解決手段】第１導電膜に一端を接続し、第１導電膜と離間した第２導電膜に他端を接続する束状のカーボンナノチューブからなる複数の導電部材２０と、導電部材２０の間に分散されたダイヤモンド結晶構造を有する炭素粒子２２とを備える。 （もっと読む）

【課題】カーボンナノチューブを用いた配線構造を備える電子デバイスの製造方法について、炭素元素円筒型構造体からなるビアを歩留まり良く形成すること。
【解決手段】基板１上の第１絶縁膜２上に導電パターン５を形成する工程と、第１絶縁膜２と導電パターン５を覆う第２絶縁膜７を形成する工程と、第２絶縁膜７のうち導電パターン５の上にホール７ａを形成する工程と、少なくともホール７ａ内の底面と第２絶縁膜７の上面に金属膜９を形成する工程と、金属膜９の表面に触媒粒子又は触媒膜からなる触媒面１０を形成する工程と、触媒面１０から炭素元素円筒型構造体１１の束を成長する工程と、炭素元素円筒型構造体の束１０の間隙に埋込膜１２を形成する工程と、炭素元素円筒型構造体の束１１及び埋込膜１２及び金属膜９を研磨して第２絶縁膜７の上面から除去するとともに、埋込膜１２及び炭素元素円筒型構造体の束１１をホール７ａ内に残してビア１３を形成する工程とを含む。 （もっと読む）

【課題】抵抗を低減することが可能な配線を提供する。
【解決手段】第１導電膜１２と第１導電膜１２の上層の第２導電膜２６とを電気的に接続する配線２４であって、第１導電膜１２の上の複数の第１金属粒子１６と、複数の第１金属粒子１６のそれぞれを介して第１導電膜１２の表面に一端を接続する複数の導電部材１８と、複数の導電部材１８のそれぞれの他端側の側面上の複数の第２金属粒子２０と、複数の第２金属粒子２０のそれぞれを介して複数の導電部材１８のそれぞれの表面に一端を接続し、第２導電膜２６にそれぞれ接続する複数の導電部材２２とを備える。 （もっと読む）

【課題】配線間絶縁膜からビア間絶縁膜への水分の移動を抑制し、配線間の実効誘電率に与える影響の少ない絶縁膜を有する半導体装置、およびその製造方法を提供する。
【解決手段】本発明の実施の形態による半導体装置１は、表面に半導体素子を有する半導体基板と、前記半導体基板上に形成された配線２ｂと、前記配線２ｂと同じ層に形成された配線間絶縁膜４ｂと、前記配線２ｂの下面に接続された第１のビア７ａと、前記第１のビア７ａと同じ層に形成された第１のビア間絶縁膜８ａと、前記配線２ｂの上面に接続された第２のビア７ｂと、前記第２のビア７ｂと同じ層に形成された第２のビア間絶縁膜８ｂと、前記配線間絶縁膜４ｂと前記第１のビア間絶縁膜８ａとの間、および前記配線間絶縁膜４ｂと前記第２のビア間絶縁膜８ｂとの間の少なくともいずれか一方に形成されたＣｕＳｉＮ膜９と、を有する。 （もっと読む）

【課題】半導体装置を構成する金属に残留するフッ素を低減して、信頼性の高い半導体装置を提供する。
【解決手段】被処理基板に形成される半導体装置の電極あるいは配線を形成している金属に生成した金属フッ化物を除去する処理を行うフッ化物除去工程を有する半導体装置の製造方法であって、前記フッ化物除去工程では、前記被処理基板に気体状態の蟻酸を供給し、前記金属フッ化物を除去することを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】 カーボンナノチューブ配線を用いた集積回路の修正配線形成方法を提供する。
【解決手段】 電子ビーム化学気相成長法で配線修正が必要なところに成長の触媒となる金属を含む微粒子10を堆積し、炭化水素系ガスやエタノールを原料とした化学気相成長法でカーボンナノチューブ配線11を成長させる。配線修正が必要なところへの触媒金属の供給は走査マイクロピペットプローブ顕微鏡による電気化学反応による析出または集束イオンビーム化学気相成長法でも行うことができる。 （もっと読む）

【課題】信頼性が高くかつ初期のビア抵抗値のばらつきが小さい半導体装置およびその製造方法を提供する。
【解決手段】本発明にかかる半導体装置は、第１の絶縁層１０内に形成されている第１の配線１２と、第１の絶縁層１０および第１の配線１２上に形成されている第２の絶縁層２０内に形成されている第２の配線１２とを有する半導体装置である。ここで、第１の配線１２および第２の配線２２の少なくともいずれかはＣｕＡｌ配線である。また、第２の配線２２は、そのビアプラグ部２２ｖで、複数のバリア層２４を介在して、第１の配線１２に電気的に接続している。また、バリア層において、ＣｕＡｌ配線と接触するＣｕＡｌ接触バリア層は、窒素原子含有量が１０原子％未満である。 （もっと読む）

【課題】多層配線構造の作製において、すべての多層配線用ビア・配線・電極および放熱用ビアなどを、相互の接続特性を良好に保って、カーボンナノチューブ（ＣＮＴ）束により形成する半導体装置を提供する。
【解決手段】電導素材である、柱状構造をもったカーボンナノチューブ（ＣＮＴ）束２の少なくとも一つの表面に、Ａｕ膜など金属膜を形成後、下地層を積層し、その上に触媒金属層を形成して、ＣＶＤ法により柱状構造をもったカーボンナノチューブ（ＣＮＴ）束７を成長することで、二つの柱状構造体カーボンナノチューブ（ＣＮＴ）束を低抵抗で接続して形成する。この基本構成方法の組合せで、多層配線用の各種電導構成要素を作製する。また、成長条件によりＣＮＴの成長先端部が平坦となることを用いて、Ａｕ膜など金属膜を利用せずに、成長方向に多段に、長いカーボンナノチューブ（ＣＮＴ）束を作製でき、特に放熱用ビアなどへの適用が可能である。 （もっと読む）

【課題】抵抗が小さく信頼性の高いＣｕ配線またはＣｕプラグを備えた半導体装置を提供することにある。
【解決手段】基板上に形成された層間絶縁膜４に溝部１０を形成した後、溝部１０の内壁を含む層間絶縁膜３上にバリアシード膜６を形成し、バリアシード膜６を電極として、電解メッキ法により溝部１０内に銅７を埋め込む。バリアシード膜６は、絶縁体または半導体の特性を有する高融点金属の酸化物または窒化物からなる単層の膜であって、該膜に銅以外の低抵抗金属が含有されている。 （もっと読む）

【課題】メモリセルの寸法を微細化し、メモリセルでの動作を改善するための、トランジスタを備えた相変化ランダムアクセスメモリデバイス、およびメモリデバイスを形成する方法を提供する。
【解決手段】抵抗スイッチングメモリデバイスは、非導電性材料からなるナノワイヤ１０１０が、導電性材料からなるナノチューブ１１１０を形成するためのモールドとして機能するように形成される。ナノチューブ１１１０の輪状面が、相変化を起こす切り替え活性材料１３２０に結合され、これによって下部電極コンタクトが形成されるように、切り替え活性材料のバルク１３２０がナノチューブ１１１０の最上部に堆積される。ストライプ１４１０は、切り替え活性材料のバルク１３２０との上部電極コンタクトになり、ビット線１４６０がビット線コンタクト１４５０に接続される。 （もっと読む）

【課題】集積回路素子の電気的接続構造物の形成方法を提供する。
【解決手段】半導体基板１００上に第１絶縁層２００を形成し、第１絶縁層に開口を形成する。開口の側壁を不均一の窒素濃度を有する窒化第１金属層３１２でライニングする。開口の内部に導電パターン４１０が形成される。導電パターンと窒化第１金属層との間に第２金属窒化膜３２０が形成される。 （もっと読む）

【課題】Ａｌ膜の埋め込み性を向上させた半導体装置の製造方法、及び半導体装置の製造装置に関するものである。
【解決手段】制御部が、ビアホールＶＨを有したシリコン基板の表面に金属膜ＢＭ１（Ｔｉ膜）と金属窒化膜ＢＭ２（ＴｉＮ膜）を被覆させ、金属窒化膜ＢＭ２に被覆されたビアホールＶＨの内部にＣＶＤ法を用いてＡｌ−ＣＶＤ膜Ｐ１を形成させた。そして、制御部が、成膜条件データに対応する成膜条件の下で金属窒化膜ＢＭ２を被覆させ、ビアホールＶＨの底部に位置する金属窒化膜ＢＭ２の膜厚を基準膜厚よりも薄く形成し、かつ、ビアホールＶＨの上部に位置する金属窒化膜ＢＭ２の膜厚を基準膜厚よりも厚く形成させた。 （もっと読む）