【課題】グラフェンのバリスティック（弾道）伝導性を利用し、パターン形状によらず電気抵抗の上昇を抑えることができ、さらにエレクトロマイグレーションやストレスマイグレーション等のマイグレーションに対する耐性に優れた低抵抗配線を備えた半導体装置を提供する。
【解決手段】本発明の一態様に係る半導体装置１００は、配線層絶縁膜５中に形成されたシングルダマシン構造を有する配線１０と、コンタクト層絶縁膜２中に形成され、上層の配線１０と下層の導電部材１を電気的に接続するコンタクト３と、コンタクト層絶縁膜２と配線層絶縁膜５との間に形成されたエッチングストッパ膜４と、配線層絶縁膜５上に形成された拡散防止膜６と、を有する。配線１０は、芯材１４と、芯材１４の底面および両側面に接するグラフェン層１３と、グラフェン層１３の底面および両側面に接する触媒層１２と、触媒層１２の底面および両側面に接する下地層１１とを含む。 （もっと読む）

【課題】 カーボンナノチューブと電極をなす金属とを強い結合力でかつ十分な密着性を持って接合できるカーボンナノチューブへの金属接合方法及びＣＮＴを用いた配線構造を提供する。
【解決手段】本発明のカーボンナノチューブへの金属接合方法は、カーボンナノチューブを成長させる工程と、成長させたカーボンナノチューブの欠陥に硫黄原子を導入する工程と、前記硫黄原子を介して、Ａｕ、Ａｇ、Ｐｔ、Ｐｄ、Ｒｕ、Ｒｈ、Ｏｓ、Ｉｒ、Ｈｇ、Ｓｉ、Ｇａ及びＡｓの中から選択された少なくとも１つの金属またはこれらの合金を接合する工程とを、含む。 （もっと読む）

【課題】 ビア開口部の底部にガウジング構造部を含む相互接続構造体、及びその形成方法を提供する。
【解決手段】 本発明の方法は、ビア開口部の上に配置されるライン開口部内の堆積されたトレンチ拡散バリアの被覆率に影響を与えず、及び／又は、ビア開口部及びライン開口部を含む相互接続誘電体材料内にスパッタリングを行なうことによりビア開口部の底部にガウジング構造部を生成することに起因する損傷を生じさせない。こうした相互接続構造体は、最初に相互接続誘電体内にライン開口部を形成し、その後、ビア開口部、次いでガウジング構造部を形成することによって、ビア開口部の底部内にガウジング構造部を提供することにより達成される。 （もっと読む）

【課題】比誘電率の低い絶縁層の表面にＭｎ等の第２の金属を含む第２金属含有膜を形成する際に、下地膜としてＲｕ等の第１の金属を含む第１金属含有膜を介在させることにより上記第２金属含有膜を効率的に形成する。
【解決手段】底面に金属層３が露出する凹部２を有する絶縁層１が表面に形成された被処理体に対して成膜処理を施す成膜方法において、第１の金属を含む第１金属含有膜を形成する第１金属含有膜形成工程と、前記第１金属含有膜形成工程の後に行われ、前記凹部に埋め込まれる埋め込み金属に対してバリヤ性を有する第２の金属を含む第２金属含有膜を形成する第２金属含有膜形成工程とを有する。これにより、下地膜としてＲｕ等の第１の金属を含む第１金属含有膜を介在させて上記第２金属含有膜を効率的に形成する。 （もっと読む）

【課題】良質な配線構造、及びその形成方法を提供する。
【解決手段】第１の導電材及び第１の絶縁層を有する第１の配線層と、前記第１の絶縁層上の第２の配線層とを備え、前記第２の配線層は第２の絶縁層と、ヴィア及びトレンチを有する開口部とを有し、前記開口部は、第２の導電材と、前記第２の導電材と、前記第２の絶縁層との間の２層以上のバリア層とを有し、前記第２の導電材は、前記第１の導電材と電気的に接続され、前記２層以上のバリア層は、前記開口内の前記第２の絶縁層と第１のバリア層とが接触し、且つ前記第１のバリア層とＭｎＯ_ｘ含有バリア層とが接触する領域と、前記第２の絶縁層と前記ＭｎＯ_ｘ含有バリア層が接触する領域とを有する。 （もっと読む）

【課題】 相互接続構造の信頼性及び拡張性を改善する相互接続構造のための冗長金属拡散バリア層を提供する。
【解決手段】 冗長金属拡散バリア層は、誘電体材料内に設けられた開口内に配置され、且つ開口内に存在する拡散バリア層及び導電性材料の間に配置される。冗長拡散バリア層は、Ｒｕ並びに純粋なＣｏ若しくはＮ，Ｂ及びＰのうちの少なくとも１つを含むＣｏ合金からなる単層若しくは多層構造である。 （もっと読む）

【課題】ビア構造とそれを形成するビアエッチングプロセスを提供する。
【解決手段】ビアエッチングプロセスは、丸角とテーパ型側壁プロファイルを有するスルーサブストレートビアを形成する。その方法は、半導体基板を提供するステップと、半導体基板上に、ハードマスク層とパターン化フォトレジスト層を形成するステップと、ハードマスク中に開口を形成して、半導体基板の一部を露出するステップと、パターン化されたフォトレジスト層とハードマスク層をマスキング要素として、半導体基板の少なくとも一部を通過するビアを形成するステップと、トリミングプロセスを実行して、ビアの頂角を丸くするステップと、フォトレジスト層を除去するステップと、からなる。 （もっと読む）

【課題】微細化に対応可能であり、不純物拡散領域上に形成したコンタクトプラグが近傍の導電材料とショートすることを防止する配線構造を有する半導体装置を提供する。
【解決手段】半導体基板内の不純物拡散領域２２上に選択エピタキシャル成長法により、第１の層１６ａを形成する工程と、第１の層１６ａ上に、選択エピタキシャル成長法により第２の層１８を形成する工程と、第２の層１８上に導電材料を充填することにより、コンタクトプラグ２１を形成する工程と、を有する。 （もっと読む）

【課題】半導体装置内の埋め込みコンタクトホールを簡略な工程で形成するための半導体装置の製造方法を提供する。
【解決手段】シリコン基板１０１上に１又は複数の半導体素子が作り込まれてなる半導体装置に埋め込みコンタクトを形成するにあたり、半導体素子層の全面に層間絶縁膜１０９を形成する（第１工程）。次いで、半導体装置内のシリコン１０６、１０７、ポリシリコン１０４Ａ、１０４Ｂ、又は金属シリサイド１０８Ａ，１０８Ｂからなる２つの領域が露出するように層間絶縁膜にコンタクトホール１０９ａを形成する（第２工程）。そして、コンタクトホールから露出しているシリコン１０６、１０７、ポリシリコン１０４Ａ、１０４Ｂ、又は金属シリサイド１０８Ａ，１０８Ｂの表面に無電解めっき法により選択的に金属膜１１１を形成する（第３工程）。 （もっと読む）

【課題】孔の内径の大小にかかわらず、該孔の奥まで均一な無電解銅めっき層を形成しうる無電解銅めっき液、無電解銅めっき方法、およびそのような無電解銅めっき層を形成することにより孔の内部に信頼性の高い埋め込み配線を形成することのできる埋め込み配線の形成方法を提供する。
【解決手段】塩素イオンを１〜１５ｐｐｍ含む無電解銅めっき液を用いてめっきを行う。また、さらに例えばビス−（３−スルホプロピル）ジスルファイドのような、分子量５０以上２０００以下の硫黄系有機化合物を含有するめっき液を用いる。 （もっと読む）

【課題】 シリコン貫通ビアを有する半導体デバイスを提供する。
【解決手段】 回路面と前記回路面とは逆の背面を有する半導体基板、前記半導体基板を穿通して延伸するシリコン貫通ビア、及び前記シリコン貫通ビアと前記半導体基板の間に設置され、前記半導体基板の前記背面の表面の少なくとも一部の上に延伸する誘電体層を含む半導体デバイス。 （もっと読む）

【課題】 スカロップ状側壁を有するシリコン貫通ビアを提供する。
【解決手段】 基板、前記基板を覆う、１つ以上の誘電体層、及び前記基板を穿通して延伸し、スカロップ状の表面の側壁を有し、前記側壁に沿ったスカロップは約０.０１μｍより大きい深さを有するシリコン貫通ビア（ＴＳＶ）を含む半導体デバイス。 （もっと読む）

【課題】低抵抗の導電部を備える、信頼性の高い半導体装置を提供する。
【解決手段】ビアホール３６ａ内及び配線溝３６ｂ内に、バリア層３７を介して、ＣｎＭｎを含有する第１導電層３８、及びＣｕを主成分とする第２導電層３９を形成し、清浄化後、低温酸化を行い、第１，第２導電層３８，３９表面にＣｕ酸化物層４０を形成する。その後、キャップ層の形成を行い、その状態で高温条件の熱処理を行うことで、第１，第２導電層３８，３９内のＭｎをＣｕ酸化物層４０に拡散させ、キャップ層との界面に、Ｃｕ酸化物層４０にＭｎが含有された化合物層を形成する。これにより、第１，第２導電層３８，３９内のＭｎを減少させることが可能になり、さらに、キャップ層の密着性を向上させることが可能になる。 （もっと読む）

【課題】 相互接続構造内にガウジング・フィーチャを導入することなくエレクトロマイグレーション耐性を向上させる相互接続構造を提供する。
【解決手段】 この構造は、バイア開口の底部に存在する金属界面層（または金属合金層）を含む。バイア開口は、第１の導電材料が埋め込まれた第１の誘電材料の上に位置する第２の誘電材料内に位置する。バイア開口の底部に存在する金属界面層（または金属合金層）は、第１の誘電体内に埋め込まれた下にある第１の導電材料と第２の誘電材料内に埋め込まれた第２の導電材料との間に位置する。また、エレクトロマイグレーション耐性が向上した相互接続構造を製造する方法も提供する。 （もっと読む）

【課題】 ギャップ充填信頼性を改良し及び容量を減少させるためのデュアル金属インターコネクトを提供する。
【解決手段】 本発明のインターコネクト形成方法は；パターン化された金属層の上に誘電層を堆積し、前記誘電層をエッチングしてトレンチ及び下置金属表面を露出するために開口部を形成し、前記前処理された開口部に、及び前記下置金属表面に直接隣接した高融点インターコネクトを形成し、前記トレンチと前記高融点インターコネクト上にバリア層とシード層を堆積し、及び前記シード層上に低抵抗金属を形成することを含む、方法である。
（もっと読む）

【課題】柱状半導体層が微細化されて高集積化されても、コンタクト抵抗の増加を抑制する構造の半導体装置を提供する。
【解決手段】半導体装置は、基板（半導体基板１）と、半導体基板１上に設けられた、半導体柱状部（柱状半導体層３）と、の天面に接するように設けられた、柱状半導体層３と同径以下のコンタクト柱状部（コンタクト層７）と、この天面に設けられた凹部をと備えるものである。 （もっと読む）

【課題】絶縁信頼性の劣化を低減し、銅配線の信頼性を改善する。
【解決手段】本発明の半導体装置は、半導体基板１０と、シリコン（Ｓｉ）と炭素（Ｃ）と酸素（Ｏ）とを含み、半導体基板１０に形成された第一の多孔質絶縁膜１１ａ及び第二の多孔質絶縁膜１１ｂと、第一の多孔質絶縁膜１１ａ中に埋め込まれた第一の銅配線１２ａと、第二の多孔質絶縁膜１１ｂ中に、それぞれ、埋め込まれた第二の銅配線１２ｂ及び銅ビア２２と、第二の銅配線１２ａ上に形成された第一のメタルキャップ膜１３ａと、第二の銅配線１２ｂ上に形成された第二のメタルキャップ膜１３ｂと、を有する。第一、第二の多孔質絶縁膜１１ａ、１１ｂは、少なくとも上層のＣ／Ｓｉ比が１．５以上であり、かつ、第一、第二の多孔質絶縁膜１１ａ、１１ｂの少なくとも上層に含有される空孔の最大径が１．３ｎｍ以下である。 （もっと読む）

【課題】複雑な工程を用いることなく、コストの増加や破損の発生などを抑制した状態で、より均一な深さの孔部を形成することで貫通電極配線が形成できるようにする。
【解決手段】酸化シリコン層１０４をマスクとしたＲＩＥにより、シリコン基板１０１を選択的にエッチングすることで、シリコン基板１０１の一方の面（埋め込み酸化層１０２との界面）に到達する貫通孔１０６を形成する。貫通孔１０６の形成のためのエッチング処理（ＲＥＩ）においては、シリコン基板１０１の深さ方向に、シリコン基板１０１と埋め込み酸化層１０２との界面までしかエッチングが進行しない。この結果、シリコン基板１０１の板厚が均一であれば、貫通孔１０６の深さも均一に形成されるようになる。 （もっと読む）

【課題】上層配線の幅によらずにコンタクトプラグの底面がアンカー構造となり、下層配線との接続抵抗を低減できる半導体装置とその製造方法を提供する。
【解決手段】基板に下層配線Ｗ１となる第１導電層を形成し、絶縁膜を形成し、上層配線用溝とこれに連通するようにコンタクトホールＣＨを形成する。次に、コンタクトホール及び上層配線用溝の内壁面を被覆してバリアメタル層を形成し、その上層にコンタクトホール及び上層配線用溝に埋め込んで第２導電層を形成する。ここで、上層配線用溝及びコンタクトホールを形成する工程において、上層配線Ｗ２と下層配線Ｗ１の交差する領域に、上層配線にスリットＳＬ１，ＳＬ２または切り欠きを設けて幅が狭くなった部分ＮＰが設けられるように上層配線用溝を形成し、この幅が狭くなった部分ＮＰにおいてコンタクトホールＣＨを形成する。 （もっと読む）

【課題】コンタクト抵抗が低い半導体装置を提供する。
【解決手段】半導体装置は、第１導電型の半導体基板と、埋め込み酸化膜と、第２導電型の半導体層と、を備えるＳＯＩ基板に作られ、前記埋め込み酸化膜は、自己に穿設された、前記半導体基板と前記半導体層とを連通する、第１の開口を有し、前記半導体基板は、その表面部分に埋め込み状態に形成され、前記第１の開口内の前記半導体層の埋設部と互いに電気的に接続している、第２導電型の接続層を有し、前記半導体層及び前記埋め込み酸化膜を貫通して、前記接続層の表面部分に至る第２の開口内に埋め込まれて、側面において前記半導体層と電気的に接続し、底面において前記接続層と電気的に接続する、コンタクト電極と、を備える。 （もっと読む）