半導体構造体及びその形成方法
【課題】 相互接続構造の信頼性及び拡張性を改善する相互接続構造のための冗長金属拡散バリア層を提供する。
【解決手段】 冗長金属拡散バリア層は、誘電体材料内に設けられた開口内に配置され、且つ開口内に存在する拡散バリア層及び導電性材料の間に配置される。冗長拡散バリア層は、Ｒｕ並びに純粋なＣｏ若しくはＮ，Ｂ及びＰのうちの少なくとも１つを含むＣｏ合金からなる単層若しくは多層構造である。
【解決手段】 冗長金属拡散バリア層は、誘電体材料内に設けられた開口内に配置され、且つ開口内に存在する拡散バリア層及び導電性材料の間に配置される。冗長拡散バリア層は、Ｒｕ並びに純粋なＣｏ若しくはＮ，Ｂ及びＰのうちの少なくとも１つを含むＣｏ合金からなる単層若しくは多層構造である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体構造体及びその製造方法に関する。更に具体的にいうならば、本発明は、相互接続構造のための冗長バリア構造及びその製造方法に関する。本発明の構造は、中間工程の相互接続構造若しくは後工程（ＢＥＯＬ）の相互接続構造において使用されることができる。
【背景技術】
【０００２】
一般的に、半導体デバイスは、半導体基板上に製造される集積回路を形成する複数個の回路を含む。信号通路の複雑な回路網が、基板に表面に分布される回路素子を接続するために通常張り巡らされる。デバイスに亘ってこれらの信号を効率的に伝えることは、例えばシングル・ダマシン配線構造若しくはデュアル・ダマシン配線構造のような複数レベル又は多層方式の形成を必要とする。代表的には、配線構造は、銅（Ｃｕ）ベースの相互接続が、アルミニウム（Ａｌ）ベースの相互接続と比較して複雑な半導体チップ上の多数のトランジスタ相互間で高速の信号伝達を与えるので、銅（Ｃｕ）を含む。
【０００３】
代表的な相互接続構造内においては、金属ビアが半導体基板に垂直に延び、そして金属ラインが半導体基板と平行に延びる。更に、信号速度を高めることそして隣接する金属ライン相互間での信号の減少（クロストークとして知られている）は、今日のＩＣ製品チップにおいては、４．０よりも低い誘電定数を有する誘電体材料内に金属ライン及び金属ビア（例えば導電性構造（フィーチャ））を埋め込むことにより達成される。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
幾つかの相互接続構造においては、ＴａＮ及びＴａのような拡散バリアが使用される。ＴａＮ／Ｔａの拡散バリアを含むこのような相互接続構造は、良好な耐酸化特性を有する。他の相互接続構造においては、ＴａＮ及びＲｕを含む拡散バリアが提案されている。ＴａＮ及びＲｕを含む拡散バリアを使用する１つの理由は、薄いＣｕのシード層（３００オングストロームより薄い厚さを有する）が、ＴａよりもＲｕにより良く接着するからである。Ｒｕは、薄いＣｕシード層を用いる構造に適応するが、Ｔａはそうでない。薄いＣｕシード層を用いる構造は、将来の技術にも使用され、そして技術の進展性に密接に関連する。又、Ｒｕは、プラズマ蒸着（ＰＶＤ）、化学蒸着（ＣＶＤ）及び原子層堆積（ＡＬＤ）により堆積されることができるが、ＴａはＰＶＤにより堆積されるだけであり、これは共形性の点で技術の進展を阻害する恐れがある。しかしながら、ＴａＮ／Ｒｕ拡散バリアは、外側拡散バリアとしてのＲｕが良好な耐酸化バリアでないので問題である。
【０００５】
上記の観点で、Ｒｕが使用されそしてＲｕの酸化に関連する問題が解決された拡散バリア構造を含む相互接続構造を実現することの必要性が高まっている。
【課題を解決するための手段】
【０００６】
本発明は、相互接続構造の信頼性及び拡張性を改善する相互接続構造のために冗長金属拡散バリアを提供する。冗長金属拡散バリア層は、誘電体材料内に配置された開口内に配置される。具体的に説明すると、冗長金属拡散バリア層は、開口内に存在する拡散バリア及び導電性材料の間に配置される。冗長拡散バリア層は、Ｒｕと純粋なＣｏ若しくはＮ，Ｂ及びＰのうち少なくとも１つを含むＣｏ合金を含むＣｏ含有合金からなる単層若しくは多層を含む。
【０００７】
一般的に、本発明は、
基板上に配置され、約４．０以下の誘電定数を有し、少なくとも１つの開口を有する誘電体材料と、
少なくとも１つの開口内に配置された拡散バリアと、
少なくとも１つの開口内の拡散バリア上に配置され、Ｒｕ及びＣｏ含有材料からなる冗長拡散バリア層と、
少なくとも１つの開口内の冗長拡散バリア層上に配置された導電性材料とを備え、
拡散バリア、冗長拡散バリア層及び導電性材料のそれぞれの上面が、誘電体材料の上面と同一平面にある半導体構造体を提供する。
【０００８】
冗長拡散バリア層のＣｏ含有材料は、純粋なＣｏ若しくはＮ，Ｐ及びＢのうちの１つを含むＣｏ合金とすることができる。
【０００９】
本発明の幾つかの実施例において、冗長拡散バリア層は、Ｒｕの上層及び少なくともＣｏ含有材料からなる底部層を有する２層構造である。本発明の更に他の実施例において、冗長拡散バリア層は、下側のＣｏ含有表面からＲｕの濃度が上に向かって徐々に増大する傾斜濃度を有する単一層構造である。更に他の実施例において、冗長拡散バリア層は、Ｒｕ及びＣｏ含有層の組み合わせを２つ以上含む多層構造を含む。
【００１０】
上述の半導体構造体を提供することに加えて、本発明は、これを製造する方法を提供する。一般的に言うと本発明の方法は、
約４．０以下の誘電定数を有し、少なくとも１つの開口を有する誘電体材料を基板上に設けるステップと、
少なくとも１つの開口内に拡散バリアを形成するステップと、
少なくとも１つの開口内の拡散バリア上に、Ｒｕ及びＣｏ含有材料からなる冗長拡散バリア層を形成するステップと、
少なくとも１つの開口の残りの部分内に導電性材料を充填するステップと、
拡散バリア、冗長拡散バリア層及び導電性材料のそれぞれの上面が、誘電体材料の上面と同一平面にある構造を形成するように、拡散バリア、冗長拡散バリア層及び導電性材料を平坦化するステップとを含む。
【００１１】
冗長拡散バリア層のＣｏ含有材料は、純粋なＣｏ若しくはＮ，Ｐ及びＢのうちの１つを含むＣｏ含有合金とすることができる。
【００１２】
本発明の幾つかの実施例において、冗長拡散バリア層は、Ｒｕの上層及び少なくともＣｏ含有材料からなる底部層を有する２層構造である。本発明の更に他の実施例において、冗長拡散バリア層は、下側のＣｏ含有表面からＲｕの濃度が上に向かって徐々に増大する傾斜濃度を有する単一層構造である。更に他の実施例において、冗長拡散バリア層は、Ｒｕ及びＣｏ含有層の組み合わせを２つ以上含む多層構造を含む。
【００１３】
本発明の冗長拡散バリア層は、物理蒸着（ＰＶＤ）、化学蒸着（ＣＶＤ）若しくは原子層堆積（ＡＬＤ）を利用して形成されることができる。ＰＶＤが使用される場合、Ｒｕターゲット及びＣｏ含有材料ターゲットを使用する共スパッタリング・プロセスが使用される。ＣＶＤ若しくはＡＬＤが使用される場合、Ｒｕ含有前駆体及びＣｏ含有材料の前駆体が使用される。
【図面の簡単な説明】
【００１４】
【図１】本発明で使用され得る初期構造を示す断面図である。
【図２】図１に示される初期構造の露出された表面上に拡散バリアを形成した後の構造の断面図である。
【図３】図２に示される構造上にＲｕ及びＣｏ含有材料からなる冗長拡散バリア層を形成した後の構造の断面図である。
【図４】図３に示されている構造において使用されることができる種々な冗長拡散バリア層の断面図である。
【図５】図３に示されている構造上に任意選択的なシード層及び導電性材料を形成した後の構造の断面図である。
【図６】図５に示されている構造を平坦化した後の構造の断面図である。
【発明を実施するための形態】
【００１５】
相互接続構造のための冗長金属バリア構造及びその製造方法を提供する本発明について、図面を参照して以下に説明する。図面は説明のためのものであり、正確な寸法で描かれていないことに留意されたい。
【００１６】
以下の説明において、本発明の十分な理解のために、例えば特定な構造、コンポーネント、材料、寸法・処理ステップ及び技術のような数多くの特定な詳細な点について説明する。しかしながら、本発明は、これらの特定な詳細な点を変更して実施されうることは、当業者により理解されるであろう。又、周知の構造又は処理ステップは本発明を不明瞭にするのを防ぐために詳細に説明しない。
【００１７】
素子が他の素子に“接続され”又は“結合され”と表現する場合は、これは、素子が他の素子に直接接続されている状態又はこれらの間に更に他の素子が介在している状態を表す。これと対照的に、素子が他の素子に“直接接続され”又は“直接結合され”と表現する場合は、これは、素子相互間に他の素子が介在しないことを表す。
【００１８】
上述のように、本発明は、相互接続構造の信頼性及び拡張性を改善することができる、相互接続構造のための冗長金属拡散バリアを提供する。冗長金属拡散バリアは、誘電体材料内に設けられた開口内に配置され、そして冗長金属拡散バリア層は、開口内に存在する拡散バリア層及び導電材料の間に配置される。冗長拡散バリア層は、Ｒｕと、純粋なＣｏ若しくはＮ，Ｂ及びＰのうち少なくとも１つを含むＣｏ合金を含むＣｏ含有材料からなる単層又は多層構造を含む。
【００１９】
一般的に、本発明は、基板上に配置され約４．０以下の誘電定数（誘電率）を有する誘電材料を含む半導体構造体を提供する。誘電体材料内に少なくとも１つの開口が配置される。拡散バリア、冗長拡散バリア層及び導電性材料が、少なくとも１つの開口内に配置される。冗長拡散バリア層は、Ｒｕ及びＣｏ含有材料からなる。本発明の構造においては、拡散バリア、冗長拡散バリア層及び導電性材料のそれぞれの上面は、誘電体材料の上面と同一平面である。
【００２０】
本発明の処理の流れは、図１に示されている初期相互接続構造１０を準備するステップで開始する。具体的に説明すると、図１に示されている初期相互接続構造１０は、誘電体キャッピング層１４により分離されている下側相互接続レベル１２及び上側相互接続レベル１６を含む多層相互接続体を有する。１つ以上の半導体デバイスを含む半導体基板（図示せず）上に配置される下側相互接続レベル１２は、第１誘電体材料層１８を含み、そしてこの第１誘電体材料層１８は、バリア層１９によりこの誘電体材料１８から分離されている少なくとも１つの導電性構造（フィーチャ、即ち、導電性領域）２０を含む。上側相互接続レベル１６は、少なくとも１つの開口が設けられている第２誘電体材料２４を有する。少なくとも１つの開口は、ビア開口、ライン開口、組み合わせられたビア／ライン開口若しくはこれらの組み合わせである。図示の実施例に示されているように、ライン開口２６Ａ及び組み合わせられたビア／ライン開口２６Ｂが、第２誘電体材料２４内に存在する。組み合わせられたビア／ライン開口２６Ｂは、下側相互接続レベル１２内に存在する導電性構造２０の一部分を露出する。
【００２１】
図１に示されている初期相互接続構造１０は、この分野で周知の通常の技術を利用して作成される。例えば、初期相互接続構造１０は、基板（図示せず）の表面に第１誘電体材料１８を設けることにより形成されることができる。基板（図示せず）は、半導体材料、絶縁材料、導電性材料又はこれらの組み合わせである。基板が半導体材料からなる場合は、例えば、Ｓｉ，ＳｉＧｅ，ＳｉＧｅＣ，ＳｉＣ，Ｇｅ合金、ＧａＡｓ，ＩｎＡｓ，ＩｎＰ及び他のIII／V若しくはII／VI族の化合物半導体のような任意の半導体が使用され得る。上記に示した半導体材料に加えて、本発明は、半導体基板が、例えばＳｉ／ＳｉＧｅ，Ｓｉ／ＳｉＣ，シリコン・オン・インシュレータ（ＳＯＩ）若しくはシリコン・ゲルマニウム・オン・インシュレータ（ＳＧＯＩ）のような多層半導体である場合を含む。
【００２２】
基板が、絶縁材料の場合、絶縁材料は、有機絶縁体、無機絶縁体若しくはこれらの組み合わせを多層化したものとすることができる。基板が導電性材料の場合、基板は、例えば多結晶シリコン、元素金属、少なくとも１つの元素金属の合金、金属シリサイド、金属窒化物若しくはこれらを多層としたものとすることができる。基板が半導体材料の場合、例えば相補型金属酸化物半導体（ＣＭＯＳ）デバイスのような１つ以上の半導体デバイスが基板に形成されることができる。
【００２３】
下側相互接続レベル１２の第１誘電体材料１８は、無機誘電体若しくは有機誘電体を含む任意のレベル間誘電体材料である。第１誘電体材料１８は、多孔性若しくは非多孔性とすることができ、約２．８以下の誘電定数（誘電率）を有する多孔性誘電体が本発明の幾つかの実施例において非常に望ましい。第１誘電体材料１８として使用することができる適切な誘電体の例は、ＳｉＯ２，シルセスキオキサン、Ｓｉ，Ｃ，Ｏ及びＨを含むＣドープされた酸化物（即ち、オルガノシリケート）、熱硬化性ポリアリレン・エーテル若しくはこれらを多層にしたものを含むがこれらに限定されない。本明細書で使用する用語“ポリアリレン”は、例えば、酸素、硫黄、スルホン、スルホキシド、カルボニル及び他の同様なもののような、結合、縮合環、若しくは不活性リンク・グループにより互いにリンクされたアリル成分若しくは不活性的に置換されたアリル成分を表す。
【００２４】
第１誘電体材料１８は、代表的には、約４．０以下の誘電定数を有し、更に代表的には約２．８の誘電定数を有する。これらの誘電体は、一般的に、４．０よりも高い誘電定数を有する誘電体材料に比べて低い寄生容量漏洩を有する。第１誘電体材料１８の厚さは、下側相互接続レベル１２内で使用される誘電体材料及び誘電体の正確な数に依存して変動する。代表的にはそして通常の相互接続構造のためには、第１誘電体材料１８は２００乃至４５０ｎｍの厚さを有する。
【００２５】
下側相互接続レベル１２は又、第１誘電体材料１８内に埋め込まれている（即ち、１８内に配置されている）少なくとも１つの導電性構造２０を有する。少なくとも１つの導電性構造２０は、バリア層１９により第１誘電体材料１８から分離されている導電性材料からなる。導電性構造２０は、リソグラフィ・ステップ（即ち、第１誘電体材料１８の表面にフォトレジストを付着し、フォトレジストを所望の放射パターンに露出し、そして通常のレジスト現像材を利用して露出されたレジストを現像するステップ）、第１誘電体材料１８に開口をエッチング（ドライ・エッチング若しくは湿式エッチング）するステップ、そしてエッチングされた領域にバリア層１９を形成し次いで導電性領域を形成する導電性材料を充填することにより形成される。導電性材料が通過して拡散するのを防止するためのバリアとして働くＴａ，ＴａＮ，Ｔｉ，ＴｉＮ，Ｒｕ，ＲｕＮ，Ｗ，ＷＮ若しくは他の材料からなるバリア層１９は、例えば原子層堆積（ＡＬＤ），化学蒸着（ＣＶＤ），プラズマ化学蒸着（ＰＥＣＶＤ）、物理蒸着（ＰＶＤ），スパッタリング、化学溶液堆積若しくはメッキのような堆積プロセスにより形成される。
【００２６】
バリア層１９の厚さは、堆積プロセスの処理の仕方及び使用される材料に依存して変動する。代表的には、バリア層１９は４乃至４０ｎｍの厚さを有し、更に代表的には７乃至２０ｎｍの厚さを有する。
【００２７】
バリア層の形成に続いて、第１誘電体材料１８の開口の残りの領域は、導電性構造２０を形成する導電性材料で充填される。導電性構造２０を形成するのに使用される導電性材料は、例えば、多結晶シリコン、導電性金属、少なくとも１つの導電性金属を含む合金、導電性金属シリサイド若しくはこれらの組み合わせである。望ましくは、導電性構造２０を形成するのに使用される導電性材料は、例えばＣｕ，Ｗ若しくはＡｌのような導電性金属であり、本発明においてはＣｕ若しくはＣｕ合金（例えばＡｌＣｕ）が特に望ましい。導電性材料は、ＣＶＤ、ＰＥＣＶＤ、スパッタリング、化学溶液堆積若しくはメッキを含む通常の堆積プロセスを利用して、第１誘電体材料１８の残りの開口内に充填される。堆積の後、バリア層１９及び導電性構造２０のそれぞれの上面が第１誘電体材料１８の上面と同一平面である構造を与えるように例えば化学機械研磨（ＣＭＰ）のような通常の平坦化プロセスが使用されることができる。
【００２８】
少なくとも１つの導電性構造２０を形成した後、例えばＣＶＤ，ＰＥＣＶＤ，化学溶液堆積若しくは蒸着のような通常の堆積プロセスを利用してブランケットな誘電体キャッピング層１４が下側相互接続レベル１２の表面上に形成される。誘電体キャッピング層１４は、例えばＳｉＣ，Ｓｉ４ＮＨ３，ＳｉＯ２，炭素がドープされた酸化物、窒素及び水素がドープされた炭化珪素 ＳｉＣ（Ｎ，Ｈ）若しくはこれらを多層にしたもののような任意の適切な誘電体キャップ材料からなる。誘電体キャッピング層１４の厚さは、これを形成するのに使用される技術及びこの層を形成する材料に依存して変動する。代表的には、誘電体キャッピング層１４は、１５乃至５５ｎｍの厚さを有し、更に代表的には２５乃至４５ｎｍの厚さを有する。
【００２９】
次に、キャッピング層１４の露出された表面上に第２誘電体材料２４を付着することにより上側相互接続レベル１６が形成される。第２誘電体材料２４は、下側相互接続レベル１２の第１誘電体材料１８と同じ材料若しくは異なる材料で形成されることができ、望ましくは同じ材料で形成される。第１誘電体材料１８に対する処理技術及び厚さの範囲が第２誘電体材料２４に対して適用される。第２誘電体材料２４は又、１つの誘電体材料の堆積に続いて他の異なる誘電体材料を堆積することにより形成される２つの互いに異なる材料からなることができる。本発明の１つの実施例において、第２誘電体材料２４は、２つの低ｋ誘電体材料からなり、かくして、上側相互接続レベル１６は、多孔性の誘電体材料内に充填された導電性の埋め込み型ライン及び密度の高い（即ち、多孔性でない）誘電体材料内に充填された導電性の埋め込み型ビアからなる混成型構造を有する。このような実施例において、多孔性の低ｋ誘電体は２．８以下の誘電定数を有し、そして密度の高い低ｋ誘電体は約４．０以下の誘電定数を有する。
【００３０】
次に、第２誘電体材料２４の上面上にブランケットなハード・マスク材料（図示せず）を最初に形成することにより、少なくとも１つの開口が第２誘電体材料２４に形成される。ブランケットなハード・マスク材料は、酸化物、窒化物、酸窒化物若しくはこれらを多層にしたものを含む。代表的には、ブランケット・ハード・マスク材料は、例えばＳｉＯ２のような酸化物若しくはＳｉ３Ｎ４のような窒化物である。ブランケット・ハード・マスク材料は、例えばＣＶＤ，ＰＥＣＶＤ，化学溶液堆積若しくは蒸着のような通常の堆積プロセスを利用して形成される。堆積されるハード・マスク材料の厚さは、形成されるハード・マスク材料の型、ハード・マスク材料を構成する層の数そしてハード・マスク材料を形成するのに使用される堆積技術に依存して変動する。代表的には、堆積されたハード・マスク材料は、１０乃至８０ｎｍの厚さを有し、更に代表的には２０乃至６０ｎｍの厚さを有する。
【００３１】
ハード・マスク材料のブランケット層の形成の後、例えばＣＶＤ，ＰＥＣＶＤ，スピン・オン・コーティング、化学溶液堆積若しくは蒸着のような通常の堆積技術を利用してフォトレジスト（図示せず）がハード・マスク材料の上面に形成される。フォトレジストは、この分野で周知であるポジティブ材料、ネガティブ材料、若しくは混成材料である。次いで、フォトレジストは、このフォトレジストを放射パターンに露光するステップ及び露光されたレジストを通常のレジスト現像液を利用して現像するステップを含むリソグラフィック・プロセスを受ける。リソグラフィック・プロセスは、開口の幅を規定するパターン化されたフォトレジストをハード・マスク材料の上に形成する。ビア開口又はライン開口あるいはその両方が、リソグラフィック及びエッチングを利用して形成されることができる。組み合わせられたビア／ライン開口が形成されると、リソグラフィック及びエッチングが繰り返されて他のビア／ライン開口が形成される。組み合わせられたビア／ライン開口のエッチングの間に、誘電体キャッピング層１４の一部が除去されることに注目されたい。
【００３２】
上述のように、少なくとも１つの開口は、ライン開口、ビア開口、組み合わせられたビア／ライン開口若しくはこれらの組み合わせを含む。説明の便宜上、ライン開口２６Ａ及び組み合わせられたビア／ライン開口２６Ｂが示されている。
【００３３】
少なくとも１つの開口を第２誘電体材料に形成することに続いて、代表的には第２誘電体材料の上に配置されたハード・マスクがこの構造から除去される。ハード・マスクの除去は、少なくとも１つの開口を導電性材料で充填する前若しくは後に行われることができる。図示の実施例においては、ハード・マスクは、少なくとも１つの開口を形成した後に除去される。
【００３４】
図２は、少なくとも１つの開口内の第２誘電体材料２４の少なくとも露出された壁部分上に拡散バリア層２８を形成した後の構造を示す。拡散バリア２８は、これを通って導電性材料が拡散することを防止するためのバリアとして働くＴａ，ＴａＮ，ＴｉＮ，Ｒｕ，ＲｕＮ，ＲｕＴａ，ＲｕＴａＮ，Ｗ，ＷＮ及び他の任意の材料のうちの１つからなる。拡散バリア２８の厚さは、これを形成するのに使用される堆積プロセス及び使用される材料に依存して変動する。代表的には、拡散バリア２８は４乃至４０ｎｍの厚さを有し、更に代表的には７乃至２０ｎｍの厚さを有する。拡散バリア２８は、例えばＣＶＤ，ＰＥＣＶＤ，原子層堆積（ＡＬＤ），物理蒸着（ＰＶＤ），スパッタリング、化学溶液堆積及びメッキを含む通常の堆積プロセスにより形成される。
【００３５】
少なくとも１つの開口内に拡散バリア２８を形成した後、冗長拡散バリア層３０が、拡散バリア２８の上に形成される。冗長拡散バリア層３０を含む構造は例えば図３に示されている。本発明で使用される冗長拡散バリア層３０は、Ｒｕ及びＣｏ含有材料を含む。Ｃｏ含有材料は、純粋なＣｏ若しくは少なくともＮ、Ｐ及びＢのうち少なくとも１つを含むＣｏ合金でもよい。
【００３６】
本発明の冗長拡散バリア層３０は、物理蒸着（ＰＶＤ），化学蒸着（ＣＶＤ）若しくは原子層堆積（ＡＬＤ）を利用して形成されることができる。ＰＶＤが使用される場合は、Ｒｕターゲット材料及びＣｏ含有材料のターゲットを含む共スパッタリング・プロセスが使用される。ＣＶＤ若しくはＡＬＤが使用される場合、Ｒｕ含有前駆体及びＣｏ含有材料の前駆体が使用される。ＰＶＤ，ＣＶＤ及びＡＬＤの条件はこの分野の当業者にとって周知である。代表的には、冗長拡散バリア層３０の形成は、１００℃以上の付着温度で行われ、更に代表的には、１５０℃乃至３５０℃の付着温度で行われる。
【００３７】
又、冗長バリア層３０の形成は、代表的には５ｍＴｏｒｒ以上の付着圧力で行われ、更に代表的には、５０乃至０．１ｍＴｏｒｒの付着圧力で行われる。
【００３８】
冗長拡散バリア層３０の厚さは、これを形成するのに使用される技術に依存して変動する。代表的には、冗長拡散バリア層３０は、１乃至１０ｎｍの厚さを有し、更に代表的には２乃至５ｎｍの厚さを有する。
【００３９】
図４の（Ａ），（Ｂ）及び（Ｃ）は、本発明で使用できる種々な型の冗長拡散バリア層３０を示す。具体的に説明すると、図４（Ａ）は、Ｒｕの上層３２及び少なくともＣｏを含む底部層３４からなる２層構造を含む冗長拡散バリア層３０‘を示す。図４（Ｂ）は、下側のＣｏ含有表面からＲｕの濃度が上に向かって徐々に増大する傾斜濃度を有する単一層構造を含む冗長拡散バリア層３０’’を示す。図４（Ｃ）は、Ｃｏ含有層がＲｕ含有層の下側に配置されている、Ｒｕ及びＣｏ含有層の組み合わせを２つ以上含む多層構造を含む冗長拡散バリア層３０’’’を示す。
【００４０】
図３に示されている構造を形成した後、少なくとも１つの開口は、図５に示されている構造を形成するために導電性材料５０で充填される。幾つかの実施例においては、接着／メッキ・シード層５２が使用される。
【００４１】
接着／シード層５２が存在する場合、この接着／シード層５２は、元素の周期表のVIIIＡ族の金属若しくは金属合金からなる。接着／シード層５２のためのVIIIＡ族の適切な元素の例は、Ｒｕ，ＴａＲｕ，Ｉｒ，Ｒｈ，Ｐｔ，Ｐｄ及びこれらの合金であるがこれに限定されない。幾つかの実施例においては、任意選択的なメッキ／接着シード層５２としてＲｕ，Ｉｒ若しくはＲｈを使用することが望ましい。任意選択的な接着／メッキ・シード層５２は又、純粋のＣｕ若しくはＣｕ（Ａｌ）、Ｃｕ（Ｉｒ）及びＣｕ（Ｒｕ）を含むＣｕ合金とすることができる。任意選択的な接着／メッキ・シード層５２は、例えば化学蒸着（ＣＶＤ），プラズマ化学蒸着（ＰＥＣＶＤ），原子層堆積（ＡＬＤ）、メッキ、スパッタリング及び物理蒸着（ＰＶＤ）を含む通常の堆積プロセスにより形成される。任意選択的な接着／メッキ・シード層５２の厚さは、例えば、接着／メッキ・シード層５２の組成材料及びこれを形成するのに使用される技術を含む多数の要因に依存して変動する。代表的には、任意選択的な接着／メッキ・シード層５２は、０．５乃至１０ｎｍの厚さを有し、更に代表的には６ｎｍよりも薄い厚さを有する。
【００４２】
第２誘電体材料２４内に埋め込まれる導電性構造を形成するのに使用される導電性材料５０は、例えば多結晶シリコン、導電性金属、少なくとも１つの導電性金属を含む合金、導電性金属シリサイド若しくはこれらの組み合わせを含む。望ましくは、導電性構造を形成するのに使用される導電性材料５０は、例えばＣｕ，Ｗ若しくはＡｌのような導電性金属であり、Ｃｕ若しくはＣｕ合金（例えばＡｌＣｕ）が本発明において特に望ましい。導電性材料５０は、ＣＶＤ，ＰＥＣＶＤ，スパッタリング、化学溶液堆積若しくはメッキのような通常の堆積技術を利用して第２誘電体材料２４の少なくとも１つの開口の残りの部分内に充填される。
【００４３】
堆積の後、拡散バリア２８，冗長拡散バリア層３０及び導電性材料５０のそれぞれの上面が第２誘電体材料２４の上面と同一平面である構造を形成するために、例えば化学機械研磨（ＣＭＰ）又は研磨あるいはその両方のような通常の平坦化プロセスが使用されることができる。このような構造が例えば図６に示されている。具体的に説明すると、図６に示されている構造は、基板（図示せず）の上部に配置され約４．０以下の誘電定数を有する誘電体材料（即ち、第２誘電体材料２４）を含む。誘電体材料（即ち、第２誘電体材料２４）には、少なくとも１つの開口（即ち、ライン開口２６Ａ及び組み合わせられたライン／ビア開口２６Ｂ）が設けられている。拡散バリア２８，冗長拡散バリア層３０及び導電性材料５０が少なくとも１つの開口内に配置されている。冗長拡散バリア層３０は、Ｒｕ及びＣｏ含有材料からなる。本発明の構造において、拡散バリア２８，冗長拡散バリア層３０及び導電性材料５０のそれぞれの上面は、誘電体材料（即ち、第２誘電体材料２４）の上面と同一平面である。
【００４４】
本発明を良好な実施例について説明したが、上記実施例は本発明の精神から逸脱することなく変更及び修正されうることが、当業者により理解されるであろう。
【符号の説明】
【００４５】
１０ 初期相互接続構造
１２ 下側相互接続レベル
１４ 誘電体キャッピング層
１６ 上側相互接続レベル
１８ 第１誘電体材料
１９ バリア層
２０ 導電性構造
２４ 第２誘電体材料
２６Ａ ライン開口
２６Ｂ ビア／ライン開口
２８ 拡散バリア
３０、３０’、３０’’、３０’’’ 冗長拡散バリア層
３２ 上層
３４ 底部層
５０ 導電性材料
５２ 接着／シード層
【技術分野】
【０００１】
本発明は、半導体構造体及びその製造方法に関する。更に具体的にいうならば、本発明は、相互接続構造のための冗長バリア構造及びその製造方法に関する。本発明の構造は、中間工程の相互接続構造若しくは後工程（ＢＥＯＬ）の相互接続構造において使用されることができる。
【背景技術】
【０００２】
一般的に、半導体デバイスは、半導体基板上に製造される集積回路を形成する複数個の回路を含む。信号通路の複雑な回路網が、基板に表面に分布される回路素子を接続するために通常張り巡らされる。デバイスに亘ってこれらの信号を効率的に伝えることは、例えばシングル・ダマシン配線構造若しくはデュアル・ダマシン配線構造のような複数レベル又は多層方式の形成を必要とする。代表的には、配線構造は、銅（Ｃｕ）ベースの相互接続が、アルミニウム（Ａｌ）ベースの相互接続と比較して複雑な半導体チップ上の多数のトランジスタ相互間で高速の信号伝達を与えるので、銅（Ｃｕ）を含む。
【０００３】
代表的な相互接続構造内においては、金属ビアが半導体基板に垂直に延び、そして金属ラインが半導体基板と平行に延びる。更に、信号速度を高めることそして隣接する金属ライン相互間での信号の減少（クロストークとして知られている）は、今日のＩＣ製品チップにおいては、４．０よりも低い誘電定数を有する誘電体材料内に金属ライン及び金属ビア（例えば導電性構造（フィーチャ））を埋め込むことにより達成される。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
幾つかの相互接続構造においては、ＴａＮ及びＴａのような拡散バリアが使用される。ＴａＮ／Ｔａの拡散バリアを含むこのような相互接続構造は、良好な耐酸化特性を有する。他の相互接続構造においては、ＴａＮ及びＲｕを含む拡散バリアが提案されている。ＴａＮ及びＲｕを含む拡散バリアを使用する１つの理由は、薄いＣｕのシード層（３００オングストロームより薄い厚さを有する）が、ＴａよりもＲｕにより良く接着するからである。Ｒｕは、薄いＣｕシード層を用いる構造に適応するが、Ｔａはそうでない。薄いＣｕシード層を用いる構造は、将来の技術にも使用され、そして技術の進展性に密接に関連する。又、Ｒｕは、プラズマ蒸着（ＰＶＤ）、化学蒸着（ＣＶＤ）及び原子層堆積（ＡＬＤ）により堆積されることができるが、ＴａはＰＶＤにより堆積されるだけであり、これは共形性の点で技術の進展を阻害する恐れがある。しかしながら、ＴａＮ／Ｒｕ拡散バリアは、外側拡散バリアとしてのＲｕが良好な耐酸化バリアでないので問題である。
【０００５】
上記の観点で、Ｒｕが使用されそしてＲｕの酸化に関連する問題が解決された拡散バリア構造を含む相互接続構造を実現することの必要性が高まっている。
【課題を解決するための手段】
【０００６】
本発明は、相互接続構造の信頼性及び拡張性を改善する相互接続構造のために冗長金属拡散バリアを提供する。冗長金属拡散バリア層は、誘電体材料内に配置された開口内に配置される。具体的に説明すると、冗長金属拡散バリア層は、開口内に存在する拡散バリア及び導電性材料の間に配置される。冗長拡散バリア層は、Ｒｕと純粋なＣｏ若しくはＮ，Ｂ及びＰのうち少なくとも１つを含むＣｏ合金を含むＣｏ含有合金からなる単層若しくは多層を含む。
【０００７】
一般的に、本発明は、
基板上に配置され、約４．０以下の誘電定数を有し、少なくとも１つの開口を有する誘電体材料と、
少なくとも１つの開口内に配置された拡散バリアと、
少なくとも１つの開口内の拡散バリア上に配置され、Ｒｕ及びＣｏ含有材料からなる冗長拡散バリア層と、
少なくとも１つの開口内の冗長拡散バリア層上に配置された導電性材料とを備え、
拡散バリア、冗長拡散バリア層及び導電性材料のそれぞれの上面が、誘電体材料の上面と同一平面にある半導体構造体を提供する。
【０００８】
冗長拡散バリア層のＣｏ含有材料は、純粋なＣｏ若しくはＮ，Ｐ及びＢのうちの１つを含むＣｏ合金とすることができる。
【０００９】
本発明の幾つかの実施例において、冗長拡散バリア層は、Ｒｕの上層及び少なくともＣｏ含有材料からなる底部層を有する２層構造である。本発明の更に他の実施例において、冗長拡散バリア層は、下側のＣｏ含有表面からＲｕの濃度が上に向かって徐々に増大する傾斜濃度を有する単一層構造である。更に他の実施例において、冗長拡散バリア層は、Ｒｕ及びＣｏ含有層の組み合わせを２つ以上含む多層構造を含む。
【００１０】
上述の半導体構造体を提供することに加えて、本発明は、これを製造する方法を提供する。一般的に言うと本発明の方法は、
約４．０以下の誘電定数を有し、少なくとも１つの開口を有する誘電体材料を基板上に設けるステップと、
少なくとも１つの開口内に拡散バリアを形成するステップと、
少なくとも１つの開口内の拡散バリア上に、Ｒｕ及びＣｏ含有材料からなる冗長拡散バリア層を形成するステップと、
少なくとも１つの開口の残りの部分内に導電性材料を充填するステップと、
拡散バリア、冗長拡散バリア層及び導電性材料のそれぞれの上面が、誘電体材料の上面と同一平面にある構造を形成するように、拡散バリア、冗長拡散バリア層及び導電性材料を平坦化するステップとを含む。
【００１１】
冗長拡散バリア層のＣｏ含有材料は、純粋なＣｏ若しくはＮ，Ｐ及びＢのうちの１つを含むＣｏ含有合金とすることができる。
【００１２】
本発明の幾つかの実施例において、冗長拡散バリア層は、Ｒｕの上層及び少なくともＣｏ含有材料からなる底部層を有する２層構造である。本発明の更に他の実施例において、冗長拡散バリア層は、下側のＣｏ含有表面からＲｕの濃度が上に向かって徐々に増大する傾斜濃度を有する単一層構造である。更に他の実施例において、冗長拡散バリア層は、Ｒｕ及びＣｏ含有層の組み合わせを２つ以上含む多層構造を含む。
【００１３】
本発明の冗長拡散バリア層は、物理蒸着（ＰＶＤ）、化学蒸着（ＣＶＤ）若しくは原子層堆積（ＡＬＤ）を利用して形成されることができる。ＰＶＤが使用される場合、Ｒｕターゲット及びＣｏ含有材料ターゲットを使用する共スパッタリング・プロセスが使用される。ＣＶＤ若しくはＡＬＤが使用される場合、Ｒｕ含有前駆体及びＣｏ含有材料の前駆体が使用される。
【図面の簡単な説明】
【００１４】
【図１】本発明で使用され得る初期構造を示す断面図である。
【図２】図１に示される初期構造の露出された表面上に拡散バリアを形成した後の構造の断面図である。
【図３】図２に示される構造上にＲｕ及びＣｏ含有材料からなる冗長拡散バリア層を形成した後の構造の断面図である。
【図４】図３に示されている構造において使用されることができる種々な冗長拡散バリア層の断面図である。
【図５】図３に示されている構造上に任意選択的なシード層及び導電性材料を形成した後の構造の断面図である。
【図６】図５に示されている構造を平坦化した後の構造の断面図である。
【発明を実施するための形態】
【００１５】
相互接続構造のための冗長金属バリア構造及びその製造方法を提供する本発明について、図面を参照して以下に説明する。図面は説明のためのものであり、正確な寸法で描かれていないことに留意されたい。
【００１６】
以下の説明において、本発明の十分な理解のために、例えば特定な構造、コンポーネント、材料、寸法・処理ステップ及び技術のような数多くの特定な詳細な点について説明する。しかしながら、本発明は、これらの特定な詳細な点を変更して実施されうることは、当業者により理解されるであろう。又、周知の構造又は処理ステップは本発明を不明瞭にするのを防ぐために詳細に説明しない。
【００１７】
素子が他の素子に“接続され”又は“結合され”と表現する場合は、これは、素子が他の素子に直接接続されている状態又はこれらの間に更に他の素子が介在している状態を表す。これと対照的に、素子が他の素子に“直接接続され”又は“直接結合され”と表現する場合は、これは、素子相互間に他の素子が介在しないことを表す。
【００１８】
上述のように、本発明は、相互接続構造の信頼性及び拡張性を改善することができる、相互接続構造のための冗長金属拡散バリアを提供する。冗長金属拡散バリアは、誘電体材料内に設けられた開口内に配置され、そして冗長金属拡散バリア層は、開口内に存在する拡散バリア層及び導電材料の間に配置される。冗長拡散バリア層は、Ｒｕと、純粋なＣｏ若しくはＮ，Ｂ及びＰのうち少なくとも１つを含むＣｏ合金を含むＣｏ含有材料からなる単層又は多層構造を含む。
【００１９】
一般的に、本発明は、基板上に配置され約４．０以下の誘電定数（誘電率）を有する誘電材料を含む半導体構造体を提供する。誘電体材料内に少なくとも１つの開口が配置される。拡散バリア、冗長拡散バリア層及び導電性材料が、少なくとも１つの開口内に配置される。冗長拡散バリア層は、Ｒｕ及びＣｏ含有材料からなる。本発明の構造においては、拡散バリア、冗長拡散バリア層及び導電性材料のそれぞれの上面は、誘電体材料の上面と同一平面である。
【００２０】
本発明の処理の流れは、図１に示されている初期相互接続構造１０を準備するステップで開始する。具体的に説明すると、図１に示されている初期相互接続構造１０は、誘電体キャッピング層１４により分離されている下側相互接続レベル１２及び上側相互接続レベル１６を含む多層相互接続体を有する。１つ以上の半導体デバイスを含む半導体基板（図示せず）上に配置される下側相互接続レベル１２は、第１誘電体材料層１８を含み、そしてこの第１誘電体材料層１８は、バリア層１９によりこの誘電体材料１８から分離されている少なくとも１つの導電性構造（フィーチャ、即ち、導電性領域）２０を含む。上側相互接続レベル１６は、少なくとも１つの開口が設けられている第２誘電体材料２４を有する。少なくとも１つの開口は、ビア開口、ライン開口、組み合わせられたビア／ライン開口若しくはこれらの組み合わせである。図示の実施例に示されているように、ライン開口２６Ａ及び組み合わせられたビア／ライン開口２６Ｂが、第２誘電体材料２４内に存在する。組み合わせられたビア／ライン開口２６Ｂは、下側相互接続レベル１２内に存在する導電性構造２０の一部分を露出する。
【００２１】
図１に示されている初期相互接続構造１０は、この分野で周知の通常の技術を利用して作成される。例えば、初期相互接続構造１０は、基板（図示せず）の表面に第１誘電体材料１８を設けることにより形成されることができる。基板（図示せず）は、半導体材料、絶縁材料、導電性材料又はこれらの組み合わせである。基板が半導体材料からなる場合は、例えば、Ｓｉ，ＳｉＧｅ，ＳｉＧｅＣ，ＳｉＣ，Ｇｅ合金、ＧａＡｓ，ＩｎＡｓ，ＩｎＰ及び他のIII／V若しくはII／VI族の化合物半導体のような任意の半導体が使用され得る。上記に示した半導体材料に加えて、本発明は、半導体基板が、例えばＳｉ／ＳｉＧｅ，Ｓｉ／ＳｉＣ，シリコン・オン・インシュレータ（ＳＯＩ）若しくはシリコン・ゲルマニウム・オン・インシュレータ（ＳＧＯＩ）のような多層半導体である場合を含む。
【００２２】
基板が、絶縁材料の場合、絶縁材料は、有機絶縁体、無機絶縁体若しくはこれらの組み合わせを多層化したものとすることができる。基板が導電性材料の場合、基板は、例えば多結晶シリコン、元素金属、少なくとも１つの元素金属の合金、金属シリサイド、金属窒化物若しくはこれらを多層としたものとすることができる。基板が半導体材料の場合、例えば相補型金属酸化物半導体（ＣＭＯＳ）デバイスのような１つ以上の半導体デバイスが基板に形成されることができる。
【００２３】
下側相互接続レベル１２の第１誘電体材料１８は、無機誘電体若しくは有機誘電体を含む任意のレベル間誘電体材料である。第１誘電体材料１８は、多孔性若しくは非多孔性とすることができ、約２．８以下の誘電定数（誘電率）を有する多孔性誘電体が本発明の幾つかの実施例において非常に望ましい。第１誘電体材料１８として使用することができる適切な誘電体の例は、ＳｉＯ２，シルセスキオキサン、Ｓｉ，Ｃ，Ｏ及びＨを含むＣドープされた酸化物（即ち、オルガノシリケート）、熱硬化性ポリアリレン・エーテル若しくはこれらを多層にしたものを含むがこれらに限定されない。本明細書で使用する用語“ポリアリレン”は、例えば、酸素、硫黄、スルホン、スルホキシド、カルボニル及び他の同様なもののような、結合、縮合環、若しくは不活性リンク・グループにより互いにリンクされたアリル成分若しくは不活性的に置換されたアリル成分を表す。
【００２４】
第１誘電体材料１８は、代表的には、約４．０以下の誘電定数を有し、更に代表的には約２．８の誘電定数を有する。これらの誘電体は、一般的に、４．０よりも高い誘電定数を有する誘電体材料に比べて低い寄生容量漏洩を有する。第１誘電体材料１８の厚さは、下側相互接続レベル１２内で使用される誘電体材料及び誘電体の正確な数に依存して変動する。代表的にはそして通常の相互接続構造のためには、第１誘電体材料１８は２００乃至４５０ｎｍの厚さを有する。
【００２５】
下側相互接続レベル１２は又、第１誘電体材料１８内に埋め込まれている（即ち、１８内に配置されている）少なくとも１つの導電性構造２０を有する。少なくとも１つの導電性構造２０は、バリア層１９により第１誘電体材料１８から分離されている導電性材料からなる。導電性構造２０は、リソグラフィ・ステップ（即ち、第１誘電体材料１８の表面にフォトレジストを付着し、フォトレジストを所望の放射パターンに露出し、そして通常のレジスト現像材を利用して露出されたレジストを現像するステップ）、第１誘電体材料１８に開口をエッチング（ドライ・エッチング若しくは湿式エッチング）するステップ、そしてエッチングされた領域にバリア層１９を形成し次いで導電性領域を形成する導電性材料を充填することにより形成される。導電性材料が通過して拡散するのを防止するためのバリアとして働くＴａ，ＴａＮ，Ｔｉ，ＴｉＮ，Ｒｕ，ＲｕＮ，Ｗ，ＷＮ若しくは他の材料からなるバリア層１９は、例えば原子層堆積（ＡＬＤ），化学蒸着（ＣＶＤ），プラズマ化学蒸着（ＰＥＣＶＤ）、物理蒸着（ＰＶＤ），スパッタリング、化学溶液堆積若しくはメッキのような堆積プロセスにより形成される。
【００２６】
バリア層１９の厚さは、堆積プロセスの処理の仕方及び使用される材料に依存して変動する。代表的には、バリア層１９は４乃至４０ｎｍの厚さを有し、更に代表的には７乃至２０ｎｍの厚さを有する。
【００２７】
バリア層の形成に続いて、第１誘電体材料１８の開口の残りの領域は、導電性構造２０を形成する導電性材料で充填される。導電性構造２０を形成するのに使用される導電性材料は、例えば、多結晶シリコン、導電性金属、少なくとも１つの導電性金属を含む合金、導電性金属シリサイド若しくはこれらの組み合わせである。望ましくは、導電性構造２０を形成するのに使用される導電性材料は、例えばＣｕ，Ｗ若しくはＡｌのような導電性金属であり、本発明においてはＣｕ若しくはＣｕ合金（例えばＡｌＣｕ）が特に望ましい。導電性材料は、ＣＶＤ、ＰＥＣＶＤ、スパッタリング、化学溶液堆積若しくはメッキを含む通常の堆積プロセスを利用して、第１誘電体材料１８の残りの開口内に充填される。堆積の後、バリア層１９及び導電性構造２０のそれぞれの上面が第１誘電体材料１８の上面と同一平面である構造を与えるように例えば化学機械研磨（ＣＭＰ）のような通常の平坦化プロセスが使用されることができる。
【００２８】
少なくとも１つの導電性構造２０を形成した後、例えばＣＶＤ，ＰＥＣＶＤ，化学溶液堆積若しくは蒸着のような通常の堆積プロセスを利用してブランケットな誘電体キャッピング層１４が下側相互接続レベル１２の表面上に形成される。誘電体キャッピング層１４は、例えばＳｉＣ，Ｓｉ４ＮＨ３，ＳｉＯ２，炭素がドープされた酸化物、窒素及び水素がドープされた炭化珪素 ＳｉＣ（Ｎ，Ｈ）若しくはこれらを多層にしたもののような任意の適切な誘電体キャップ材料からなる。誘電体キャッピング層１４の厚さは、これを形成するのに使用される技術及びこの層を形成する材料に依存して変動する。代表的には、誘電体キャッピング層１４は、１５乃至５５ｎｍの厚さを有し、更に代表的には２５乃至４５ｎｍの厚さを有する。
【００２９】
次に、キャッピング層１４の露出された表面上に第２誘電体材料２４を付着することにより上側相互接続レベル１６が形成される。第２誘電体材料２４は、下側相互接続レベル１２の第１誘電体材料１８と同じ材料若しくは異なる材料で形成されることができ、望ましくは同じ材料で形成される。第１誘電体材料１８に対する処理技術及び厚さの範囲が第２誘電体材料２４に対して適用される。第２誘電体材料２４は又、１つの誘電体材料の堆積に続いて他の異なる誘電体材料を堆積することにより形成される２つの互いに異なる材料からなることができる。本発明の１つの実施例において、第２誘電体材料２４は、２つの低ｋ誘電体材料からなり、かくして、上側相互接続レベル１６は、多孔性の誘電体材料内に充填された導電性の埋め込み型ライン及び密度の高い（即ち、多孔性でない）誘電体材料内に充填された導電性の埋め込み型ビアからなる混成型構造を有する。このような実施例において、多孔性の低ｋ誘電体は２．８以下の誘電定数を有し、そして密度の高い低ｋ誘電体は約４．０以下の誘電定数を有する。
【００３０】
次に、第２誘電体材料２４の上面上にブランケットなハード・マスク材料（図示せず）を最初に形成することにより、少なくとも１つの開口が第２誘電体材料２４に形成される。ブランケットなハード・マスク材料は、酸化物、窒化物、酸窒化物若しくはこれらを多層にしたものを含む。代表的には、ブランケット・ハード・マスク材料は、例えばＳｉＯ２のような酸化物若しくはＳｉ３Ｎ４のような窒化物である。ブランケット・ハード・マスク材料は、例えばＣＶＤ，ＰＥＣＶＤ，化学溶液堆積若しくは蒸着のような通常の堆積プロセスを利用して形成される。堆積されるハード・マスク材料の厚さは、形成されるハード・マスク材料の型、ハード・マスク材料を構成する層の数そしてハード・マスク材料を形成するのに使用される堆積技術に依存して変動する。代表的には、堆積されたハード・マスク材料は、１０乃至８０ｎｍの厚さを有し、更に代表的には２０乃至６０ｎｍの厚さを有する。
【００３１】
ハード・マスク材料のブランケット層の形成の後、例えばＣＶＤ，ＰＥＣＶＤ，スピン・オン・コーティング、化学溶液堆積若しくは蒸着のような通常の堆積技術を利用してフォトレジスト（図示せず）がハード・マスク材料の上面に形成される。フォトレジストは、この分野で周知であるポジティブ材料、ネガティブ材料、若しくは混成材料である。次いで、フォトレジストは、このフォトレジストを放射パターンに露光するステップ及び露光されたレジストを通常のレジスト現像液を利用して現像するステップを含むリソグラフィック・プロセスを受ける。リソグラフィック・プロセスは、開口の幅を規定するパターン化されたフォトレジストをハード・マスク材料の上に形成する。ビア開口又はライン開口あるいはその両方が、リソグラフィック及びエッチングを利用して形成されることができる。組み合わせられたビア／ライン開口が形成されると、リソグラフィック及びエッチングが繰り返されて他のビア／ライン開口が形成される。組み合わせられたビア／ライン開口のエッチングの間に、誘電体キャッピング層１４の一部が除去されることに注目されたい。
【００３２】
上述のように、少なくとも１つの開口は、ライン開口、ビア開口、組み合わせられたビア／ライン開口若しくはこれらの組み合わせを含む。説明の便宜上、ライン開口２６Ａ及び組み合わせられたビア／ライン開口２６Ｂが示されている。
【００３３】
少なくとも１つの開口を第２誘電体材料に形成することに続いて、代表的には第２誘電体材料の上に配置されたハード・マスクがこの構造から除去される。ハード・マスクの除去は、少なくとも１つの開口を導電性材料で充填する前若しくは後に行われることができる。図示の実施例においては、ハード・マスクは、少なくとも１つの開口を形成した後に除去される。
【００３４】
図２は、少なくとも１つの開口内の第２誘電体材料２４の少なくとも露出された壁部分上に拡散バリア層２８を形成した後の構造を示す。拡散バリア２８は、これを通って導電性材料が拡散することを防止するためのバリアとして働くＴａ，ＴａＮ，ＴｉＮ，Ｒｕ，ＲｕＮ，ＲｕＴａ，ＲｕＴａＮ，Ｗ，ＷＮ及び他の任意の材料のうちの１つからなる。拡散バリア２８の厚さは、これを形成するのに使用される堆積プロセス及び使用される材料に依存して変動する。代表的には、拡散バリア２８は４乃至４０ｎｍの厚さを有し、更に代表的には７乃至２０ｎｍの厚さを有する。拡散バリア２８は、例えばＣＶＤ，ＰＥＣＶＤ，原子層堆積（ＡＬＤ），物理蒸着（ＰＶＤ），スパッタリング、化学溶液堆積及びメッキを含む通常の堆積プロセスにより形成される。
【００３５】
少なくとも１つの開口内に拡散バリア２８を形成した後、冗長拡散バリア層３０が、拡散バリア２８の上に形成される。冗長拡散バリア層３０を含む構造は例えば図３に示されている。本発明で使用される冗長拡散バリア層３０は、Ｒｕ及びＣｏ含有材料を含む。Ｃｏ含有材料は、純粋なＣｏ若しくは少なくともＮ、Ｐ及びＢのうち少なくとも１つを含むＣｏ合金でもよい。
【００３６】
本発明の冗長拡散バリア層３０は、物理蒸着（ＰＶＤ），化学蒸着（ＣＶＤ）若しくは原子層堆積（ＡＬＤ）を利用して形成されることができる。ＰＶＤが使用される場合は、Ｒｕターゲット材料及びＣｏ含有材料のターゲットを含む共スパッタリング・プロセスが使用される。ＣＶＤ若しくはＡＬＤが使用される場合、Ｒｕ含有前駆体及びＣｏ含有材料の前駆体が使用される。ＰＶＤ，ＣＶＤ及びＡＬＤの条件はこの分野の当業者にとって周知である。代表的には、冗長拡散バリア層３０の形成は、１００℃以上の付着温度で行われ、更に代表的には、１５０℃乃至３５０℃の付着温度で行われる。
【００３７】
又、冗長バリア層３０の形成は、代表的には５ｍＴｏｒｒ以上の付着圧力で行われ、更に代表的には、５０乃至０．１ｍＴｏｒｒの付着圧力で行われる。
【００３８】
冗長拡散バリア層３０の厚さは、これを形成するのに使用される技術に依存して変動する。代表的には、冗長拡散バリア層３０は、１乃至１０ｎｍの厚さを有し、更に代表的には２乃至５ｎｍの厚さを有する。
【００３９】
図４の（Ａ），（Ｂ）及び（Ｃ）は、本発明で使用できる種々な型の冗長拡散バリア層３０を示す。具体的に説明すると、図４（Ａ）は、Ｒｕの上層３２及び少なくともＣｏを含む底部層３４からなる２層構造を含む冗長拡散バリア層３０‘を示す。図４（Ｂ）は、下側のＣｏ含有表面からＲｕの濃度が上に向かって徐々に増大する傾斜濃度を有する単一層構造を含む冗長拡散バリア層３０’’を示す。図４（Ｃ）は、Ｃｏ含有層がＲｕ含有層の下側に配置されている、Ｒｕ及びＣｏ含有層の組み合わせを２つ以上含む多層構造を含む冗長拡散バリア層３０’’’を示す。
【００４０】
図３に示されている構造を形成した後、少なくとも１つの開口は、図５に示されている構造を形成するために導電性材料５０で充填される。幾つかの実施例においては、接着／メッキ・シード層５２が使用される。
【００４１】
接着／シード層５２が存在する場合、この接着／シード層５２は、元素の周期表のVIIIＡ族の金属若しくは金属合金からなる。接着／シード層５２のためのVIIIＡ族の適切な元素の例は、Ｒｕ，ＴａＲｕ，Ｉｒ，Ｒｈ，Ｐｔ，Ｐｄ及びこれらの合金であるがこれに限定されない。幾つかの実施例においては、任意選択的なメッキ／接着シード層５２としてＲｕ，Ｉｒ若しくはＲｈを使用することが望ましい。任意選択的な接着／メッキ・シード層５２は又、純粋のＣｕ若しくはＣｕ（Ａｌ）、Ｃｕ（Ｉｒ）及びＣｕ（Ｒｕ）を含むＣｕ合金とすることができる。任意選択的な接着／メッキ・シード層５２は、例えば化学蒸着（ＣＶＤ），プラズマ化学蒸着（ＰＥＣＶＤ），原子層堆積（ＡＬＤ）、メッキ、スパッタリング及び物理蒸着（ＰＶＤ）を含む通常の堆積プロセスにより形成される。任意選択的な接着／メッキ・シード層５２の厚さは、例えば、接着／メッキ・シード層５２の組成材料及びこれを形成するのに使用される技術を含む多数の要因に依存して変動する。代表的には、任意選択的な接着／メッキ・シード層５２は、０．５乃至１０ｎｍの厚さを有し、更に代表的には６ｎｍよりも薄い厚さを有する。
【００４２】
第２誘電体材料２４内に埋め込まれる導電性構造を形成するのに使用される導電性材料５０は、例えば多結晶シリコン、導電性金属、少なくとも１つの導電性金属を含む合金、導電性金属シリサイド若しくはこれらの組み合わせを含む。望ましくは、導電性構造を形成するのに使用される導電性材料５０は、例えばＣｕ，Ｗ若しくはＡｌのような導電性金属であり、Ｃｕ若しくはＣｕ合金（例えばＡｌＣｕ）が本発明において特に望ましい。導電性材料５０は、ＣＶＤ，ＰＥＣＶＤ，スパッタリング、化学溶液堆積若しくはメッキのような通常の堆積技術を利用して第２誘電体材料２４の少なくとも１つの開口の残りの部分内に充填される。
【００４３】
堆積の後、拡散バリア２８，冗長拡散バリア層３０及び導電性材料５０のそれぞれの上面が第２誘電体材料２４の上面と同一平面である構造を形成するために、例えば化学機械研磨（ＣＭＰ）又は研磨あるいはその両方のような通常の平坦化プロセスが使用されることができる。このような構造が例えば図６に示されている。具体的に説明すると、図６に示されている構造は、基板（図示せず）の上部に配置され約４．０以下の誘電定数を有する誘電体材料（即ち、第２誘電体材料２４）を含む。誘電体材料（即ち、第２誘電体材料２４）には、少なくとも１つの開口（即ち、ライン開口２６Ａ及び組み合わせられたライン／ビア開口２６Ｂ）が設けられている。拡散バリア２８，冗長拡散バリア層３０及び導電性材料５０が少なくとも１つの開口内に配置されている。冗長拡散バリア層３０は、Ｒｕ及びＣｏ含有材料からなる。本発明の構造において、拡散バリア２８，冗長拡散バリア層３０及び導電性材料５０のそれぞれの上面は、誘電体材料（即ち、第２誘電体材料２４）の上面と同一平面である。
【００４４】
本発明を良好な実施例について説明したが、上記実施例は本発明の精神から逸脱することなく変更及び修正されうることが、当業者により理解されるであろう。
【符号の説明】
【００４５】
１０ 初期相互接続構造
１２ 下側相互接続レベル
１４ 誘電体キャッピング層
１６ 上側相互接続レベル
１８ 第１誘電体材料
１９ バリア層
２０ 導電性構造
２４ 第２誘電体材料
２６Ａ ライン開口
２６Ｂ ビア／ライン開口
２８ 拡散バリア
３０、３０’、３０’’、３０’’’ 冗長拡散バリア層
３２ 上層
３４ 底部層
５０ 導電性材料
５２ 接着／シード層
【特許請求の範囲】
【請求項１】
基板上に配置され、４．０以下の誘電定数を有し、少なくとも１つの開口を有する誘電体材料と、
前記少なくとも１つの開口内に配置された拡散バリアと、
前記少なくとも１つの開口の前記拡散バリア上に配置され、Ｒｕ及びＣｏ含有材料からなる冗長拡散バリア層と、
前記少なくとも１つの開口内の前記冗長拡散バリア層上に配置された導電性材料とを備え、
前記拡散バリア、前記冗長拡散バリア層及び前記導電性材料のそれぞれの上面が、前記誘電体材料の上面と同一平面にある半導体構造体。
【請求項２】
前記誘電体材料は、２．８以下の誘電定数を有する多孔性の低ｋ誘電体である、請求項１に記載の半導体構造体。
【請求項３】
前記誘電体材料は、ＳｉＯ２，シルセスキオキシサン、Ｓｉ，Ｃ，Ｏ及びＨを含むＣドープされた酸化物及び熱硬化性ポリアリレン・エーテルからなる群から選択された材料である、請求項１に記載の半導体構造体。
【請求項４】
前記誘電体材料は、上側相互接続レベルの誘電体である、請求項１に記載の半導体構造体。
【請求項５】
前記上側相互接続レベルの下に配置された下側相互接続レベルを備え、前記下側相互接続レベル及び前記上側相互接続レベルは、誘電体キャッピング層により分離されている、請求項４に記載の半導体構造体。
【請求項６】
前記Ｃｏ含有材料は、純粋なＣｏ若しくはＮ，Ｐ及びＢのうちの１つを含むＣｏ合金である、請求項１に記載の半導体構造体。
【請求項７】
前記導電性材料は、Ｃｕ，Ｗ及びＡｌからなる群から選択される材料である、請求項１に記載の半導体構造体。
【請求項８】
前記拡散バリアは、Ｔａ，ＴａＮ，ＴｉＮ，Ｒｕ，ＲｕＮ，ＲｕＴａ，ＲｕＴａＮ，Ｗ及びＷＮからなる群から選択された材料である、請求項１に記載の半導体構造体。
【請求項９】
前記冗長拡散バリア層は、Ｒｕの上層及び少なくともＣｏ含有材料からなる底部層を有する２層構造である、請求項１に記載の半導体構造体。
【請求項１０】
前記冗長拡散バリア層は、下側のＣｏ含有表面からＲｕの濃度が上に向かって徐々に増大する傾斜濃度を有する単一層構造である、請求項１に記載の半導体構造体。
【請求項１１】
前記冗長拡散バリア層は、Ｒｕ及びＣｏ含有層の組み合わせを２つ以上含む多層構造を含む
、請求項１に記載の半導体構造体。
【請求項１２】
誘電体キャッピング層により分離された下側相互接続レベル及び上側相互接続レベルであって、前記上側相互接続レベルは、４．０以下の誘電定数を有し、少なくとも１つの開口を有する誘電体材料を含む、前記下側相互接続レベル及び上側相互接続レベルと、
前記少なくとも１つの開口内に配置された拡散バリアと、
前記少なくとも１つの開口内の前記拡散バリア上に配置され、Ｒｕ及びＣｏ含有材料からなる冗長拡散バリア層と、
前記少なくとも１つの開口内の前記冗長拡散バリア層上に配置された導電性材料とを備え、
前記拡散バリア、前記冗長拡散バリア層及び前記導電性材料のそれぞれの上面が、前記誘電体材料の上面と同一平面にある半導体構造体。
【請求項１３】
前記冗長拡散バリア層は、Ｒｕの上層及び少なくともＣｏ含有材料からなる底部層を有する２層構造である、請求項１２に記載の半導体構造体。
【請求項１４】
前記冗長拡散バリア層は、下側のＣｏ含有表面からＲｕの濃度が上に向かって徐々に増大する傾斜濃度を有する単一層構造である、請求項１２に記載の半導体構造体。
【請求項１５】
前記冗長拡散バリア層は、Ｒｕ及びＣｏ含有層の組み合わせを２つ以上含む多層構造を含む、請求項１２に記載の半導体構造体。
【請求項１６】
４．０以下の誘電定数を有し、少なくとも１つの開口を有する誘電体材料を基板上に設けるステップと、
前記少なくとも１つの開口内に拡散バリアを形成するステップと、
前記少なくとも１つの開口内の前記拡散バリア上に、Ｒｕ及びＣｏ含有材料からなる冗長拡散バリア層を形成するステップと、
前記少なくとも１つの開口の残りの部分内に導電性材料を充填するステップと、
前記拡散バリア、前記冗長拡散バリア層及び前記導電性材料のそれぞれの上面が、前記誘電体材料の上面と同一平面にある構造を形成するように、前記拡散バリア、前記冗長拡散バリア層及び前記導電性材料を平坦化するステップとを含む、半導体構造体を形成する方法。
【請求項１７】
前記構造を含む上側相互接続レベルの下側に下側相互接続レベルを形成するステップを更に含み、前記下側相互接続レベル及び前記上側相互接続レベルは、誘電体キャッピング層により分離されている請求項１６に記載の方法。
【請求項１８】
前記Ｃｏ含有材料は、純粋なＣｏ若しくはＮ，Ｐ及びＢのうちの１つを含むＣｏ合金である
請求項１６に記載の方法。
【請求項１９】
前記冗長拡散バリア層は、Ｒｕの上層及び少なくともＣｏ含有材料からなる底部層を有する２相構造である、請求項１６に記載の方法。
【請求項２０】
前記冗長拡散バリア層は、下側のＣｏ含有表面からＲｕの濃度が上に向かって徐々に増大する傾斜濃度を有する単一層構造である、請求項１６に記載の方法。
【請求項２１】
前記冗長拡散バリア層は、Ｒｕ及びＣｏ含有層の組み合わせを２つ以上含む多層構造を含む
、請求項１６に記載の方法。
【請求項２２】
前記導電性材料は、Ｃｕ，Ｗ及びＡｌからなる群から選択される材料である、請求項１６に記載の方法。
【請求項２３】
前記冗長拡散バリア層は、Ｒｕターゲット及びＣｏ含有材料のターゲットを使用する共スパッタリング・プロセスを行う物理蒸着（ＰＶＤ）を利用して形成される、請求項１６に記載の方法。
【請求項２４】
前記冗長拡散バリア層は、化学蒸着（ＣＶＤ）若しくは原子層堆積（ＡＬＤ）を利用して形成され、前記ＣＶＤ又は前記ＡＬＤあるいはその両方は、Ｒｕ含有前駆体及びＣｏ含有材料の前駆体を使用する、請求項１６に記載の方法。
【請求項１】
基板上に配置され、４．０以下の誘電定数を有し、少なくとも１つの開口を有する誘電体材料と、
前記少なくとも１つの開口内に配置された拡散バリアと、
前記少なくとも１つの開口の前記拡散バリア上に配置され、Ｒｕ及びＣｏ含有材料からなる冗長拡散バリア層と、
前記少なくとも１つの開口内の前記冗長拡散バリア層上に配置された導電性材料とを備え、
前記拡散バリア、前記冗長拡散バリア層及び前記導電性材料のそれぞれの上面が、前記誘電体材料の上面と同一平面にある半導体構造体。
【請求項２】
前記誘電体材料は、２．８以下の誘電定数を有する多孔性の低ｋ誘電体である、請求項１に記載の半導体構造体。
【請求項３】
前記誘電体材料は、ＳｉＯ２，シルセスキオキシサン、Ｓｉ，Ｃ，Ｏ及びＨを含むＣドープされた酸化物及び熱硬化性ポリアリレン・エーテルからなる群から選択された材料である、請求項１に記載の半導体構造体。
【請求項４】
前記誘電体材料は、上側相互接続レベルの誘電体である、請求項１に記載の半導体構造体。
【請求項５】
前記上側相互接続レベルの下に配置された下側相互接続レベルを備え、前記下側相互接続レベル及び前記上側相互接続レベルは、誘電体キャッピング層により分離されている、請求項４に記載の半導体構造体。
【請求項６】
前記Ｃｏ含有材料は、純粋なＣｏ若しくはＮ，Ｐ及びＢのうちの１つを含むＣｏ合金である、請求項１に記載の半導体構造体。
【請求項７】
前記導電性材料は、Ｃｕ，Ｗ及びＡｌからなる群から選択される材料である、請求項１に記載の半導体構造体。
【請求項８】
前記拡散バリアは、Ｔａ，ＴａＮ，ＴｉＮ，Ｒｕ，ＲｕＮ，ＲｕＴａ，ＲｕＴａＮ，Ｗ及びＷＮからなる群から選択された材料である、請求項１に記載の半導体構造体。
【請求項９】
前記冗長拡散バリア層は、Ｒｕの上層及び少なくともＣｏ含有材料からなる底部層を有する２層構造である、請求項１に記載の半導体構造体。
【請求項１０】
前記冗長拡散バリア層は、下側のＣｏ含有表面からＲｕの濃度が上に向かって徐々に増大する傾斜濃度を有する単一層構造である、請求項１に記載の半導体構造体。
【請求項１１】
前記冗長拡散バリア層は、Ｒｕ及びＣｏ含有層の組み合わせを２つ以上含む多層構造を含む
、請求項１に記載の半導体構造体。
【請求項１２】
誘電体キャッピング層により分離された下側相互接続レベル及び上側相互接続レベルであって、前記上側相互接続レベルは、４．０以下の誘電定数を有し、少なくとも１つの開口を有する誘電体材料を含む、前記下側相互接続レベル及び上側相互接続レベルと、
前記少なくとも１つの開口内に配置された拡散バリアと、
前記少なくとも１つの開口内の前記拡散バリア上に配置され、Ｒｕ及びＣｏ含有材料からなる冗長拡散バリア層と、
前記少なくとも１つの開口内の前記冗長拡散バリア層上に配置された導電性材料とを備え、
前記拡散バリア、前記冗長拡散バリア層及び前記導電性材料のそれぞれの上面が、前記誘電体材料の上面と同一平面にある半導体構造体。
【請求項１３】
前記冗長拡散バリア層は、Ｒｕの上層及び少なくともＣｏ含有材料からなる底部層を有する２層構造である、請求項１２に記載の半導体構造体。
【請求項１４】
前記冗長拡散バリア層は、下側のＣｏ含有表面からＲｕの濃度が上に向かって徐々に増大する傾斜濃度を有する単一層構造である、請求項１２に記載の半導体構造体。
【請求項１５】
前記冗長拡散バリア層は、Ｒｕ及びＣｏ含有層の組み合わせを２つ以上含む多層構造を含む、請求項１２に記載の半導体構造体。
【請求項１６】
４．０以下の誘電定数を有し、少なくとも１つの開口を有する誘電体材料を基板上に設けるステップと、
前記少なくとも１つの開口内に拡散バリアを形成するステップと、
前記少なくとも１つの開口内の前記拡散バリア上に、Ｒｕ及びＣｏ含有材料からなる冗長拡散バリア層を形成するステップと、
前記少なくとも１つの開口の残りの部分内に導電性材料を充填するステップと、
前記拡散バリア、前記冗長拡散バリア層及び前記導電性材料のそれぞれの上面が、前記誘電体材料の上面と同一平面にある構造を形成するように、前記拡散バリア、前記冗長拡散バリア層及び前記導電性材料を平坦化するステップとを含む、半導体構造体を形成する方法。
【請求項１７】
前記構造を含む上側相互接続レベルの下側に下側相互接続レベルを形成するステップを更に含み、前記下側相互接続レベル及び前記上側相互接続レベルは、誘電体キャッピング層により分離されている請求項１６に記載の方法。
【請求項１８】
前記Ｃｏ含有材料は、純粋なＣｏ若しくはＮ，Ｐ及びＢのうちの１つを含むＣｏ合金である
請求項１６に記載の方法。
【請求項１９】
前記冗長拡散バリア層は、Ｒｕの上層及び少なくともＣｏ含有材料からなる底部層を有する２相構造である、請求項１６に記載の方法。
【請求項２０】
前記冗長拡散バリア層は、下側のＣｏ含有表面からＲｕの濃度が上に向かって徐々に増大する傾斜濃度を有する単一層構造である、請求項１６に記載の方法。
【請求項２１】
前記冗長拡散バリア層は、Ｒｕ及びＣｏ含有層の組み合わせを２つ以上含む多層構造を含む
、請求項１６に記載の方法。
【請求項２２】
前記導電性材料は、Ｃｕ，Ｗ及びＡｌからなる群から選択される材料である、請求項１６に記載の方法。
【請求項２３】
前記冗長拡散バリア層は、Ｒｕターゲット及びＣｏ含有材料のターゲットを使用する共スパッタリング・プロセスを行う物理蒸着（ＰＶＤ）を利用して形成される、請求項１６に記載の方法。
【請求項２４】
前記冗長拡散バリア層は、化学蒸着（ＣＶＤ）若しくは原子層堆積（ＡＬＤ）を利用して形成され、前記ＣＶＤ又は前記ＡＬＤあるいはその両方は、Ｒｕ含有前駆体及びＣｏ含有材料の前駆体を使用する、請求項１６に記載の方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公表番号】特表２０１２−５２７７５１（Ｐ２０１２−５２７７５１Ａ）
【公表日】平成２４年１１月８日（２０１２．１１．８）
【国際特許分類】
【出願番号】特願２０１２−５１１２１３（Ｐ２０１２−５１１２１３）
【出願日】平成２２年４月９日（２０１０．４．９）
【国際出願番号】ＰＣＴ／ＥＰ２０１０／０５４７０７
【国際公開番号】ＷＯ２０１０／１３３４００
【国際公開日】平成２２年１１月２５日（２０１０．１１．２５）
【出願人】（３９０００９５３１）インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＳＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【Ｆターム（参考）】
【公表日】平成２４年１１月８日（２０１２．１１．８）
【国際特許分類】
【出願日】平成２２年４月９日（２０１０．４．９）
【国際出願番号】ＰＣＴ／ＥＰ２０１０／０５４７０７
【国際公開番号】ＷＯ２０１０／１３３４００
【国際公開日】平成２２年１１月２５日（２０１０．１１．２５）
【出願人】（３９０００９５３１）インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＳＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【Ｆターム（参考）】
[ Back to top ]