【課題】初期電気特性の向上及びストレスマイグレーション信頼性の向上を両立させた半導体装置及びそのような半導体装置を製造することができる半導体装置の製造方法を提供する。
【解決手段】半導体装置は、半導体基板と、半導体基板上に形成された層間絶縁膜２と、層間絶縁膜２上に形成された層間絶縁膜と、層間絶縁膜２内に形成され、プラグ接続部３ａを有する配線３と、層間絶縁膜内に形成され、プラグ接続部３ａに接続されたビアプラグと、層間絶縁膜２内かつプラグ接続部３ａの近傍に形成された複数の第１のダミー配線４と、層間絶縁膜２内かつプラグ接続部３ａを除く配線３の部分の近傍に形成され、第１のダミー配線４より小さい幅及び第１のダミー配線４より大きい１つのダミー配線の単位当たりのパターン被覆率の少なくともいずれかを有する複数の第２のダミー配線５とを備えている。 （もっと読む）

【課題】基板を貫通するバイアホールとその内壁の縦型金属層によって、基板の第１主面のスイッチング素子と、第２主面の電極パッドを接続したスイッチＭＭＩＣにおいて、隣接する縦型金属層に異なる高周波信号が伝搬する場合、基板に伸びる空乏層によって、縦型金属層間に高周波信号が漏れる問題があった。
【解決手段】異なる高周波信号が印加される縦型金属層間に縦型ｎ＋型領域を設ける。これにより一方の縦型金属層から伸びる空乏層が他方に到達することを防止し、高周波信号の漏れを抑制する。また制御抵抗の一部に、縦型ｎ＋型領域による縦型抵抗を接続することにより、制御抵抗のチップ上の占有面積を小さくできる。 （もっと読む）

金層(20)が金酸化物マスク(30)でパターニングされる。前記マスクは、酸によってパターニングされ、好適にはマイクロコンタクトプリントによってパターニングされる。金酸化物マスク(30)は、金層(20)用のアルカリエッチング溶液中で安定である。金酸化物マスク(30)は、再曝露可能な金パッド(20)を形成するように維持されて良い。
（もっと読む）

【課題】 ＭＩＭ構造の容量素子の、半導体基板上に形成した時に単位面積当たりで得られる容量値（容量密度）を高くする。また、前記ＭＩＭ構造の容量素子を有する半導体集積回路装置を小型化する。
【解決手段】 半導体基板上に、第１金属膜、第１絶縁膜、第２金属膜、第２絶縁膜、第３金属膜を順次積層してなり、前記第１金属膜と第３金属膜が電気的に接続され、前記第１金属膜、第１絶縁膜、第２金属膜により構成される第１容量と、前記第２金属膜、第２絶縁膜、第３金属膜からなる第２容量が並列に接続されており、前記第２容量の容量として機能する容量真性部が前記第１容量の容量として機能する容量真性部の内側に設けられているＭＩＭ構造の容量素子である。 （もっと読む）

【課題】バリアメタルがない場合であっても、配線の平坦性を向上させることができる半導体装置の製造方法を提供する。
【解決手段】本実施例の半導体装置の製造方法は、半導体基板１上に層間絶縁膜２を形成し、層間絶縁膜２上に金属を含むメタルマスク３を形成し、メタルマスク３および層間絶縁膜２の一部をエッチングして、メタルマスク３および層間絶縁膜２にパターン溝２ａを形成し、パターン溝２ａ内を埋め込むように、層間絶縁膜２上に導電層５を形成し、パターン溝２ａ内に導電層５を残すように、層間絶縁膜２上の余剰の導電層５を研磨する。 （もっと読む）

【課題】
複数の半導体チップを積層するときの、コンタクト電極を、半導体基板の裏面から加工するための製造方法を提案する。
【解決手段】
半導体基板の裏面から開口部がすり鉢状の貫通孔を形成した後、絶縁膜を形成し、その後、貫通孔の底面のコンタクト部となる部分の絶縁膜を除去し、シード層をスパッタした後、Ａｕメッキとパッド部のパターンニングによりコンタクト電極を形成することを特徴とする。
【効果】
貫通孔の開口部がすり鉢状であるため、フォトリソグラフィー時、孔にレジストが充填されやすく、露光時に孔の底面まで光がまわりやすいため、孔底面の絶縁膜に開口パターンを形成することができる。これにより、裏面と素子面との電気的な接続が可能となる。さらに、半導体基板の裏面からの加工であるため半導体素子がプラズマによる影響を受けず、素子の欠陥が発生しない。 （もっと読む）

【課題】歩留まりと信頼性の高い貫通電極を有した半導体チップおよびその製造方法を提供する。
【解決手段】この半導体チップ１は、半導体基板２を含んでいる。半導体基板２の表面には導電層３が形成されている。導電層３の下部には、半導体基板２を厚さ方向に貫通する貫通孔５が形成されている。貫通孔５内には、貫通電極８が設けられている。半導体基板２の表面には、貫通孔５を形成する前に予め、補強構造体４が、貫通孔５を完全に覆い尽くすように、貫通孔５よりも大きい径で配置されている。これにより、導電層３は、常に貫通孔５の反対面において補強構造体４で、支えられることにより、導電層３のクラックが防止される。 （もっと読む）

半導体装置の異なる、積み重ねられる金属性層の間の導通及びビアが、機械的な歪によって機械的に損傷されることがある。本発明の模範的な具体例によれば、この機械的な歪が基材に対する構造を通じて基礎構造の格子並びに基礎構造によって接続される分離の及び不動態の層によって移され得る。これは半導体装置の寿命の増大を提供し得る。
（もっと読む）

【課題】 表面にキャップメタル膜が形成された銅配線を含む半導体装置において、ビア接続の歩留まりや抵抗の均一性を良好にする。
【解決手段】 本発明の半導体装置の製造方法は、半導体基板上に形成された絶縁膜に、配線溝を形成する工程（Ｓ１００）と、絶縁膜上全面に、バリアメタル膜を形成する工程（Ｓ１０２）と、バリアメタル膜上全面に、配線溝内を埋め込むように銅膜を形成する工程（Ｓ１０４）と、絶縁膜表面に、バリアメタル膜が残る条件で、配線溝部外の銅膜を研磨により除去する工程（Ｓ１０６）と、銅膜を研磨により除去する工程の後に、配線溝部内に形成された銅膜上に、選択的にキャップメタル膜を形成する工程（Ｓ１０８）と、キャップメタル膜を研磨により平坦化する工程（Ｓ１１０）とを含む。 （もっと読む）

【課題】薄膜トランジスタの特性が向上した薄膜トランジスタ基板を提供する。
【解決手段】本発明は薄膜トランジスタ基板と薄膜トランジスタ基板の製造方法に関する。本発明による薄膜トランジスタ基板は、絶縁基板と絶縁基板上に形成されたゲート電極と；ゲート電極上に形成され、ゲート電極の少なくとも一部を露出させる開口部が備えられた第１ゲート絶縁膜と；開口部によって露出されたゲート電極を覆い、第１ゲート絶縁膜より誘電率が大きい第２ゲート絶縁膜と；第２ゲート絶縁膜を中心に互いに分離してチャネル領域を定義するソース電極及びドレイン電極と；チャネル領域に形成された有機半導体層とを含むことを特徴とする。 （もっと読む）

ある実施の形態に係る集積回路（３０）は、基板（３８）と、基板の上に設けられた回路素子（３４）と、電極パッド（７２）と、を含み、回路素子が基板と電極パッドとの間に配置されるように、電極パッドが回路素子の上に配置され、かつ垂直軸に沿って回路素子と一直線上に並べられるという特徴を持つ。 （もっと読む）

【課題】 コンタクトホール／層間絶縁膜を形成・製造する工程全体の短縮化、簡素化、コストダウンを図れ、また絶縁膜材料の選定が限定されることなく有機半導体材料を使用しても損傷を与えない溶剤・溶媒を用いることが可能なコンタクトホール／層間絶縁膜の形成方法等を提供する。
【解決手段】 第一の導電性材料層１上に低臨界表面張力層３を形成し、ＵＶ照射により低臨界表面張力部３ａを形成する工程と、低臨界表面張力部３ａよりも高い臨界表面張力を有し、かつ、半導体層を冒さない第一の絶縁材料層５を低臨界表面張力部３ａ以外に形成した後、第一の絶縁材料層５上に第二の絶縁材料を成膜して第二の絶縁材料層６を形成する工程と、第二の絶縁材料層６上に疎水性材料層９を形成する工程と、疎水性材料層９における第二の導電性材料層を形成する部位のみにＵＶ照射により、高臨界表面張力部９ｂを形成した後、第二の導電性材料層７を形成する工程とを含む。 （もっと読む）

【課題】 比誘電率の低い絶縁膜を備え、かつ、電気的性能の劣化および信頼性の劣化を抑制することが可能な、多層配線構造の半導体装置およびその製造方法を提供する。
【解決手段】 半導体基板と、前記半導体基板上に形成された絶縁膜と、前記絶縁膜内に形成された配線とを有し、前記絶縁膜は、前記配線の直下に位置する第１の絶縁膜と、その他の部分に位置する第２の絶縁膜から構成され、前記第１の絶縁膜は、前記第２の絶縁膜との境界面に位置する表層の炭素濃度が前記第１の絶縁膜の内部の炭素濃度よりも高いことを特徴とする半導体装置を提供する。 （もっと読む）

【課題】データ配線と透明電極層間の接触構造を改善した平板表示装置を提供する。
【解決手段】平板表示装置は、絶縁基板と、絶縁基板上に形成されているデータ配線と、データ配線上にデータ配線を露出させる第１接触口を有する層間絶縁膜と、第１接触口の少なくとも一部とその周辺の層間絶縁膜上に形成されている連結部材と、連結部材上に形成されて連結部材を露出させる第２接触口を有するゲート絶縁膜及びゲート絶縁膜上に形成されている有機半導体層を含む。 （もっと読む）

【課題】配線と配線を接続する接続部のバリア膜の構造を最適化し、エレクトロマイグレーション特性を向上させる。
【解決手段】半導体基板上の第１層配線Ｍ１上に形成された層間絶縁膜ＴＨ２中に配線溝ＨＭ２およびコンタクトホールＣ２を形成した後、これらの内部にバリア膜ＰＭ２ａを、コンタクトホールＣ２の底部の全周に渡ってコンタクトホールＣ２の底部の中央部から側壁に向かってその膜厚が増加するよう形成し、このバリア膜ＰＭ２ａ上に銅膜（ＰＭ２ｂ、ＰＭ２ｃ）を形成した後、ＣＭＰ法により研磨することにより第２層配線Ｍ２と接続部（プラグ）Ｐ２を形成する。その結果、接続部（プラグ）Ｐ２を介して第２層配線Ｍ２から第１層配線Ｍ１へ流れる電流の幾何学的な最短経路と、電気的に抵抗が最小となるバリア膜ＰＭ２ａの薄い部分が一致せず、電流経路を分散することができ、電子の集中を起こりにくくできる。 （もっと読む）

【課題】 トロイダルインダクタ４０を簡単に製造することが可能な半導体チップ１の製造方法を提供する。
【解決手段】 半導体チップ１上に第１配線１２を形成する工程と、その第１配線１２を覆うように応力緩和層３０を形成する工程と、その応力緩和層３０に貫通孔３３，３４を穿設して第１配線１２の端部を露出させる工程と、その第１配線１２の端部から貫通孔３３，３４を通り応力緩和層３０の表面にかけて第２配線２２を形成することにより、第１配線１２および第２配線２２を巻き線とし応力緩和層３０をコア４２とするトロイダルインダクタ４０を形成する工程と、を有する。 （もっと読む）

【課題】薄膜回路の下方に外部と接続するための電極を容易に形成できる薄膜回路部品の構造及び薄膜回路部品の作製方法を提供することを課題とする。
【解決手段】第１の絶縁膜と、第１の絶縁膜の一方の面上に形成された薄膜回路と、薄膜回路上に形成された第２の絶縁膜と、第２の絶縁膜上に形成された電極と、電極上に形成された樹脂膜とを有する積層物を形成し、積層物の第１の絶縁膜の他方の面側に、電極と重なるように導電膜を形成し、導電膜にレーザーを照射する。 （もっと読む）

【課題】高信頼性の電子部品の製造方法と、互いに接近した配置が可能な電子部品を提供する。
【解決手段】半導体基板（１０、１０′）に回路を形成するためのＣＭＯＳ構造（２０、２０′）を形成し、ＣＭＯＳ構造（２０、２０′）の形成後、低温処理、特に４５０℃以下の温度での処理で、半導体基板（１０、１０′）の第１面（Ｓ１）とそれとは反対側の第２面（Ｓ２）との間で回路の接続を行うべく、半導体基板（１０、１０′）の開口内に少なくとも１つの電気導体（３０、３０′）を形成する。この電子部品は電子回路及びセンサ（８０、８０′）の狭小な配置を可能とし、特に医療機器用として適する。 （もっと読む）

【課題】 ヘテロ接合半導体素子と別の半導体素子とが同一基板上に集積され、かつ、この別の半導体素子の電極取り出し構造が改良された半導体装置及びその製造方法を提供すること。
【解決手段】 前記別の半導体素子の一例である抵抗素子２０を構成する抵抗層１１を、イオン注入法または不純物拡散法によって半絶縁性基板１内に形成する。次に、サブコレクタ層２、コレクタ層３、ベース層４、エミッタ層５、そしてエミッタキャップ層６の構成材料層を、基板１の全面にエピタキシャル成長法によって形成する。次に、これらの一部をメサ構造に加工して、ＨＢＴ１０を形成する。一方、抵抗素子２０の素子電極１４、１５を高い位置で取り出すための導電層１２、１３を、サブコレクタ層２の構成材料層４２のパターニングによって形成し、素子電極１４、１５をこの上に形成する。次に、ＢＣＢなどの平坦化膜３０を形成し、これを介して配線３１、３２を形成する。 （もっと読む）

【課題】ストレスリリーフと接触窓構造の間隔距離の微小化を可能にする線路デバイス構造の製作過程及びその構造を提供する。
【解決手段】基板と、第一金属柱体６８と、第二金属柱体と、を備え、第一金属柱体６８は、基板上に位置し、第一金属柱体６８の最大横寸法Ｈｗを第一金属柱体６８の高度Ｈｔで割ると４より小さく、かつ第一金属柱体６８の高度が２０μｍから３００μｍの間であって、第二金属柱体は、基板上に位置し、第二金属柱体の最大横寸法を第二金属柱体の高度で割ると４より小さく、かつ第一金属柱体の中心点から第二金属柱体の中心点までの距離Ｈｂが１０μｍから２５０μｍの間である。 （もっと読む）