【課題】デュアルダマシン構造にも適用出来る好ましくはカーボンで作られるナノチューブによるビアの形成法を提供する。
【解決手段】底部と、側壁とを備える、少なくとも１つのビアを、金属材料の２つの層４及び１２を隔てる絶縁材料層５の中に形成する。次いで接着層７及び／又は保護層８の上に触媒層９を堆積する。さらに抑止層１１を、前記ビアの前記底部における前記触媒層９の部分を除く、前記ビアの前記ビアの側壁の上と、前記絶縁材料層５の上に方向性堆積によって形成する。ナノチューブを前記抑止層１１のない前記ビア底部の前記触媒層９の部分から成長させて前記金属材料の２つの層４及び１２を電気的に接続する。 （もっと読む）

【課題】寄生容量が低く、かつ、熱処理による抵抗値の変動が小さい抵抗素子を有する半導体装置を得ることのできる技術を提供する。
【解決手段】スパッタリングターゲット材料としてタンタルを用い、スパッタリングガスとしてアルゴンと窒素との混合ガスを用いた反応性直流スパッタリング法により、窒化タンタル膜からなる厚さ２０ｎｍ、窒素濃度３０原子％未満の第１抵抗層５ａ、及び窒化タンタル膜からなる厚さ５ｎｍ、窒素濃度３０原子％以上の第２抵抗層５ｂを順次形成した後、第１及び第２抵抗層５ａ，５ｂを加工して抵抗素子Ｒ１を形成する。窒素濃度が３０原子％以上の上部領域を設けることにより、配線工程において熱負荷が与えられても抵抗素子Ｒ１の抵抗変動率を１％未満に抑えることができる。 （もっと読む）

【目的】多層配線において配線層間の剥がれ耐性を向上させた装置を提供することを目的とする。
【構成】本発明の一態様の半導体装置は、基板２００上に多層配線構造で形成され、最上層に電極パッド３０を有する実効配線１０と、多層配線構造内で実効配線１０の周囲を取り囲むように形成されたビアリング２０と、多層配線構造の最終表面を保護する積層保護膜ＰＦと、積層保護膜ＰＦと接する位置であって実効配線１０が形成される領域とチップ領域端との間に形成された、電極パッド３０を構成する導体とビアリング２０を構成する導体とのいずれよりもヤング率が大きい膜パターンで構成されるクラックストッパ膜４０と、を備えたことを特徴とする。 （もっと読む）

【課題】記憶情報のセキュリティ性の高い半導体装置を製造工程数の増加を抑えて製造することのできる技術を提供する。
【解決手段】半導体基板１０の主面に細い配線Ｍ１ａと太い配線Ｍ１ｂとを形成した後、高密度プラズマＣＶＤ法によりこれら配線Ｍ１ａ，Ｍ１ｂを覆う絶縁膜２６を堆積し、さらに遮光膜２７および下層絶縁膜２８ａを順次堆積する。続いて下層絶縁膜２８ａの表面をＣＭＰ法により研磨して太い配線Ｍ１ｂの上の遮光膜２７を露出させ、さらに太い配線Ｍ１ｂの上の遮光膜２７を研磨して除去した後、上層絶縁膜２８ｂを堆積する。続いて太い配線Ｍ１ｂの上の絶縁膜２６および上層絶縁膜２８ｂに、太い配線Ｍ１ｂに達する接続孔２９ａを形成した後、接続孔２９ａの内部にプラグ３１を埋め込む。 （もっと読む）

【課題】配線間の容量が低く、歩留りや信頼性が高い半導体装置を提供する。
【解決手段】ギャップ１１０の形成によりキャップ膜１０８厚が薄くなったまたは消失したとしても、ギャップ１１０を形成した後に、下層配線１０７上にキャップ膜１１１を選択的に成長させることにより、キャップ膜の厚さを確保することができるため、配線間の容量を十分に低減でき、かつ、歩留りや信頼性を高く維持することができる。 （もっと読む）

【課題】応力耐性のより高いシールリング構造を有する半導体装置を提供する。
【解決手段】複数の半導体素子を含む半導体層と、半導体層の上に設けられた絶縁膜と、絶縁膜を貫通し且つ半導体素子の全体を囲む筒状体と、を含む半導体装置であり、筒状体は、その周方向において各々が互いに離間し且つ平行な複数の筒状プラグと、筒状プラグの各々と交差する複数の壁部と、を有する。 （もっと読む）

【課題】配線材料を接続孔に埋め込み易く、線膨張係数差に基づく応力の影響を低減できる半導体装置及びその製造方法を提供する。
【解決手段】下部配線と、下部配線上に配置された絶縁膜と、絶縁膜に形成された配線溝に、配線材料を埋め込んで形成された上部配線と、配線溝の底面から下部配線まで延設して絶縁膜に形成された接続孔に、配線材料を埋め込んで形成された接続部とを有し、上部配線と接続部が同一の配線材料を用いて一括形成され、下部配線と上部配線とが接続部を介して電気的に接続された半導体装置であって、接続孔の壁面のうち、配線溝の底面に至る上端部が配線溝の底面側ほど拡がったテーパ形状とされ、配線溝の壁面のうち、開口部に至る側面の上端部が開口部側ほど拡がったテーパ形状とされ、側面と底面との角部がテーパ形状とされている。 （もっと読む）

【課題】 より簡単な方法（プロセス）で且つより低い製造コストで製造できる、貫通導電体を有する半導体装置とその製造方法を提供する。
【解決手段】
ＳｉＯ₂膜（第１絶縁膜）２３は、シリコン基板１１の貫通孔１４の内側面とシリコン基板１１の裏面を覆うと共に、表面電極１５の裏面に達する透孔３１を貫通孔１４の内部に持つ。配線膜２４は、ＳｉＯ₂膜２３上に所定パターンで形成されると共に、貫通孔１４の内部で透孔３１を介して表面電極１５の裏面に接触せしめられている。外部電極２５は、配線膜２４上に形成されていて、貫通孔１４の内部で配線膜２４の内側に残存する空隙を充填する充填部２５ａを持ち、配線膜２４の貫通孔１４の内部にある部分と充填部２５ａとが、貫通導電体として機能する。 （もっと読む）

【課題】フローティングボディ素子及びバルクボディ素子を有する半導体素子及びその製造方法を提供する。
【解決手段】この半導体素子の製造方法は、バルクボディ素子領域及びフローティングボディ素子領域を有する基板を準備する工程を含む。バルクボディ素子領域の基板の活性領域を画定するとともに、フローティングボディ素子領域のうち第１素子領域の基板上に順に積層された第１犠牲パターン及び第１活性パターンを画定する素子分離膜を形成する。フォトリソグラフィ及びエッチング工程を用いて素子分離膜に第１犠牲パターンの一部分を露出させる第１リセス領域を形成する。第１犠牲パターンを除去して第１活性パターン下部に第１空間を形成する。第１空間の内壁及び第１リセス領域の内壁に第１埋込誘電膜を形成する。第１埋込誘電膜を有する基板上に少なくとも第１空間を埋め込む第１埋込パターンを形成する。 （もっと読む）

【課題】層間絶縁膜として低誘電率膜のように機械的強度が低い膜を用いた場合であっても配線の集積度が高く且つ信頼性を確保できる半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１０の上にトランジスタ１２等の半導体素子を被覆する第１の層間絶縁膜１６を形成した後、ヤング率が低い低誘電率膜からなる下層側層間絶縁膜Ａと、シリコン酸化膜等のようにヤング率が高く且つ密着性及び耐湿性が優れた膜からなる上層側層間絶縁膜Ｂを形成する。電極パッド７０の直下域の下層側層間絶縁膜Ａ内にはダミー配線及びダミープラグとともに、半導体素子に電気的に接続された有効配線を配置する。また、電極パッド７０の直下域の上層側層間絶縁膜Ｂ内にはダミー配線及びダミープラグのみを配置し、電極パッド７０に応力が印加されたときに下層側層間絶縁膜Ａよりも上層側層間絶縁膜Ｂに大きな応力が印加されるようにする。 （もっと読む）

【課題】本発明は、ＮＯＲフラッシュデバイス及びその製造方法を提供する。
【解決手段】バックエンドオブライン（ＢＥＯＬ）構造を有するＮＯＲフラッシュデバイスにおいて、ＢＥＯＬ構造は導電領域を有する基板と、基板上に形成された第１層間絶縁膜と、導電領域に形成される第１金属ラインと、該第１金属ラインと第１層間絶縁膜を覆う第２層間絶縁膜と、第２層間絶縁膜を貫通する第１コンタクト及び第１コンタクトを通じて第１金属ラインと連結される第２金属ラインを具備して、第１コンタクト、第１及び第２金属ラインのうちで少なくとも一つは銅であり、第１及び第２層間絶縁膜のうちで少なくとも一つは、低誘電物質を含む。 （もっと読む）

【課題】半導体素子及びその製造方法を提供する。
【解決手段】半導体基板上に下部金属配線を形成する段階と、下部金属配線を含む半導体基板上に、ダマシンホールを持つ層間絶縁膜を形成する段階と、ダマシンホールの下側部分に露出された下部金属配線及びダマシンホールの側面部分に露出された層間絶縁膜上に拡散防止膜を形成する段階と、不活性気体を用いたプラズマ方式で、ダマシンホールの下側部分の下部金属配線上に形成された拡散防止膜を選択的に除去する段階と、を含む半導体素子の製造方法とした。したがって、ビアに残存する残余物をパンチスルーによって除去し、接触抵抗を下げ、サイドカバレッジ（ｓｉｄｅ ｃｏｖｅｒａｇｅ）を向上させることによって、上部金属配線のギャップ・フィル特性を改善させ、不良率の改善によって歩留まりを向上させる効果を奏する。 （もっと読む）

【課題】ハードマスク除去プロセスにおいて、低誘電率絶縁膜の誘電率の上昇を伴うダメージを低減させると共に加工形状を安定させることを目的とする。
【解決手段】ハードマスクを用いて配線溝を形成するプロセスからなる半導体装置の製造方法において、メタルハードマスク１０７を用いて配線溝１１１の形成を行うことで配線溝１１１の形状を安定化させることができると共に、配線溝１１１にＴａＮやＣｕを形成する前にあらかじめメタルハードマスク１０７の一部または全てを除去することで低誘電率膜表面の誘電率の上昇を伴う損傷が低減されて配線間のリーク電流を低減させることができ、信頼性の高い半導体装置を実現できる。 （もっと読む）

【課題】銅膜を酸化させその酸化物を酸もしくはアルカリなどで除去することにより銅膜の表面をエッチングする方法において、エッチング処理を行った後の銅膜表面が荒れてしまうことが少なく、少ない工程で短時間に精度良く行うことができる半導体装置の製造方法及び半導体製造装置を提供する。
【解決手段】半導体基板上の絶縁膜に形成された配線溝又はコンタクト孔に配線金属を堆積して前記配線溝又はコンタクト孔に充填する工程と、前記配線金属を研磨して前記絶縁膜を露出する工程と、前記半導体基板を洗浄する工程と、前記配線溝又はコンタクト孔に埋め込まれた前記配線金属表面をリセスエッチングする工程を有している。前記研磨工程、前記洗浄工程及び前記リセスエッチング工程の少なくとも２工程で用いる薬液の主たる成分が同一である。 （もっと読む）

【課題】半導体基板に貫通配線層を形成する際の貫通孔底部での配線層の薄膜化が防止され、貫通接続部の接続不良が改善された半導体装置を提供する。
【解決手段】貫通孔３を有する半導体基板２の表面に、該貫通孔３と同径の開口４ａを有する第１の絶縁層４が被覆され、その上に第１の配線層５が形成されている。また第１の配線層５の近傍に、貫通孔３とその内壁面等に形成された第３の絶縁層８および貫通孔３内に充填・形成された第３の配線層９から成る貫通接続部が形成されている。そして、この貫通接続部に内接された第２の配線層７と第１の配線層５とが電気的に接続され、貫通孔３の内壁面と第１の配線層５との間に第２の絶縁層６が介在し、第１の配線層５と貫通孔３内に充填・形成された第３の配線層９とが離間されるように構成されている。 （もっと読む）

【課題】ヒロック発生を防止し、密着性とバリア性に優れた配線膜を形成する。
【解決手段】成膜対象物２１が配置された真空槽１３に酸素又は窒素を含有する添加ガスを導入し、Ｚｒ等の添加元素を含む銅ターゲット１１をスパッタリングし、アルミニウム膜２３の表面にバリア膜２４を形成する。バリア膜２４は銅を主成分とするため、アルミニウム膜２３と同じエッチング液でエッチング可能であり、添加元素と酸素を含むため、アルミニウム膜２３にヒロックが発生しない。また、配線膜２５の表面にＩＴＯを密着させた場合には、アルミニウム膜２３は直接ＩＴＯに接触しないからコンタクト抵抗も高くならない。 （もっと読む）

【課題】多層配線構造を有する半導体装置において、製造工程を増加させることなく形成される、外部との電気接続信頼性の高い電極パッドを備える半導体装置を提供すること。
【解決手段】 この半導体装置１において、第２配線層４の上には、第３配線層５が形成されている。第３配線層５には、所定パターンのＡｌ配線３６（各バリア膜３４，３５，３７を含む）が形成されている。Ａｌ配線３６は、層間膜３８に被覆されている。この層間膜３８の上には、表面保護膜３９が積層されている。そして、表面保護膜３９および層間膜３８には、これらの膜を膜厚方向に貫通する、パッド開口４０が形成されている。Ａｌ配線３６は、パッド開口４０内に臨む部分が、外部との電気接続のための電極パッドとして露出している。 （もっと読む）

【課題】半導体基板の貫通配線部において、貫通孔底部での絶縁層の被覆性が向上され、電気的絶縁性の低下や接続不良が改善された半導体装置を提供する。
【解決手段】貫通孔３を有する半導体基板２の表面に、該貫通孔３と同径の開口４ａを有する第１の絶縁層４が被覆され、その上に第１の配線層５が開口４ａを覆い形成されている。また、貫通孔３内および半導体基板２の裏面に第２の絶縁層６が被覆されている。第２の絶縁層６は、第１の配線層５と内接するように形成され、内接部に第１の絶縁層４の開口４ａよりも小径の開口６ａを有している。さらに、貫通孔３内に第２の配線層７が充填・形成され、この第２の配線層７は第２の絶縁層６の開口６ａを介して第１の配線層５に内接している。 （もっと読む）

【課題】 ストレスマイグレーション耐性およびエレクトロマイグレーション耐性に優れ、下部配線と上部配線との接続信頼性の高い半導体装置を提供すること。
【解決手段】 この半導体装置１において、Ｃｕを主成分とするＣｕ配線２３とＷからなるＷプラグ３２との間には、積層バリア膜３０が介在されている。積層バリア膜３０は、Ｔａバリア膜４２、ＴａＮバリア膜４３、Ｔｉバリア膜４４およびＴａＮバリア膜４５が積層されてなる４層構造を有している。そして、Ｔａバリア膜４２は、ビアホール２８の側面およびＣｕ配線２３の上面に被着されている。また、ＴｉＮバリア膜４５は、積層バリア膜３０の最上層をなし、Ｗプラグ３２の表面に接触形成されている。 （もっと読む）

【課題】 Ｃｕの層間絶縁膜中への拡散を防止することができるＣｕ配線を備えた半導体装置を実現する。
【解決手段】 半導体装置１は、半導体基板１０の基板面１０ａの上方に、順番に積層形成された第１配線層３３、第２配線層３４及び第３配線層３５を備えている。第１配線層３３は、ＳＯＩ基板などの半導体基板１０の基板面１０ａ上に形成されており、層間絶縁膜１２、側面バリアメタル層１５、Ｃｕ配線１８及び上面バリアメタル層１９を備えている。Ｃｕ配線１８の上面部１８ａは、側面バリアメタル層１５と同様の材料により形成された上面バリアメタル層１９により覆われている。ここで、上面バリアメタル層１９の幅は、上面部１８ａの幅よりも大きく形成されている。この上面バリアメタル層１９により、Ｃｕ配線１８から上層の層間絶縁膜１２へのＣｕの拡散を防止することができる。 （もっと読む）