説明

Fターム[5F033MM12]の内容

Fターム[5F033MM12]に分類される特許

101 - 120 / 1,909


【課題】 より信頼性の高いCu−Cu接合界面を有する半導体装置及びその製造方法を提供する。
【解決手段】 半導体装置1を、第1の配線18を含む第1半導体部10と、第1半導体部10と貼り合わせて設けられ、第1の配線18と電気的に接合された第2の配線28を含む第2半導体部20とを備える構成とする。さらに、半導体装置1は、酸素に対して水素よりも反応し易い金属材料と酸素とが反応して生成された金属酸化物17bを備える。そして、この金属酸化物17bを、第1の配線18及び第2の配線28の接合界面Sj、並びに、第1の配線18及び第2の配線28の少なくとも一方の内部を含む領域に拡散させた構成とする。 (もっと読む)


【課題】MOS型の固体撮像装置において、画素が微細化されても感度の向上を図る。
【解決手段】画素トランジスタのうち、少なくともリセットトランジスタ及び増幅トランジスタを共有する横2画素、縦4×n画素(nは正の整数)のフォトダイオード配列を1共有単位としたレイアウトを有する。そして、増幅トランジスタのゲート長を画素ピッチ以上の長さとする。 (もっと読む)


【課題】結晶欠陥が可及的に少なく、従来よりも抵抗率の低い高質のグラフェンを備えた半導体装置を提供する。
【解決手段】半導体装置は、半導体基板と、前記半導体基板の上方に設けられた配線とを具備する。前記助触媒層のうち前記触媒層と接触している部分は、面心立方構造もしくは六方最密構造を有し、かつ、前記面心立方構造の(111)面もしくは前記六方最密構造の(002)面が前記半導体基板の表面と平行になるように配向しているか、または、前記助触媒層のうち前記触媒層と接触している部分は、アモルファス構造もしくは微結晶構造を有する。前記触媒層は、面心立方構造もしくは六方最密構造を有し、かつ、前記面心立方構造の(111)面もしくは前記六方最密構造の(002)面が前記半導体基板の表面と平行になるように配向する。 (もっと読む)


【課題】微細配線においてボイドの発生を確実に防ぐ。
【解決手段】層間絶縁膜102、103に形成された開口部12の底面及び側壁、並びに、開口部12以外の層間絶縁膜103上にあるフィールド部に、第一の金属を含むシード膜を形成し、シード膜上にレジストを形成して、開口部12をレジストで埋め込んだ後、開口部12の底面上に形成されたシード膜にレジストを残しつつレジストの一部を除去して、開口部12の側壁202A、Bの上部からフィールド部203にわたって形成されたシード膜を露出させ、開口部12の側壁の上部、及び、フィールド部203に位置するシード膜上に、第一の金属よりも抵抗率が高い第二の金属を含むカバー膜を形成した後、レジストを除去してシード膜を露出させ、露出させたシード膜に、第一の金属を含むめっき膜を形成するものである。 (もっと読む)


【課題】 変性処理およびその後の溶解処理によるダメージにより低誘電率膜のk値が上昇した場合にも十分にk値を回復させることができる基板処理方法を提供すること。
【解決手段】 低誘電率膜をエッチング処理して所定パターンを形成し(ステップ3)、エッチング処理を終了した後に残存する物質を所定の液に対して可溶化するように変性し(ステップ8)、ステップ8の後、パターンが形成された低誘電率膜の表面にシリル化剤を供給し、ステップ8の際に低誘電率膜に入ったダメージを回復するためのシリル化処理をし、変性された物質を溶解除去し(ステップ9)、ステップ9の後、パターンが形成された低誘電率膜の表面にシリル化剤を供給し、ステップ9の際に低誘電率膜が受けたダメージを回復するためのシリル化処理をし(ステップ10)、ステップ10の後、基板をベークしてシリル化処理後の低誘電率膜の比誘電率を下げる(ステップ11)。 (もっと読む)


【課題】 密着性を低下させることなく切削性を向上させることが可能な半導体装置及びその配線の形成方法を提供する。
【解決手段】 基板1上に開口部を形成するように絶縁樹脂4を形成する工程と、前記絶縁樹脂4上と、前記開口部の側壁面5aと底面とに第1配線層7を形成する工程と、前記第1配線層7上に第2配線層8を設ける工程と、前記開口部の前記側壁面5a上に形成された前記第1配線層7を露出するように切削して平坦化する工程とを含み、前記第1配線層7を形成する工程では、前記開口部の前記側壁面5aに形成される前記第1配線層7の厚さより前記底面に形成される前記第1配線層7の厚さの方が厚くなるように形成することを特徴としている。 (もっと読む)


【課題】 フローティングディフュージョン部の容量の増大を抑制することが可能な光電変換装置を提供する。
【解決手段】 光電変換素子と、フローティングディフュージョン部と、転送トランジスタと、増幅トランジスタとが配された半導体基板と、第1の配線層と、第2の配線層とを含む複数の配線層と、を有する光電変換装置において、転送トランジスタのゲート電極と、前記第2の配線層とがスタックコンタクト構造で接続されている。 (もっと読む)


【課題】配線が微細化された場合でも、所望の高さの配線を得ることができる配線の形成方法を提供する。
【解決手段】実施形態によれば、まず、絶縁膜11上に形成した犠牲導体膜12に配線形成用溝12a,12bを形成する。ついで、配線形成用溝12a,12bが形成された犠牲導体膜12上の全面にCuを堆積し配線形成用溝12a,12b内に流動するようにリフローさせて、配線形成用溝12a,12b内にCu膜14bを形成する。その後、犠牲導体膜12とCu膜14bを通電層としてめっき法によって配線形成用溝12a,12b内のCu膜14b上にCu膜14cを積み増す。ついで、Cu膜14b,14cからなるCu配線14をCMP処理して平坦化した後、犠牲導体膜12を除去する。その後、Cu配線14が形成された絶縁膜11上に絶縁膜15を形成する。 (もっと読む)


【課題】コンタクトホール内にめっき層から成るコンタクト層を埋め込んで上下層の電気的接続を行うときの、コンタクト層の埋め込み性を良好にする構造の半導体装置を提供する。
【解決手段】配線層12,16と、少なくとも底部において、三角形の平面形状であるコンタクトホール14と、めっき層から成り、コンタクトホール14の内部を埋めて形成され、配線層12,16に接続されたコンタクト層15とを含む、半導体装置を構成する。 (もっと読む)


【課題】原料である環状シロキサンの環の径を大きくすることなく、かつ空孔形成剤を用いることなく、大きな空孔を形成する多孔質層間絶縁膜を提供する。
【解決手段】トランジスタが形成されたシリコン基板10上にSiOを主成分とする層間絶縁膜2が設けられ、さらに層間絶縁膜2の上には、多孔質層間絶縁膜1が設けられている。多孔質層間絶縁膜1には配線90およびビア91が埋め込まれている。
なお、この多孔質層間絶縁膜1は、環状シロキサンと、少なくとも1つの酸素原子を含む有機化合物と、を含む混合原料ガスを用いたプラズマCVD法により成膜している。これにより、大きな空孔径のかご型構造を有する層間絶縁膜が得られるようになる。すなわち、環状シロキサンの環の径を大きくすることなく、より大きな空孔を形成することが可能となる。大きな空孔の形成が膜密度低減に貢献し、その結果、多孔質絶縁膜の比誘電率低減が実現可能となる。 (もっと読む)


【課題】ダマシンプロセスによる銅の充填において、銅シード層の完全性を失わないように行う。
【解決手段】誘電体層に半導体結線形状を形成するための方法は、誘電体層上に形成された形成されたバリア層上、および誘電体層のエッチング形状内に、銅シード層を蒸着する工程を含む。次いで、銅シード層は、酸化された層を銅シード層から除去するために処理を施される。次いで、その方法は、処理された銅シード層上に銅充填層を電気メッキする工程に進む。銅充填層は、誘電体層のエッチング形状を満たすよう構成されている。 (もっと読む)


【課題】半導体装置を構成する配線の信頼性向上を図る。
【解決手段】テトラメチルシランガスの流量を通常条件よりも下げて形成したSiCN膜SCN1(4MS↓)と、このSiCN膜SCN1(4MS↓)上に形成され、通常のテトラメチルシランガスの流量で形成したSiCN膜SCN2と、このSiCN膜SCN2上に形成されたSiCO膜SCOからバリア絶縁膜を構成する。これにより、耐透水性の向上と低誘電率化をバランス良く実現することができる。 (もっと読む)


【課題】対向するバンプ、パッド等を良好に接続し、接続部分の水平強度を高めるための半導体装置を提供する。
【解決手段】半導体基板2の上方に形成される第1絶縁膜15と、第1絶縁膜15内に形成される導電パターン19と、第1絶縁膜15上に形成される第2絶縁膜21と、第2絶縁膜21内に形成され、導電パターン19に接続されるビアプラグ24と、記ビアプラグ24の上に接続され、開口部25aを有する電極パッド25と、第2絶縁膜21内でビアプラグ24の周辺に形成される内部空間21aとを有し、電極パッド25上面及び開口部25a内には外部の突起状電極58が接続される。 (もっと読む)


【課題】再配線構造を有する半導体装置において、外部接続電極の接合性の低下、層間剥離、クラックの発生等を抑制して信頼性を向上する。
【解決手段】半導体装置50は、配線層絶縁膜3内に形成された信号配線1と、配線層絶縁膜3上に形成された絶縁膜6及び7と、絶縁膜6及び7内で且つ信号配線1上に形成された配線電極4と、絶縁膜6及び7内で且つ配線電極4上に形成された第1の金属層10aと、絶縁膜6及び7上に形成され、第1の金属層10aの上面に接続された金属配線10cと、金属配線10c上に形成された外部接続電極13aとを備える。更に、絶縁膜6及び7内で且つ外部接続電極13aの下方に形成され、金属配線10cの下面に接続された第2の金属層10bを備える。 (もっと読む)


【課題】Siを含まない化学構造を有する有機化合物である重合性化合物の重合体を含む材料で構成された絶縁膜を備え、誘電率の増大の問題が防止された信頼性の高い半導体装置を効率よく製造することができる製造方法を提供すること。
【解決手段】本発明の半導体装置の製造方法は、素子が形成された半導体基板を被覆するように、Siを含まない化学構造を有する有機化合物である重合性化合物の重合体を含む材料で構成された絶縁膜を形成する絶縁膜形成工程と、窒素系ガスを用いて前記絶縁膜をプラズマエッチングする窒素系エッチング工程と、前記窒素系エッチング工程が施された前記絶縁膜の窒素含有率を低減させる窒素含有率低減工程とを有することを特徴とする。 (もっと読む)


【課題】Siを含まない化学構造を有する有機化合物である重合性化合物の重合体を含む材料で構成された絶縁膜を備え、誘電率の増大の問題が防止された信頼性の高い半導体装置を効率よく製造することができる製造方法を提供すること。
【解決手段】本発明の半導体装置の製造方法は、素子が形成された半導体基板を被覆するように、Siを含まない化学構造を有する有機化合物である重合性化合物の重合体を含む材料で構成された絶縁膜を形成する絶縁膜形成工程と、窒素系ガスを用いて前記絶縁膜をプラズマエッチングする窒素系エッチング工程と、前記窒素系エッチング工程が施された前記絶縁膜の酸素含有率を低減させる酸素含有率低減工程とを有することを特徴とする。 (もっと読む)


【課題】配線溝へのめっきの埋め込み性を安定させることができる半導体装置の製造方法等を提供すること。
【解決手段】実施形態によれば、半導体装置の製造方法が提供される。半導体装置の製造方法は、めっき処理によって金属膜を埋め込んで検査パターン10を形成する形成工程と、検査パターン10の特性を検出する検出工程と、検出工程によって検出された検査パターン10の特性に基づいて、前記めっき処理の条件を調整する調整工程とを含む。前記形成工程は、3層以上の配線層11〜13に亘って形成され、かつ中間層にスタックドビア22を有するパターンを、前記検査パターン10として形成する。 (もっと読む)


【課題】高い耐電圧特性、および耐リーク特性を有する配線構造を備える半導体装置、およびその製造方法を提供する。
【解決手段】本発明の実施の形態による半導体装置は、半導体素子が設けられた半導体基板と、前記半導体基板上に形成された、上下層の導電部材を電気的に接続する接続部材と、前記接続部材と同じ層に形成された第1の絶縁膜と、前記接続部材の上面の一部と接する第1の領域、および前記第1の領域上に位置し、前記第1の領域よりも幅の広い第2の領域を含む配線と、前記第1の絶縁膜上に、前記配線の前記第1の領域の側面の上側から少なくとも一部、および前記第2の領域の底面に接して形成された第2の絶縁膜と、を有する。 (もっと読む)


【課題】nチャネル型電界効果トランジスタとpチャネル型電界効果トランジスタを有する半導体装置において、nチャネル型電界効果トランジスタ、pチャネル型電界効果トランジスタ共にドレイン電流特性に優れた半導体装置を実現する。
【解決手段】nチャネル型電界効果トランジスタ10と、pチャネル型電界効果トランジスタ30とを有する半導体装置において、nチャネル型電界効果トランジスタ10のゲート電極15を覆う応力制御膜19には、膜応力が引張応力側の膜を用いる。pチャネル型電界効果トランジスタ30のゲート電極35を覆う応力制御膜39には、膜応力が、nチャネル型トランジスタ10の応力制御膜19より、圧縮応力側の膜を用いることにより、nチャネル型、pチャネル型トランジスタの両方のドレイン電流の向上が期待できる。このため、全体としての特性を向上させることができる。 (もっと読む)


【課題】ポリイミド膜に対して高い密着性を有するコバルト膜を成膜する方法を提供する。
【解決手段】成膜装置100の処理容器1内で、処理容器1内にCOガスを導入しながら、ポリイミド膜81が形成されたウエハWを110℃以上400℃以下の温度で加熱し、ポリイミド膜81を熱処理する。熱処理によって、ポリイミド膜81中の分子が熱分解し、膜密度が減少するとともに、表面粗度が大きくなる。その後、処理容器1内に成膜原料であるCo(CO)を導入してCVD法によりポリイミド膜81上にコバルト膜83を堆積させる。 (もっと読む)


101 - 120 / 1,909