【課題】素子の信頼性を劣化させることなく、より比誘電率の低い絶縁膜を形成する。
【解決手段】この半導体装置の製造方法は、下地膜１０１に、環状シロキサンをプラズマ重合させて第一の絶縁膜１０２を形成する工程と、第一の絶縁膜１０２を形成する工程の後、連続的に、第一の絶縁膜１０２上に、環状シロキサンをプラズマ重合させて第二の絶縁膜１０３を形成する工程と、を含む。第一の絶縁膜１０２の成膜速度は、第二の絶縁膜１０３の成膜速度よりも遅い。 （もっと読む）

【課題】ロジック回路のコンタクト抵抗の増加を抑制しつつ、メモリ回路のキャパシタ容量を最大限に高めることが実現される半導体装置の構造およびその製造方法を提供する。
【解決手段】半導体装置においては、ロジック回路を構成する配線を有する配線層の層数をＭとし、メモリ回路を構成する配線を有する配線層の層数をＮとしたとき（ＭおよびＮは自然数であって、Ｍ＞Ｎ）、（Ｍ−Ｎ）層あるいは（Ｍ−Ｎ＋１）層の配線層にわたって、容量素子１５０が設けられている。 （もっと読む）

【課題】スループットが向上し、且つ少ない液滴量でも第１の電極と第２の電極とを導通性を確保する。
【解決手段】基体１０の表面１０ａに形成された微細穴２の底部２ａとなる下面電極３と、基体１０の表面１０ａであって微細穴２の内壁部２ｂの上端近傍に配置された上面電極５とを導通させる導電層１２を形成する。この導電層１２の形成において、まず、金属ナノ粒子１１を分散させるためのクリアインク８を微細穴２に充填する。次に、微細穴２に金属ナノ粒子１１を含有する液滴を供給し、金属ナノ粒子１１を微細穴２内のクリアインク８で分散させる。次に、微細穴２内のクリアインク８を揮発させることで、微細穴２の底部２ａ及び内壁部２ｂに析出した金属ナノ粒子膜１１Ａを有する導電層１２を形成する。 （もっと読む）

【課題】ＭＩＭ容量素子形成時に生じる異常放電による容量絶縁膜の絶縁破壊を抑えることができて、高容量密度のＭＩＭ容量素子を得る。
【解決手段】半導体基板２上に、下部電極４−容量絶縁膜５−上部電極６からなるＭＩＭ容量素子１を有する半導体装置であって、上部電極４を構成する上部電極用金属膜は容量絶縁膜５との界面が、有機金属気相成長法（ＭＯＣＶＤ）によりプラズマを用いないで堆積したアモルファス状のＴｉＮ膜などの金属窒化膜で構成されている。 （もっと読む）

【課題】ゲート絶縁層内に拡散する汚染元素によってトランジスタ特性が低下するのを防止した薄膜トランジスタを有する表示装置、および、その製造方法を提供することを目的とする。
【解決手段】基板１０１の上側に積層された半導体層１０４と、半導体層１０４の上側に積層されるゲート電極１０６と半導体層１０４とゲート電極１０６との間に積層されるゲート絶縁層１０５と、ソース電極１１２およびドレイン電極１１１と、を含む薄膜トランジスタを有する表示装置であって、ソース電極１１２およびドレイン電極１１１の少なくとも一方は、ゲート絶縁層１０５の上側に形成されて、ゲート絶縁層１０５に形成されるコンタクトホール１０９を介して半導体層に接続され、コンタクトホール１０９の側壁には、窒素化合物を含む側壁膜１１０が形成される、ことを特徴とする表示装置。 （もっと読む）

【課題】本発明は、薄膜材料となる微粒子を分散した液体を、被処理部材の表面に塗布して薄膜を製造する方法であって、均一な薄膜を製造する方法の提供を目的とする。
【解決手段】金属または半導体を含む薄膜の製造方法であって、溝（または凹部）４を有する被処理部材１０の表面に、金属の微粒子、半導体の微粒子、金属の酸化物を含む微粒子、および半導体の酸化物を含む微粒子、のうちの少なくともいずれかを溶媒中に分散した液体８を塗布する塗布工程と、被処理部材１０の表面に塗布した液体８の溶媒を揮発させる第１の熱処理工程と、マイクロ波を照射することにより、溶媒を揮発させた液体８に分散された微粒子を加熱し、液体８に含まれる微粒子または液体８に含まれる微粒子の成分で溝（または凹部）４を埋める第２の熱処理工程と、を備えたことを特徴とする薄膜の製造方法が提供される。 （もっと読む）

【課題】配線間のショートを抑制すること。
【解決手段】半導体基板１０上に第１絶縁膜２０を形成する工程と、前記第１絶縁膜の上面を研磨する工程と、研磨された前記第１絶縁膜に接続３０孔を形成する工程と、前記接続孔の内面および前記第１絶縁膜上に前記第１導電層３２を形成する工程と、前記接続孔内の前記第１導電層上に第２導電層３４を形成する工程と、前記第１絶縁膜上の前記第１導電層を研磨し前記第１絶縁膜の上面を露出させる工程と、前記第２導電層のエッチングレートより前記第１導電層のエッチングレートが大きいエッチャントを用い、前記接続孔内上部の前記第１導電層をエッチングする工程と、前記絶縁膜上に配線層５０を形成する工程と、を含む半導体装置の製造方法。 （もっと読む）

【課題】接着層の厚さを増加させることなく、銅の下部層との接着性が向上し、銅が下部層に拡散することを防止することができる薄膜形成方法、表示板用金属配線、及びこれを含む薄膜トランジスタ表示板とその製造方法を提供する。
【解決手段】本発明の薄膜形成方法は、基板上にスパッタリング方法により薄膜を形成する方法であって、薄膜は、電力密度が１．５〜３Ｗ／ｃｍ^２、非活性気体の圧力が０．２〜０．３Ｐａで形成する。薄膜は、非晶質構造を有することができ、チタニウム、タンタル、又はモリブデンのうちのいずれか一つで形成することができる。 （もっと読む）

【課題】ビア等となる開口内への金属の埋設において、ボイドの発生を抑制することを課題とする。
【解決手段】基板上に形成された第２のｐ−ＳｉＣＯＨ膜２０４の直上に、ハードマスクとしてＴｉＮ膜２０５を形成する工程と、フォトリソグラフィーとエッチングにより、ＴｉＮ膜２０５および第２のｐ−ＳｉＣＯＨ膜２０４を貫く開口を形成する工程と、前記開口内を洗浄する工程と、前記洗浄工程の後、ＴｉＮ膜２０５を除去する工程と、ＴｉＮ膜２０５を除去後、第２のｐ−ＳｉＣＯＨ膜２０４の直上に、前記開口を埋める第２の金属膜２１４を形成する工程と、を有する半導体装置の製造方法を提供する。 （もっと読む）

【課題】 組み立て工程やCMP工程時における剥離を抑制した、低誘電率層間絶縁膜の製造方法とそれを用いた半導体装置を提供する。
【解決手段】低誘電率層間絶縁膜の成膜の際、高周波と低周波の２周波を切り替え、膜厚方向に膜特性の変調をかけることで、低誘電率を保持したまま密着強度を向上させる。プラズマ発生のための高周波と低周波が同一電極から印加される。そして絶縁膜の成膜開始時あるいは成膜終了時の少なくとも一方において、低周波の入力が成膜開始時及び成膜終了時を除いた他のタイミングより高い。例えば絶縁膜は、厚さ方向における少なくともどちらか一方の端部が、高周波と低周波の２周波により密着層となり、密着層以外の部分は低周波の入力を低下あるいは０にすることで低誘電率絶縁膜となる。 （もっと読む）

【課題】半導体装置とその製造方法、及び半導体ウエハにおいて、個片化後の半導体チップがもとの半導体ウエハのどこに位置していたかを容易に特定すること。
【解決手段】複数のチップ領域R_cとスクライブ領域R_sとを有するシリコン基板２０と、複数のチップ領域R_cの各々に対応する複数のモニタ素子Mと、スクライブ領域R_sに形成され、複数のモニタ素子Mの各々を電気的に接続する配線２とを有し、スクライブ領域R_sにおけるダイシングラインX₁〜X₇、Y₁〜Y₇の位置をずらしたときに、配線２の異なる部分がダイシングされるようにして、配線２と複数のモニタ素子Mとの結線状態をダイシングラインX₁〜X₇、Y₁〜Y₇の位置に応じて可変にした半導体ウエハWによる。 （もっと読む）

【課題】ＳＲＡＭ回路の動作速度を向上させる。
【解決手段】駆動ＭＩＳＦＥＴと転送ＭＩＳＦＥＴとそれらの上部に形成された縦型ＭＩＳＦＥＴとでメモリセルを構成したＳＲＡＭにおいて、周辺回路を構成するＭＩＳＦＥＴ間の電気的接続を、メモリセルの縦型ＭＩＳＦＥＴ（ＳＶ_１、ＳＶ_２）よりも下部に形成されるプラグ２８および中間導電層４６、４７で行うとともに、縦型ＭＩＳＦＥＴ（ＳＶ_１、ＳＶ_２）よりも上部に形成されるプラグ、第１および第２金属配線層を用いて行うことにより、配線の自由度を向上でき、高集積化できる。また、ＭＩＳＦＥＴ間の接続抵抗を低減でき、回路の動作スピードを向上できる。 （もっと読む）

【課題】層間絶縁層のコンタクトホールに埋め込まれたコンタクトプラグを介して上層側の金属配線層と下層側の金属配線層とを電気的に接続する際の接続抵抗を低減する。
【解決手段】第２の層間絶縁層の上に少なくともコンタクトホールを形成する位置に開口部を有するレジスト層を形成する工程Ｓ１−４と、レジスト層を用いて第２の層間絶縁層をパターニングすることによって、第２の層間絶縁層を貫通するコンタクトホールを形成する工程Ｓ１−５と、コンタクトホールの内部に付着したポリマーを含む残渣をスチーム酸化によって除去する工程Ｓ１−７とを有する。 （もっと読む）

【目的】ウェット処理を行った場合でも絶縁膜上に庇形状が形成されない半導体装置の製造方法を提供する。
【構成】本発明の一態様の半導体装置の製造方法は、基板上に絶縁膜を形成する工程（Ｓ１０２）と、絶縁膜上に保護膜を形成する工程（Ｓ１０４）と、保護膜に第１の開口部を形成する工程（Ｓ１１４）と、第１の開口部内に保護膜よりもウェットエッチングレートが大きい犠牲膜を形成する工程（Ｓ１１６）と、第１の開口部内の犠牲膜に第１の開口部よりも幅の狭い第２の開口部を形成する工程（Ｓ１２２の一部）と、第２の開口部を転写することで絶縁膜に第３の開口部を形成する工程（Ｓ１２２の一部）と、第３の開口部が形成された後に、ウェット処理を行なう工程（Ｓ１２６）と、ウェット処理後に、第３の開口部内にバリアメタル膜を形成する工程（Ｓ１２８）と、第３の開口部内に導電性材料を埋め込む工程（Ｓ１３２）と、を備えたことを特徴とする。 （もっと読む）

【課題】従来のＣＭＰを伴うダマシン法を用いた配線や電極の形成は、製造工程が煩雑であり高コスト化している。表示装置等の大型基板に配線形成を行うには平坦性等の高精度が要求されて好適せず、また研磨による配線材料の除去・廃棄量が多いという課題がある。
【解決手段】表示装置の形成方法は、基板上に下地絶縁層を設け、その層上に配線パターンに沿った第１の銅拡散防止層を設ける。次に、その第１の銅拡散防止層上面に第１の銅拡散防止層の幅より僅かに狭い銅配線層を積層し、銅配線層の全表面を覆うように、第２の金属拡散防止層を設ける方法である。 （もっと読む）

【課題】絶縁膜のストレスに耐え、絶縁膜からの酸素や水分の影響を抑制しつつ、エレクトロマイグレーションの耐性や配線間の耐圧も改善することが可能な半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法では、（ａ）凹部１０２が形成された絶縁膜１０１上に、ＴａＮ膜１０３を成膜する工程と、（ｂ）ＴａＮ膜１０３上に、Ｔａよりも熱膨張係数が大きいＴｉを主成分とするＴｉ膜１０４を成膜する工程と、（ｃ）Ｔｉ膜１０４上に、Ｔｉよりも熱膨張係数が大きいＣｕを主成分とするＣｕ膜１０５を成膜する工程と、（ｄ）Ｃｕを、電解めっきにより、凹部１０２内に埋め込む工程とを含む。 （もっと読む）

【課題】配線幅の拡大の阻止を図ることができる半導体装置の製造方法を提供する。
【解決手段】基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜に配線溝を形成する工程と、前記配線溝に配線を形成する工程とを具備し、前記配線溝を形成する際に、前記配線溝内に酸素ラジカルを吸収する酸素ラジカル吸収物質を形成する（ステップＳ１０４）。 （もっと読む）

【課題】配線密度の高い領域に発生するエロージョンを抑えることのできる半導体装置の製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置の製造方法は、配線８ａおよび配線８ａよりもパターンの密度が低い配線８ｂを、第１の絶縁膜３中の高密度領域４ａおよび低密度領域４ｂにそれぞれ形成する工程と、第１の絶縁膜３の高さを下げて配線８ａ、８ｂの上部１０ａ、１０ｂを露出させる工程と、低密度領域４ｂにおける上面の最低高さが配線８ａ、８ｂの上面の高さよりも低くなるように、第１の絶縁膜３の上面、および上部１０ａ、１０ｂの表面を覆う第２の絶縁膜１１を形成する工程と、第２の絶縁膜１１上に第３の絶縁膜１２を形成する工程と、配線８ａ、８ｂ、および第３の絶縁膜１２の研磨レートが第２の絶縁膜１１の研磨レートよりも高い条件の下で第３の絶縁膜１２、第２の絶縁膜１１、配線８ａ、８ｂを研磨して平坦化させる工程と、を含む。 （もっと読む）

【課題】微細配線を有する半導体装置を高信頼性及び高歩留まりで得る。
【解決手段】この半導体装置の製造方法は、下層配線を形成する工程（ステップＳ１０１）と、下層配線上に絶縁膜を形成する工程（ステップＳ１０２）と、絶縁膜上にレジストを形成する工程（ステップＳ１０３）と、レジストをマスクとしてドライエッチングにより下層配線を露出する開口部を形成する工程（ステップＳ１０４）と、開口部を洗浄液を用いて洗浄する工程（ステップＳ１０５）と、洗浄した開口部をリンスする工程（ステップＳ１０６）と、含む。ステップＳ１０６では、リンス液と還元性ガスとを二流体ノズルから吐出して、開口部の底部をリンスする。 （もっと読む）

【課題】配線間のリーク電流が発生することを抑制し、配線間容量の増大を抑制する。
【解決手段】半導体装置１００の製造方法は、絶縁膜２にダマシン配線を形成する工程（Ａ）を含む半導体装置１００の製造方法であって、基板１上に形成された絶縁膜２の表面にプラズマ処理を行い、絶縁膜２中の水分を脱離する工程（Ｂ）と、シリル化ガスを含む雰囲気中でアニール処理を行い、絶縁膜２をシリル化する工程（Ｃ）と、を含む。 （もっと読む）