【課題】 本発明は、ＮＡＮＤ型のフラッシュメモリのセレクトゲート間に配置されるＣＢ／ＣＶ連続コンタクト構造において、絶縁破壊を防止できるようにする。
【解決手段】 たとえば、半導体基板１１上に設けられたセレクトゲートＳＧ，ＳＧ間に、下層コンタクトＣＢと上層コンタクトＣＶとが直接連結された、複数のＣＢ／ＣＶ連続コンタクト層１２を千鳥状に配置する。そして、上層コンタクトＣＶを、そのＣＶパターンの底部が、セレクトゲートＳＧの上面よりも上方に位置するように配置することにより、ＣＶパターンの長径寸法が、下層コンタクトＣＢのＣＢパターンの長径寸法よりも大きくなるように形成する。また、ＣＢパターンの中心位置を、ＣＶパターンの中心位置から内側にずらして配置する構成となっている。 （もっと読む）

【課題】より微細なコンタクトプラグを適切に形成することが可能な半導体装置の製造方法を提供する。
【解決手段】半導体基板上に形成された層間絶縁膜にコンタクトプラグを形成するための半導体装置の製造方法であって、層間絶縁膜を貫通するように溝を形成し、層間絶縁膜上および溝内に導電体膜を成膜し、層間絶縁膜上の導電体膜を除去することにより、溝の両側面に導電体膜を形成し、第１の絶縁膜を、層間絶縁膜上に成膜するとともに導電体膜が成膜された溝内に充填し、溝の一方の側面に形成されコンタクトプラグとなる領域の導電体膜上の第１の絶縁膜をレジストにより被覆し、レジストをマスクとして、第１の絶縁膜をエッチングにより選択的に除去することにより、溝の他方の側面に形成された導電体膜の上面を露出させ、上面が露出した部分の導電体膜をエッチングにより選択的に除去し、導電体膜が除去された領域に第２の絶縁膜を充填する。 （もっと読む）

【課題】コンタクト歩留を向上させる、スタックドコンタクト構造を有する半導体装置を提供する。
【解決手段】ＮＡＮＤ型フラッシュメモリのビット線コンタクトには、スタックドコンタクトを構成する第１のコンタクト開口部ＣＨ１、第２のコンタクト開口部ＣＨ２ａ、及び第３のコンタクト開口部ＣＨ２ｂが設けられる。下層の第１のコンタクト開口部ＣＨ１はビット線コンタクトの中央部に配置され、上層の第２のコンタクト開口部ＣＨ２ａはビット線コンタクトの左部に配置され、その中心位置がビット線コンタクトの中心位置に対して第２のコンタクト開口部ＣＨ２ａのズレ量だけ左方向に配置され、上層の第３のコンタクト開口部ＣＨ２ｂはビット線コンタクトの右部に配置され、その中心位置がビット線コンタクトの中心位置に対して第３のコンタクト開口部ＣＨ２ｂのズレ量だけ右方向に配置される。 （もっと読む）

凹型導電性ソケットを備える環状バイアを有するダイを含むダイスタックおよびそのダイスタックを形成する方法は、様々な電子システムで使用するための構造を提供する。一実施形態において、ダイスタックは、別のダイの凹型導電性ソケット中に挿入されたダイの頂部上に導電性ピラーを含む。 （もっと読む）

【課題】１回の露光でより多くのホールを形成することが可能なホール形成方法を提供する。
【解決手段】ホール５１１、５１２の形成位置となる複数領域の内、一の領域を囲む他の領域のシリコン酸化膜５１上に円柱を形成する。具体的には、４以上の複数領域の内、平面視において一の領域を囲む他の領域のシリコン酸化膜５１上に円柱を形成する。次いで、シリコン酸化膜５１及び円柱上にシリコン窒化膜を形成する。シリコン窒化膜はエッチバックされる。このエッチバックにより円柱を囲むサイドウォール５４１が形成される。円柱はエッチングされる。最後に、サイドウォール５４１をマスクにシリコン酸化膜５１をエッチングする。これにより一の領域に対応するホール５１２及び他の領域に対応するホール５１１が形成される。 （もっと読む）

【課題】多層の金属配線層を有する半導体装置において、より一層のパッド配置面積の低減を図る。
【解決手段】アルミ３と、アルミ３との間に層間絶縁膜を介して設けられたアルミ２と、アルミ２，３間を接続するコンタクトと、アルミ３に対応して設けられた保護膜の開口部１と、を備え、開口部１の内側領域が、外部電極用パッドであり、かつ、ボンディング領域とプローブテスト領域の二つに分けて使用される半導体装置である。前記ボンディング領域では、アルミ３が露出され、該アルミ３によりアルミ２が隠れている。前記プローブテスト領域では、アルミ２が露出されている。 （もっと読む）

【課題】簡易な手順で平面視で矩形形状を有するコンタクトを形成する。
【解決手段】半導体装置の製造方法は、層間絶縁膜１０８上に下層レジスト膜１１０を形成する工程と、下層レジスト膜１１０に、平面視で円形形状を有する第１の開口部と、当該第１の開口部の四方にそれぞれ配置された第２から第５の開口部とを形成する工程と、下層レジスト膜１１０をマスクとして層間絶縁膜１０８をエッチングする工程とを含む。層間絶縁膜１０８をエッチングする工程において、下層レジスト膜１１０の第１の開口部と、第２から第５の開口部とがそれぞれ隣り合う領域に硬化層１３２を形成し、硬化層１３２をマスクとして、層間絶縁膜１０８のエッチングを行い、層間絶縁膜１０８において、下層レジスト膜１１０の第１の開口部に対応する箇所に平面視で矩形形状を有するコンタクトホール１２１を形成する。 （もっと読む）

【課題】配線を形成したときに電極と配線との密着性を向上できる炭化珪素半導体装置の製造方法を提供する。
【解決手段】炭化珪素半導体装置１００ａの製造方法は、以下の工程を備えている。まず、炭化珪素半導体層１１０が準備される。そして、炭化珪素半導体層１１０の表面に、金属層が形成される。そして、金属層を熱処理することにより電極１５０が形成される。そして、電極１５０の表面の炭素を除去するためのエッチングが行なわれる。金属層を形成する工程では、金属層を熱処理する温度において炭素よりもシリコンとの反応性が高い金属層を形成する。 （もっと読む）

【課題】高い耐電圧特性、および耐リーク特性を有する配線構造を備える半導体装置、およびその製造方法を提供する。
【解決手段】本発明の実施の形態による半導体装置は、半導体素子が設けられた半導体基板と、前記半導体基板上に形成された、上下層の導電部材を電気的に接続する接続部材と、前記接続部材と同じ層に形成された第１の絶縁膜と、前記接続部材の上面の一部と接する第１の領域、および前記第１の領域上に位置し、前記第１の領域よりも幅の広い第２の領域を含む配線と、前記第１の絶縁膜上に、前記配線の前記第１の領域の側面の上側から少なくとも一部、および前記第２の領域の底面に接して形成された第２の絶縁膜と、を有する。 （もっと読む）

【課題】低抵抗物質からなると同時に低抵抗の接触特性を有する配線の接触構造及びその製造方法の提供にある。本発明の他の課題は、接触特性の良い配線の接触構造を含む薄膜トランジスタ基板及びその製造方法を提供することを目的とする。
【手段】基板上に開口部を有する配線を形成する工程、前記配線を覆う絶縁膜を積層する工程、前記絶縁膜をパターニングし前記開口部を露出する接触孔を形成する工程、及び前記絶縁膜上に前記接触孔を通じて前記配線と接触する第１導電層を形成する工程を含む配線の接触構造形成方法。 （もっと読む）

【課題】ビア解像度を向上させ、配線間を接続するビアの集積度を落とすことなく、ビア形状の歪み、ビア−ビア間のショート等を抑制することができる、レチクル、および配線およびビアのレイアウト方法を提供する。
【解決手段】第一の配線１０３と、第二の配線１０５とを接続する複数のビアを形成するために用いられるレチクルであって、第一の配線１０３と第二の配線１０５は互いに直交し、複数のビアを形成するための複数のビア開口パターン１０１は矩形状であり、ビア開口パターン１０１の各辺が配線方向に対して斜めになるように配置され、斜め方向に配置された隣接する二つのビア開口パターン１０１間の最小間隔ｄ１は、ビア開口パターン１０１の中心点を固定して回転させることにより各辺を第一の方向および第二の方向に対して平行または直交するようにビア開口パターン１０１を配置した場合のビア開口パターン１０１間の最小間隔よりも大きい、レチクル。 （もっと読む）

【課題】本発明は、コンタクトプラグの高抵抗化を抑制することができ、また当該コンタクトプラグの構成材料のソース・ドレイン領域への拡散が起こらず、かつ簡略な製造プロセスにより作製可能な半導体装置を提供する。
【解決手段】本発明に係る半導体装置は、ゲート電極４、第一の層間絶縁膜７、第一のコンタクトプラグ８、第二の層間絶縁膜９および第二のコンタクトプラグ１０を有する。第一の層間絶縁膜７の上面は、ゲート電極４の上面と同じ高さ位置である。第一のコンタクトプラグ８は、第一の層間絶縁膜７の膜厚方向に貫通して形成され、下面においてソース・ドレイン領域５と電気的に接続され、第一の電気抵抗率を有する。第二のコンタクトプラグ１０は、第二の層間絶縁膜９の膜厚方向に貫通して形成され、下面において第一のコンタクトプラグ８の上面と電気的に接続され、第一の電気抵抗率より低い第二の電気抵抗率を有する。 （もっと読む）

【課題】上部パッドの損傷に関係なく、下部パッドの大気露出を防止するボンディングパッド構造物を提供する。
【解決手段】ボンディングパッド構造物は、パシベーション膜１４０、上部パッド１２０、下部パッド１１０、及びコンタクト部材１３０を含む。上部パッドは、前記パシベーション膜で覆われる第１領域、及び前記パシベーション膜から露出された第２領域を有する。下部パッドは、前記第２領域を通じて露出されないように前記上部パッドの第１領域下部に位置する。コンタクト部材は、前記上部パッドと前記下部パッドとの間に介在され、前記上部パッドと前記下部パッドを電気的に連結させる。従って、下部パッドが大気中に露出されない。 （もっと読む）

【課題】配線に係る抵抗を低減することができるため、半導体セルの面積を縮小することができる。
【解決手段】本発明に係る半導体装置は、半導体基板１と、半導体基板１表面に形成されたコンタクト領域４と、半導体基板１上に形成された層間絶縁膜２１とを備える。層間絶縁膜２１には、コンタクト領域４まで達する線状に延設された開口溝が設けられる。そして、開口溝内に埋設され、コンタクト領域４と電気接続された導電層８をさらに備える。 （もっと読む）

【課題】生産性を向上することができ、凹部の計測を正確に行うことができる半導体装置および半導体装置の製造方法を提供する。
【解決手段】半導体装置１は、第一絶縁膜１１中に形成された平膜状の第一遮光膜１２と、この第一遮光膜１２の上部に設けられ、複数の凹部１３１が形成された第二絶縁膜１３とを有する。遮光膜１２は、平面視において、中心から外郭までの距離が２μｍ以上であり、遮光膜１２上に第二絶縁膜１３の複数の凹部１３１が位置する。 （もっと読む）

【課題】半導体素子に設けられた電極の近傍に発生する応力を低減し、半導体素子の破損や、特性不良の発生を防止することができる半導体装置を提供する。
【解決手段】半導体素子６を有する半導体装置において、半導体素子６にはこの半導体素子６の表裏を貫通する電極２が設けられ、この電極２は中空部分を有し、この中空部分には半導体素子６と電極２との間に発生する応力を低減するための応力緩和材１を形成する。例えば、応力緩和材１には、感光性樹脂からなる低弾性体や、ＳｉＯ_２、ポリシリコン、導電性ペーストなどの材料を用いる。 （もっと読む）

【課題】半導体基板とのショートを防止した貫通電極を有する半導体装置を製造する手段を提供する。
【解決手段】半導体基板１のおもて面上に形成された層間絶縁膜２と、層間絶縁膜上に形成されたパッド３と、保護膜４の開口部７に上部端子９を形成する。半導体基板の裏面のパッド下の領域に、層間絶縁膜に達する環状溝３２を形成する。環状溝内に環状絶縁層３３を形成すると共に、半導体基板の裏面に裏面絶縁膜１３を形成する。裏面絶縁膜上の環状絶縁層に囲まれた領域に、パッドに達する電極形成穴１６を形成する。電極形成穴に導電材料を埋込んでパッドに電気的に接続する貫通電極１５を形成する。裏面絶縁膜上に貫通電極に電気的に接続する下部端子を形成する。 （もっと読む）

【課題】矩形状断面のコンタクトホールを有し、コンタクト抵抗を低減させて電気的特性に優れた半導体装置を提供する。
【解決手段】半導体基板と、少なくとも前記半導体基板の主面上において形成された絶縁層とを具え、前記絶縁層には、その厚さ方向に貫通し、前記半導体基板の前記主面上に到達するようにしてコンタクトホールが形成され、前記コンタクトホールの、前記半導体基板の前記主面と略平行な方向に沿って切った断面が、矩形状となるようにして半導体装置を構成する。 （もっと読む）

【課題】半導体基板における貫通電極形成を短時間でしかも低温で形成可能とし、また貫通孔への絶縁膜形成工程を削減できる貫通電極形成方法を提案する。
【解決手段】半導体ウェハ１表裏の電気的導通を得るための貫通電極用の貫通孔７を形成する前に、予め該貫通孔７を包含する大きさの表裏貫通部６を形成し、この表裏貫通部６に絶縁材３を充填して硬化させた後、前記絶縁材３に前記貫通孔７をエッチング加工あるいはレーザ加工にて形成し、さらに前記貫通孔７の内部または内壁に導電材料からなる導通経路４を設けることにより貫通電極構造とする。 （もっと読む）

【課題】半導体装置のチップサイズの拡大を抑制する。
【解決手段】上下の配線層５間における層間絶縁膜６に設けられ、それぞれを接続する回路用Ｖｉａ７と、電極パッド４下の層間絶縁膜６に設けられ、一方が電極パッド４と接続された平面リング状の保護用Ｖｉａ９と、保護用Ｖｉａ９の他方のみと接続された配線層５から構成される保護用配線層１０と、保護用配線層１０の下方の半導体基板の主面に設けられた半導体素子とを有している。表面が露出した電極パッド４の下部を保護用Ｖｉａ９および保護用配線層１０で囲み、保護用Ｖｉａ９の幅ｘが回路用Ｖｉａ７の幅ｙ以上である。 （もっと読む）