【課題】層間絶縁膜に生じたボイドを高感度に検出する。
【解決手段】この半導体装置は、多層配線層（非図示、以下略）と、多層配線層中に形成された第一ＴＥＧパターン（非図示）を備える。第一ＴＥＧパターンは、互いに平行に延伸した複数の第一下層配線４０２と、層間絶縁膜（非図示）を貫通し、平面視で第一下層配線４０２間に位置する第一ビア６０２と、多層配線層の最上層（非図示）に形成され、第一ビア６０２に接続している第一端子７６２と、上記した同一の最上層に形成され、第一下層配線４０２に接続している第二端子７６４と、を備える。 （もっと読む）

【課題】半導体基板に設けられた穴に、絶縁体を介して２つの導電体を充填してなる電極部を有する半導体装置において、２つの導電体間の容量を大きくするのに適した構成を提供する。
【解決手段】半導体基板１０の第１の領域１には、表面１１に開口する複数個の有底穴２０が設けられ、第２の領域２には貫通穴３０が設けられ、有底穴２０は貫通穴３０よりも小さい穴幅を有する。絶縁体５０を両導電体４０、６０で挟んでなる積層構造体が、有底穴２０および貫通穴３０に充填され、さらに、第１の領域１において複数個の有底穴２０間にて連続して形成されており、第１の領域１は、当該積層構造体による容量形成部として構成される。有底穴６０における各導電体４０、６０は、それぞれ貫通穴３０における各導電体４０、６０に電気的に接続されて、半導体基板１０の表裏両面１１、１２に取りだされている。 （もっと読む）

【課題】ソース・ドレイン領域とコンタクトプラグの接続部分の電気抵抗が低減され、かつ短チャネル効果の発生が抑えられたトランジスタを有する、ｎ型およびｐ型トランジスタを含む半導体装置、およびその半導体装置の製造方法を提供すること。
【解決手段】不純物高濃度領域を有する半導体装置を提供する。前記不純物高濃度領域は、第１のソース・ドレイン領域内の前記第１のソース・ドレイン領域と前記第１のコンタクトプラグとの界面近傍に形成される。前記不純物高濃度領域の前記第１のコンタクトプラグの底面の長手方向の前記第１のコンタクトプラグの前記底面の輪郭からの前記不純物高濃度領域の輪郭の広がり幅の少なくとも一方は、前記第１のコンタクトプラグの前記底面の短手方向の前記第１のコンタクトプラグの前記底面の輪郭からの前記不純物高濃度領域の輪郭の広がり幅よりも大きい。 （もっと読む）

【課題】 高集積化に有効な複数の配線パターンを含む配線パターン群を備えた半導体装置を提供すること。
【解決手段】 同一の配線用途のＮ（Ｎ≧３）本の配線パターンを含む配線パターン群を含む。Ｎ本の配線パターンの各々は別の層の配線郡内の配線パターンと電気的に接続するための接続領域を含む。Ｎ本の配線パターンは、配線パターンＮ１と、配線パターンＮ１の長手方向と異なる一方向に配置された二つ以上の配線パターンＮｉ（ｉ≧２）を含む。二つ以上の配線パターンＮｉはｉの値が大きいほど配線パターンＮ１から離れた位置に配置され、二つ以上の配線パターンＮｉは少なくとも一つ以上のパターンＮｐ（２≦ｐ＜Ｎ）と少なくとも一つ以上の配線パターンＮｑ（ｐ＜ｑ≦Ｎ）を含む。少なくとも一つ以上の配線パターンＮｐはｐの値が大きいほど長手方向の寸法が長く、少なくとも一つ以上の配線パターンＮｑは、ｑの値が大きいほど、長手方向の寸法が短い。 （もっと読む）

【課題】Ｃdsubの低減を通じて、出力容量Ｃossの低減に寄与する半導体装置及びその製造方法を提供する。
【解決手段】半導体基板と半導体基板上に絶縁膜を介して形成された第１導電型の半導体層とを有するＳＯＩ基板と、第１導電型の半導体層からなる活性領域内に、第２導電型の半導体層からなるウェルを形成するとともに、ウェル内および第１導電型の活性領域内に、第１導電型の半導体層からなるソース・ドレイン領域を形成した横型ＭＯＳＦＥＴにおいて、活性領域のうち、ドレイン領域にコンタクトするように形成されるドレインパッド形成領域９ｐ下の少なくとも一部は、ＳＯＩ基板の絶縁膜に到達するように形成された絶縁性領域１１で構成される。 （もっと読む）

【課題】半導体素子のビア構造物及び導電構造物を提供する。
【解決手段】前記ビア構造物は、平坦部及び突出部を含む表面を有する。前記導電構造物は前記平坦部のうち、少なくとも一部上に形成され、前記突出部のうち、少なくとも一部上には形成されない。例えば、前記導電構造物は前記平坦部上のみに形成されて前記突出部上には全く形成されない。これによって、前記導電構造物と前記ビア構造物との間に高品質の接続を形成することができる。 （もっと読む）

【課題】貫通電極を持つ半導体装置を提供する。
【解決手段】パッドと、パッドの下部に配される貫通電極と、を備える半導体装置。貫通電極は、円筒形の第１金属プラグと、第１金属プラグの外周を取り囲む第１半導体レイヤと、第１半導体レイヤの外周を取り囲む第２金属プラグと、第１金属プラグの外周を取り囲む第２半導体レイヤと、第１金属プラグの外周に、第１半導体レイヤ及び第２金属プラグの内周及び外周に、そして第２半導体レイヤの内周に形成される少なくとも一つの絶縁膜と、を備え、第１半導体レイヤ内に第１絶縁膜との界面から広がる空乏層が形成されるように、第１半導体レイヤに第１バイアス電圧を印加するが、第１バイアス電圧は、第２半導体レイヤに印加される第２バイアス電圧とは異なる。 （もっと読む）

【課題】 信頼性が向上する半導体素子、及びその形成方法を提供する。
【解決手段】 半導体素子の形成方法は、半導体基板１００の上にゲート電極１２０及びゲート電極１２０の両側にスペーサー１１０を形成する段階、ゲート電極１２０の上にキャッピングパターン１７０を形成する段階、ゲート電極１２０の間にメタルコンタクト１９５を形成する段階を含み、キャッピングパターン１７０の幅はゲート電極１２０の幅より大きく形成される。これにより、形成された半導体素子は、メタルコンタクト１９５とゲート電極１２０との間での電気的な短絡を效果的に防止することができる。 （もっと読む）

【課題】配線破断を軽減する構造を有する液晶表示装置の製造方法を提供する。
【解決手段】基板上にゲート配線及び信号配線、ゲート絶縁膜、半導体パターン、データ配線、保護膜、ドレーン電極を露出させる第１接触孔及び信号配線を露出させ、側辺の長さが幅より大きく形成される複数の第２接触孔、第１及び第２接触孔を通じてドレーン電極に連結される画素電極及び信号配線に連結される信号配線補助パッドを形成する液晶表示装置の製造方法であって、信号配線を形成する段階では、信号配線に一対一に対応する複数の信号リードを有する信号伝送用フィルムを含み、信号伝送用フィルムには複数の信号リードのうちの高電圧信号を伝送する第１信号リードと低電圧信号を伝送する第２信号リードとの間にダミーリードが形成され、ダミーリードに対応するダミー配線が基板に形成され、ダミー配線は信号配線より酸化傾向が小さい特性を有する導電物質で形成される。 （もっと読む）

【課題】高速動作に有利な固体撮像装置およびその製造方法を提供する。
【解決手段】固体撮像装置は、多層配線層７３と、前記多層配線層上に設けられ、貫通トレンチを有する半導体層６４と、前記貫通トレンチ内部に埋め込まれた第１導電層６９と、前記第１導電層の周囲に形成された第１絶縁膜３２と、前記第１絶縁膜の周囲に形成された第１導電型の第１不純物拡散層３６とを備える。 （もっと読む）

【課題】任意の方向に傾斜した開口部を形成可能な基板の製造方法、半導体装置の製造方法、およびこれを適用した半導体装置を備えた電気光学装置を提供すること。
【解決手段】本適用例の素子基板１０１の製造方法は、素子基板１０１上に設けられた半導体装置としてのＴＦＴ１１０を覆うと共に第１開口部としての孔１０４ａが設けられた第２絶縁膜としての層間絶縁膜１０４をマスクとして、素子基板１０１の面法線１０１ａと交差する一の方向からドライエッチングを第１絶縁膜としてのゲート絶縁膜１０３に施して、孔１０４ａに連通すると共にＴＦＴ１１０のドレイン電極１１０ｄに開口する第２開口部としての孔１０３ａを形成する。 （もっと読む）

【課題】ウェーハの裏面研削やダイシングの際に生じる、水分の浸入による汚れ、あるいは割れ、クラック、チッピング、層間剥離等の物理的損傷を抑制することを目的とする。
【解決手段】基板１１上のチップ領域１２の周縁部にその内側の部分を連続して取り囲むよう有機保護膜２３’を形成する。また、パッシベーション膜２２および有機保護膜２３がキャップ層４７上に閉環状開口部を形成する。 （もっと読む）

【課題】信頼性を損なうことなく更なる集積化を実現し得る半導体装置を提供する。
【解決手段】第１のトランジスタＬ１のゲート電極を含み、第１のコンタクト層４８ａを介して第２のトランジスタＬ２のソース／ドレイン拡散層２０に電気的に接続される、直線状の第１のゲート配線１６ａと、第２のトランジスタＬ２のゲート電極を含み、第２のコンタクト層４８ｂを介して第１のトランジスタのソース／ドレイン拡散層２２に電気的に接続される、第１のゲート配線と平行な直線状の第２のゲート配線１６ｂと、第１のゲート配線及び第２のゲート配線を覆うように形成された絶縁膜であって、第１のゲート配線と第２のトランジスタのソース／ドレイン拡散層とを露出し、長辺方向が第１のゲート配線の長手方向である第１の開口部４６ａが形成された絶縁膜と、第１の開口部内に埋め込まれた第１のコンタクト層とを有している。 （もっと読む）

【課題】フリップチップ構造を有する半導体集積回路装置において、パッドからチップ内部素子へ加わる応力の影響に起因するタイミング信頼性の劣化を低コストで防止する。
【解決手段】フリップチップ構造を有する半導体集積回路装置において、応力の影響を受ける半導体チップ１０１の外周列におけるパッド１０２の構造及び配置位置等について、応力の影響に起因するＬＳＩの動作不具合が発生しにくいように予めレイアウトする。 （もっと読む）

【課題】短時間で製造することができ、十分な気密性を有するとともに、基板の反りを低減させることができる貫通電極、微小構造体及びそれらの製造方法を提供する。
【解決手段】導電性を有する基板１０の所定領域を貫通トレンチ２１で囲み、貫通トレンチ２１内に絶縁膜５０を形成して周囲から絶縁分離した貫通電極６０において、絶縁膜５０は、貫通トレンチ２１の側面から化学気相成長させたシリコン膜４０を熱酸化したシリコン熱酸化膜５０である。 （もっと読む）

【課題】スループットが向上し、且つ少ない液滴量でも第１の電極と第２の電極とを導通性を確保する。
【解決手段】基体１０の表面１０ａに形成された微細穴２の底部２ａとなる下面電極３と、基体１０の表面１０ａであって微細穴２の内壁部２ｂの上端近傍に配置された上面電極５とを導通させる導電層１２を形成する。この導電層１２の形成において、まず、金属ナノ粒子１１を分散させるためのクリアインク８を微細穴２に充填する。次に、微細穴２に金属ナノ粒子１１を含有する液滴を供給し、金属ナノ粒子１１を微細穴２内のクリアインク８で分散させる。次に、微細穴２内のクリアインク８を揮発させることで、微細穴２の底部２ａ及び内壁部２ｂに析出した金属ナノ粒子膜１１Ａを有する導電層１２を形成する。 （もっと読む）

【課題】半導体装置の微細化を犠牲とすることなく、ビアの冗長性を向上させ、歩留まりが高い半導体装置を実現できるようにする。
【解決手段】半導体装置は、半導体基板の上に形成された第１の配線２１１ａと、第１の配線２１１ａよりも上層に形成された第３の配線２３１ａと、第１の配線２１１ａと第３の配線２３１ａとを接続する第１のビア２２１ａとを備えている。第１のビア２２１ａの形成位置と第３の配線２３１ａの端部との間隔ｔ１は、第２の配線と第２の配線よりも上層の第４の配線とを接続する第２のビアの形成位置と第４の配線の端部との間隔よりも小さい。第１のビア２２１ａの半導体基板と平行な方向の断面積は、第２のビアの半導体基板と平行な方向の断面積よりも大きい。 （もっと読む）

【課題】上層の電極のコンタクトホール内でのカバレージを向上させること。
【解決手段】本発明の実施形態に係る半導体装置の製造方法において、第１エッチング工程で形成されるコンタクトホール３００ａの上部領域３００Ｕａの中心部分からずれた位置に、第２エッチング工程で形成されるコンタクトホールの下部領域３００Ｄａが形成される。これにより、上部領域３００Ｕａの下底部分に水平領域が存在し、その近くにおいては、第２電極３０のオーバハング３０ｈが生じにくくなり、カバレージが向上する。 （もっと読む）

【課題】低誘電率誘電体材料などからなる層間絶縁膜を用いた多層配線構造を有する半導体装置において、機械的ストレス又は熱的ストレスに起因する層間絶縁膜のクラック又は剥離等を確実に防止する。
【解決手段】半導体基板のチップ領域の外周部にシールリング４が設けられていると共に、当該チップ領域におけるシールリング４の近傍にチップ強度強化用構造体５が設けられている。チップ強度強化用構造体５は複数のダミー配線構造（例えばダミー配線構造５Ａ〜５Ｅ等）から構成されている。各ダミー配線構造５Ａ〜５Ｅ等はそれぞれ、最下層及び最上層の配線層のいずれか一方のみを含むか又はいずれも含まない２層以上の配線層に亘ってビア部を介して連続的に形成されている。 （もっと読む）

【課題】本発明は、相互接続構造体の製造方法に関する。
【解決手段】本発明の相互接続構造体の製造方法は、基板（１００）内における、閉じた外郭部を形成する少なくとも一つのトレンチ（１０３，１０５）及び前記閉じた外郭部の内側に位置する少なくとも一つのホール（１０２，１０４）の形成を含み、トレンチ及びホールが、基板の領域によって分離され、また、本方法は、トレンチを誘電性材料（１１１）で充填するステップと、ホールを導電性材料（１１７，１２２）で充填するステップと、を含む。 （もっと読む）