半導体装置およびその製造方法
【課題】ソース・ドレイン領域とコンタクトプラグの接続部分の電気抵抗が低減され、かつ短チャネル効果の発生が抑えられたトランジスタを有する、n型およびp型トランジスタを含む半導体装置、およびその半導体装置の製造方法を提供すること。
【解決手段】不純物高濃度領域を有する半導体装置を提供する。前記不純物高濃度領域は、第1のソース・ドレイン領域内の前記第1のソース・ドレイン領域と前記第1のコンタクトプラグとの界面近傍に形成される。前記不純物高濃度領域の前記第1のコンタクトプラグの底面の長手方向の前記第1のコンタクトプラグの前記底面の輪郭からの前記不純物高濃度領域の輪郭の広がり幅の少なくとも一方は、前記第1のコンタクトプラグの前記底面の短手方向の前記第1のコンタクトプラグの前記底面の輪郭からの前記不純物高濃度領域の輪郭の広がり幅よりも大きい。
【解決手段】不純物高濃度領域を有する半導体装置を提供する。前記不純物高濃度領域は、第1のソース・ドレイン領域内の前記第1のソース・ドレイン領域と前記第1のコンタクトプラグとの界面近傍に形成される。前記不純物高濃度領域の前記第1のコンタクトプラグの底面の長手方向の前記第1のコンタクトプラグの前記底面の輪郭からの前記不純物高濃度領域の輪郭の広がり幅の少なくとも一方は、前記第1のコンタクトプラグの前記底面の短手方向の前記第1のコンタクトプラグの前記底面の輪郭からの前記不純物高濃度領域の輪郭の広がり幅よりも大きい。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、半導体装置およびその製造方法に関する。
【背景技術】
【0002】
MOSトランジスタのソース・ドレイン領域のコンタクトプラグを接続する領域に不純物を追加で注入することにより、ソース・ドレイン領域とコンタクトプラグの接続部分の電気抵抗を低減させる技術が知られている。この不純物の追加注入は、ソース・ドレイン領域上の絶縁膜に形成されたコンタクトホールを通して行われる。
【0003】
この技術を同一基板上のn型トランジスタとp型トランジスタの製造に適用する場合、導電型不純物を同じ導電型のソース・ドレイン領域に選択的に注入するために、異なる導電型のソース・ドレイン領域上のコンタクトホールを塞ぐマスクを用いる。しかし、マスクを形成するためのフォトリソグラフィ工程が必要になるため、製造工程数が増えるという問題がある。
【0004】
また、基板上のトランジスタ間の領域に垂直方向から傾斜した方向を入射方向として不純物を打ち込む技術が知られている。しかし、垂直方向から傾斜した方向を入射方向とする場合、不純物拡散領域の入射方向への広がりが大きくなるため、ソース・ドレイン領域等の電流経路となる領域を形成する場合、短チャネル効果が発生するおそれがある。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2000−340678号公報
【特許文献2】特開2002−231832号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明の目的は、ソース・ドレイン領域とコンタクトプラグの接続部分の電気抵抗が低減され、かつ短チャネル効果の発生が抑えられたトランジスタを有する、n型およびp型トランジスタを含む半導体装置、およびその半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【0007】
実施の形態は、半導体装置を開示する。前記半導体装置は、第1および第2のトランジスタ、第1および第2のコンタクトプラグ、並びに不純物高濃度領域を有する。前記第1のトランジスタは基板上に形成され、第1のゲート電極および第1のソース・ドレイン領域を含む。前記第2のトランジスタは、前記基板上に形成され、第2のゲート電極および前記第1のソース・ドレイン領域と異なる導電型を有する第2のソース・ドレイン領域を含む。前記第1のコンタクトプラグは、前記第1のソース・ドレイン領域に接続され、前記第1のゲート電極のゲート幅方向に平行な方向の幅が前記第1のゲート電極のゲート長方向に平行な方向の幅よりも大きく、長手方向および短手方向が存在する形状の底面を有する。前記第2のコンタクトプラグは、前記第2のソース・ドレイン領域に接続され、前記第1のコンタクトプラグの前記底面の前記長手方向の幅よりも全ての方向の幅が小さい形状の底面を有する。前記不純物高濃度領域は、前記第1のソース・ドレイン領域内の前記第1のソース・ドレイン領域と前記第1のコンタクトプラグとの界面近傍に形成され、前記第1のソース・ドレイン領域と同じ導電型を有する。前記第1のコンタクトプラグの前記底面の輪郭からの前記不純物高濃度領域の輪郭の前記長手方向の広がり幅の少なくとも一方は、前記第1のコンタクトプラグの前記底面の輪郭からの前記不純物高濃度領域の輪郭の前記短手方向の広がり幅よりも大きい。
【0008】
また、実施の形態は、半導体装置の製造方法を開示する。前記製造方法は、第1のゲート電極および第1のソース・ドレイン領域を含む第1のトランジスタ、並びに第2のゲート電極および前記第1のソース・ドレイン領域と異なる導電型を有する第2のソース・ドレイン領域を含む第2のトランジスタは、基板上に形成する工程を含む。また、前記製造方法は、前記第1および第2のトランジスタを覆うように前記基板上に絶縁層を形成する工程を含む。また、前記製造方法は、前記絶縁層の前記第1のソース・ドレイン領域上の領域に、前記第1のゲート電極のゲート幅方向に平行な方向の幅が前記第1のゲート電極のゲート長方向に平行な方向の幅よりも大きく、長手方向および短手方向が存在する形状の底面を有する第1のコンタクトホールを形成し、前記絶縁層の前記第2のソース・ドレイン領域上の領域に、前記第1のコンタクトホールの前記底面の前記長手方向の幅よりも全ての方向の幅が小さい底面を有する第2のコンタクトホールを形成する工程を含む。また、前記製造方法は、前記基板の表面に垂直な方向から傾斜し、前記第1のコンタクトホールの前記底面の長手方向を基準としたツイスト角が0°以上45°未満である方向を入射方向として、前記第1のソース・ドレイン領域と同じ導電型の不純物を前記基板上の全面に打ち込み、前記第1のコンタクトホールの前記底面に露出した前記第1のソース・ドレイン領域に前記不純物を選択的に注入する工程を含む。また、前記製造方法は、前記不純物の前記注入の後、前記第1および第2のコンタクトホール内に第1および第2のコンタクトプラグをそれぞれ形成する工程を含む。
【図面の簡単な説明】
【0009】
【図1】第1の実施の形態に係る半導体装置1の上面図。
【図2】(a)、(b)、(C)は、それぞれ図1の線分AA、線分BB、線分CCに沿った半導体装置1の断面図。
【図3】図1の線分DDに沿った半導体装置1の断面図。
【図4】コンタクトプラグ11bの底部と不純物高濃度領域16の位置関係を表した拡大上面図。
【図5A】(a)、(b)は、第1の実施の形態に係るトランジスタ10bの変形例を表す上面図。
【図5B】(c)、(d)は、第1の実施の形態に係るトランジスタ10bの変形例を表す上面図。
【図6】(a)〜(c)は、第1の実施の形態に係る半導体装置1の製造工程を示す断面図。
【図7】(a)〜(c)は、第1の実施の形態に係る半導体装置1の製造工程を示す断面図。
【図8】(a)〜(c)は、第1の実施の形態に係る半導体装置1の製造工程を示す断面図。
【図9】(a)〜(c)は、第1の実施の形態に係る半導体装置1の製造工程を示す断面図。
【図10】(a)〜(c)は、第1の実施の形態に係る半導体装置1の製造工程を示す断面図。
【図11】(a)〜(c)は、第1の実施の形態に係る半導体装置1の製造工程を示す断面図。
【図12】(a)、(b)は、コンタクトプラグ11bの底面の配置と不純物の入射方向の水平成分の関係を表す上面図。
【図13】第2の実施の形態に係る半導体装置1−1の上面図。
【図14】(a)、(b)は、第2の実施の形態に係る半導体装置1−1の製造工程を示す断面図。
【図15】(a)、(b)は、第2の実施の形態に係る半導体装置1−1の製造工程を示す断面図。
【発明を実施するための形態】
【0010】
〔第1の実施の形態〕
第1の実施の形態は、一例として本発明をNAND型フラッシュメモリ装置に適用した場合の一形態である。
【0011】
(半導体装置の構成)
図1は、第1の実施の形態に係る半導体装置1の上面図である。また、図2(a)、(b)、(C)は、それぞれ図1の線分AA、線分BB、線分CCに沿った半導体装置1の断面図である。また、図3は、図1の線分DDに沿った半導体装置1の断面図である。
【0012】
半導体装置1は、半導体基板2上の周辺回路領域100に形成されたトランジスタ10a、10b、およびメモリセル領域200に形成されたメモリセル20を有する。また、トランジスタ10a、10b、およびメモリセル20上には絶縁層4が形成される。図1においては、絶縁層4の図示は省略する。
【0013】
半導体基板2上のトランジスタ10a、10b、およびメモリセル20が形成される活性領域は、素子分離絶縁膜3により分離される。トランジスタ10aとトランジスタ10bは異なる導電型を有し、メモリセル20はトランジスタ10aと同じ導電型を有する。例えば、トランジスタ10aとメモリセル20はn型であり、トランジスタ10bはp型である。
【0014】
トランジスタ10aは、半導体基板2上のゲート絶縁膜17a、ゲート絶縁膜17a上のゲート電極13aおよびゲート電極13aの両側の活性領域中にソース・ドレイン領域12aを有する。
【0015】
ソース・ドレイン領域12aにはコンタクトプラグ11aが接続され、ソース・ドレイン領域12a内のソース・ドレイン領域12aとコンタクトプラグ11aとの界面近傍には高濃度不純物領域15aが形成される。高濃度不純物領域15aは、コンタクトプラグ11aとソース・ドレイン領域12aの接続部の電気抵抗を低減させる機能を有する。なお、高濃度不純物領域15aは形成されなくてもよい。
【0016】
高濃度不純物領域15aはソース・ドレイン領域12aに追加の不純物注入を行うことにより形成される領域であり、ソース・ドレイン領域12aと同じ導電型を有し、ソース・ドレイン領域12aよりも不純物濃度が高い。
【0017】
トランジスタ10bは、半導体基板2上のゲート絶縁膜17b、ゲート絶縁膜17b上のゲート電極13bおよびゲート電極13bの両側のソース・ドレイン領域12bを有する。ソース・ドレイン領域12bには、コンタクトプラグ11bが接続される。
【0018】
ソース・ドレイン領域12bにはコンタクトプラグ11bが接続され、ソース・ドレイン領域12b内のソース・ドレイン領域12bとコンタクトプラグ11bとの界面近傍には高濃度不純物領域16が形成される。高濃度不純物領域16は、コンタクトプラグ11bとソース・ドレイン領域12bの接続部の電気抵抗を低減させる機能を有する。
【0019】
高濃度不純物領域16はソース・ドレイン領域12bに追加の不純物注入を行うことにより形成される領域であり、ソース・ドレイン領域12bと同じ導電型を有し、ソース・ドレイン領域12bよりも不純物濃度が高い。
【0020】
なお、ソース・ドレイン領域12b内のソース・ドレイン領域12bとコンタクトプラグ11bとの界面近傍には、高濃度不純物領域16と異なる導電型を有する高濃度不純物領域15bも形成される。しかし、高濃度不純物領域15bの不純物濃度は高濃度不純物領域16の不純物濃度よりも低いため、ソース・ドレイン領域12b内のソース・ドレイン領域12bとコンタクトプラグ11aとの界面近傍では高濃度不純物領域16の導電型が支配的である。
【0021】
図2、3の点線で表される絶縁層4中の領域5は、高濃度不純物領域16を形成する際に不純物が注入された領域である。そのため、領域5と高濃度不純物領域16は同じ不純物を含む。領域5は、絶縁層4の上面の全部分と、コンタクトプラグ11bの後述する短手方向X2に平行な側面に接する側面の全部分と、コンタクトプラグ11a、21の全側面およびコンタクトプラグ11bの後述する長手方向Y2に平行な側面に接する側面の上側の一部分に形成される。なお、高濃度不純物領域15a、15b、25を形成する際に不純物が注入された絶縁層4中の領域の図示は省略する。
【0022】
メモリセル20は、直列接続されたスタックド・ゲート型の複数のメモリセルトランジスタ23と、複数のメモリセルトランジスタ23の両端に接続された選択トランジスタ24を有する。このようにメモリセルトランジスタ23及び選択トランジスタ24を配置することにより、NAND型のメモリセルストリングを構成している。メモリセルトランジスタ23と選択トランジスタ24は、ソース・ドレイン領域22を介して接続される。
【0023】
隣接する二つの選択トランジスタ24を接続するソース・ドレイン領域22にはコンタクトプラグ21が接続され、ソース・ドレイン領域22内のソース・ドレイン領域22とコンタクトプラグ21との界面近傍には高濃度不純物領域25が形成される。高濃度不純物領域25はソース・ドレイン領域22に追加の不純物注入を行うことにより形成される領域であり、ソース・ドレイン領域22と同じ導電型を有し、ソース・ドレイン領域22よりも不純物濃度が高い。
【0024】
メモリセルトランジスタ23は、半導体基板2上のゲート絶縁膜23aと、ゲート絶縁膜23a上の浮遊ゲート23bと、浮遊ゲート23b上のゲート間絶縁膜23cと、ゲート間絶縁膜23c上の制御ゲート23dを有する。なお、制御ゲート23dは図1の横方向に隣接するメモリセル23で共有されている。また、ゲート絶縁膜17a、17b及び23aの膜厚はほぼ等しい。すなわち、トランジスタ10a及び10bは動作電圧が1V〜5Vで高速動作するトランジスタである。以降、トランジスタ10a、10bを「高速トランジスタ」と称する場合がある。
【0025】
選択トランジスタ24は、半導体基板2上のゲート絶縁膜24aと、ゲート絶縁膜24a上の選択ゲート24bを有する。なお、選択ゲート24bは図1の横方向に隣接する選択トランジスタ24で共有されている。
【0026】
図4は、コンタクトプラグ11bの底面と不純物高濃度領域16の位置関係を表した拡大上面図である。図4中の矢印X1、Y1は、それぞれゲート電極13bのゲート長方向、ゲート幅方向を表す。また、矢印X2、Y2は、それぞれコンタクトプラグ11bの短手方向、長手方向を表す。
【0027】
コンタクトプラグ11bの底面は、長方形や楕円形等の長手方向と短手方向が存在する形状を有する。また、コンタクトプラグ11bの底面は、ゲート電極13bのゲート幅方向Y1に平行な方向の幅W2がゲート電極13bのゲート長方向X1に平行な方向の幅W1よりも大きい。また、長手方向Y2がゲート電極13bのゲート幅方向Y1に一致、または近い。
【0028】
一方、コンタクトプラグ11a、21の底面は、全ての方向の幅がコンタクトプラグ11bの底面の長手方向Y2の幅よりも小さく、例えば、正方形や円形である。特にコンタクトプラグ21は、ソース・ドレイン領域22とコンタクトプラグ21の接続部分の電気抵抗を低減させるため、選択トランジスタ24側に長い楕円形のコンタクトを用いる場合がある。この場合であっても、コンタクトプラグ21の底面の長径方向は、コンタクトプラグ11bの底面の長手方向Y2の幅よりも小さい。
【0029】
図4中の幅D1は、コンタクトプラグ11bの底面の輪郭からの不純物高濃度領域16の輪郭の短手方向X2の広がり幅である。また、幅D2は、コンタクトプラグ11bの底面の輪郭からの不純物高濃度領域16の輪郭の長手方向Y2の広がり幅である。幅D2は、幅D1よりも大きい。
【0030】
ここで、不純物高濃度領域16の輪郭は、不純物高濃度領域16を構成する不純物の所定の濃度における濃度等高線である。この所定の濃度は、不純物高濃度領域16中の最高不純物濃度より小さく、かつソース・ドレイン領域12bの不純物濃度より大きい濃度であり、例えば、不純物高濃度領域16中の最高不純物濃度とソース・ドレイン領域12bの不純物濃度の中間濃度である。
【0031】
トランジスタ10aおよびメモリセル20がn型であり、トランジスタ10bがp型である場合の、各部の不純物濃度の一例を以下に述べる。なお、n型不純物としてはAs、P等が用いられ、p型不純物としてはB等が用いられる。
【0032】
ソース・ドレイン領域12a、12b、22の不純物濃度は、1×1019cm−3である。不純物高濃度領域15a、15b、25の最高不純物濃度(中心付近の濃度)は、3×1020cm−3である。不純物高濃度領域16の最高不純物濃度(中心付近の濃度)は、6×1020cm−3である。
【0033】
この場合、不純物高濃度領域16の輪郭の濃度は、1×1019cm−3よりも大きく、かつ6×1020cm−3よりも小さく、例えば、3.05×1019cm−3である。
【0034】
図5A(a)、(b)、図5B(c)、(d)は、本実施の形態に係るトランジスタ10bの変形例を表す上面図である。
【0035】
図5A(a)は、コンタクトプラグ11bの長手方向Y2とゲート電極13bのゲート幅方向Y2が一致しない場合のトランジスタ10b構造を表す。ただし、長手方向Y2とゲート幅方向Y2のずれが大きくなる、すなわち幅W1の大きさが幅W2に近づくと、不純物高濃度領域16とゲート電極13bの距離が小さくなり、短チャネル効果が発生するおそれがある。そのため、長手方向Y2とゲート幅方向Y2のずれはなるべく小さい方が好ましい。図4に示される構造のように、長手方向Y2とゲート幅方向Y2が一致する構造がより好ましい。
【0036】
図5A(b)は、コンタクトプラグ11bの底面が楕円形である場合のトランジスタ10bの構造を表す。この場合、不純物高濃度領域16もほぼ楕円形となる。また、幅D2はコンタクトプラグ11bの楕円の長径方向の頂部から、不純物高濃度領域16の楕円の長径方向の頂部への距離となる。また、幅D1はコンタクトプラグ11bの楕円の短径方向の頂部から、不純物高濃度領域16の楕円の短径方向の頂部への距離となる。この構造においても、幅D2は幅D1よりも大きい。
【0037】
図5B(c)は、長手方向Y2のコンタクトプラグ11bの底面の一方の端部(図5B(c)中の下側の端部)が不純物高濃度領域16の輪郭の外側にある場合のトランジスタ10bの構造を表す。
【0038】
図5B(c)に示される構造においては、長手方向Y2のコンタクトプラグ11bの底面の輪郭からの不純物高濃度領域16の輪郭の広がりは、一方の側(図5B(c)中の上側)にしか存在しない。また、長手方向Y2の両方に拡がり幅が存在するものの、一方の広がり幅が幅D1より小さい構造であってもよい。
【0039】
つまり、コンタクトプラグ11bの底面の輪郭からの不純物高濃度領域16の輪郭の長手方向Y2の広がり幅D2の少なくとも一方が、コンタクトプラグ11bの底面の輪郭からの不純物高濃度領域16の輪郭の短手方向X2の広がり幅D1よりも大きい。
【0040】
図5B(d)は、短手方向X2のコンタクトプラグ11bの底面の一方の端部(図5B(d)中の右側の端部)が不純物高濃度領域16の輪郭の外側にある場合のトランジスタ10bの構造を表す。
【0041】
図5B(d)に示される構造においては、短手方向X2のコンタクトプラグ11bの底面の輪郭からの不純物高濃度領域16の輪郭の広がりは、一方の側(図5B(d)中の左側)にしか存在しない。この構造においても、幅D2は幅D1よりも大きい。
【0042】
半導体基板2は、Si結晶等のSi系結晶からなる。
【0043】
素子分離領域3は、SiO2等の絶縁材料からなり、例えば、STI(Shallow Trench Isolation)構造を有する。
【0044】
ゲート電極13a、13b、制御ゲート23bおよび浮遊ゲート23dは、導電型不純物を含む多結晶Si等の導電材料からなる。
【0045】
ゲート絶縁膜17a、17b、23a、24a、ゲート間絶縁膜23cは、SiO2等の絶縁材料からなる。
【0046】
コンタクトプラグ11a、11b、21は、W等の導電材料からなる。また、コンタクトプラグ11a、11b、21の表面はバリアメタルに覆われていてもよい。
【0047】
絶縁層4は、SiO2等の絶縁材料からなる。
【0048】
以下に、本実施の形態に係る半導体装置1の製造方法の一例を示す。
【0049】
(半導体装置の製造)
図6〜図11は、第1の実施の形態に係る半導体装置1の製造工程を示す断面図である。図6(a)〜11(a)は、図2(a)の断面に対応する断面を表す。図6(b)〜11(b)は、図2(b)の断面に対応する断面を表す。図6(c)〜11(c)は、図2(c)の断面に対応する断面を表す。
【0050】
まず、図6(a)〜(c)に示すように、半導体基板2上に、素子分離領域3、ソース・ドレイン領域12a、12b、22、メモリセルトランジスタ23、および選択トランジスタ24を形成する。また、図6の断面には表れないが、ゲート絶縁膜17a、17b、およびゲート電極13a、13bも形成される。
【0051】
次に、図7(a)〜(c)に示すように、半導体基板2上の全面に絶縁材料を堆積させ、絶縁層4を形成する。
【0052】
次に、図8(a)〜(c)に示すように、絶縁層4中にコンタクトホール19a、19b、29を形成する。コンタクトホール19bの底面は、ゲート電極13bのゲート幅方向Y1に平行な方向の幅(ゲート電極13bのゲート幅方向Y1に平行な方向の幅W2とほぼ等しい)がゲート電極13bのゲート長方向X1に平行な方向の幅(ゲート電極13bのゲート長方向X1に平行な方向の幅W1とほぼ等しい)よりも大きい。また、コンタクトホール19a、29の底面は、全ての方向の幅がコンタクトホール19bの底面のゲート電極13bのゲート幅方向Y1に平行な方向の幅よりも小さい。
【0053】
次に、図9(a)〜(c)に示すように、半導体基板2の表面にほぼ垂直な方向を入射方向として、ソース・ドレイン領域12a、22と同じ導電型(例えばn型)の不純物を半導体基板2上の全面に打ち込む。これにより、コンタクトホール19a、19b、29の底にそれぞれ露出したソース・ドレイン領域12a、12b、22に不純物が注入され、高濃度不純物領域15a、15b、25が形成される。ただし、高濃度不純物領域15a、15b、25を形成しない場合は、この工程は省略される。
【0054】
この工程においてn型の不純物を注入する場合、注入濃度は例えば1×1015cm−2である。
【0055】
また、リソグラフィによりコンタクトホール19bの開口部を選択的に塞ぐようにマスクを形成した後、不純物の注入を行ってもよい。この場合、高濃度不純物領域15bは形成されず、高濃度不純物領域15a、25のみが形成される。
【0056】
次に、図10(a)〜(c)に示すように、半導体基板2の表面に垂直な方向から傾斜した方向を入射方向として、ソース・ドレイン領域12bと同じ導電型(例えばp型)の不純物を半導体基板2上の全面に打ち込む。これにより、コンタクトホール19bの底に露出したソース・ドレイン領域12bに不純物が選択的に注入され、高濃度不純物領域16が形成される。
【0057】
この工程においてp型の不純物を注入する場合、注入濃度は例えば1×1015cm−2〜3×1015cm−2である。
【0058】
この工程における不純物の入射方向を、図12(a)、(b)を用いて具体的に示す。図12(a)、(b)は、コンタクトプラグ11bの底面の配置と不純物の入射方向の水平成分(半導体基板2の表面に水平な方向の成分)の関係を表す上面図である。
【0059】
図12(a)に示されるように、不純物の入射方向は、コンタクトホール19bの底面の長手方向Y3(コンタクトプラグ11bの底面の長手方向Y2とほぼ等しい)を基準としたツイスト角θが0°以上45°未満である方向である。
【0060】
ここで、長手方向Y3を基準としたツイスト角θは、入射方向の水平成分が長手方向Y3からどれだけねじれているかを表す角度であり、入射方向の水平成分と長手方向Y3がなす角に相当する。
【0061】
ツイスト角が大きくなると、不純物高濃度領域16の長手方向Y2の幅が小さくなり、コンタクトプラグ11bとソース・ドレイン領域12bの接続部の電気抵抗が十分に低減されなくなるおそれがある。特に、ツイスト角が45°以上の場合、入射方向の水平成分が長手方向Y3よりも短手方向X3(コンタクトプラグ11bの底面の短手方向X2とほぼ等しい)に向いてしまうため、ツイスト角は45°未満であることが求められる。
【0062】
このような理由から、図12(b)に示されるように、ツイスト角が0°であることが特に好ましい。
【0063】
入射方向の水平成分が長手方向Y3に一致または近いため、図4に示されるように、幅D2が幅D1よりも大きくなる。
【0064】
一方、この不純物の入射方向は半導体基板2の表面に垂直な方向から傾斜しているため、全ての方向の幅が小さいコンタクトホール19a、29の底には到達しない(コンタクトホール19a、29内に入った全ての不純物は、コンタクトホール19a、29の側面に露出した絶縁層4の上部に打ち込まれる)。なお、不純物がコンタクトホール19a、29の底に到達する場合であっても、コンタクトホール19a、29の底に露出したソース・ドレイン領域12a、22に注入される不純物の濃度は、コンタクトホール19bの底に露出したソース・ドレイン領域12bに注入される不純物の濃度よりも低い。
【0065】
次に、図11(a)〜(c)に示すように、図9に示した不純物の入射方向と水平成分が逆の方向から不純物を半導体基板2上の全面に入射させる。この工程における入射方向が満たす条件は図10に示される工程と同じである。これにより、コンタクトホール19bの底に露出したソース・ドレイン領域12bの全領域に高濃度不純物領域16が形成される。
【0066】
なお、高濃度不純物領域16の中央付近は、図10に示される工程と図11に示される工程の両方において不純物が注入された領域であるため、その他の領域よりも不純物濃度が高く、かつ深いと考えられる。
【0067】
この図11に示される工程が省略された場合、トランジスタ10bの構造は図5B(c)に示されるようなものになる。しかし、コンタクトプラグ11bとソース・ドレイン領域12bの接続部の電気抵抗をより低減させるためには、この工程を行い、図4に示されるような構造を形成することが好ましい。
【0068】
なお、コンタクトホール19a、29は、底面の全ての方向の幅がコンタクトホール19bの底面の長手方向Y3の幅よりも小さいため、トランジスタ10a、10bおよびメモリセル20が各々どのような角度で配置されたとしても、不純物高濃度領域16を形成するために注入される不純物はコンタクトホール19a、29の底に全くあるいはほとんど到達しない。
【0069】
従って、配置角度の異なる複数のトランジスタ10a、10bおよびメモリセル20が形成された場合であっても、コンタクトホール19a、29の底に不純物を全くあるいはほとんど到達させずに、各トランジスタ10bに不純物高濃度領域16を形成することができる。
【0070】
なお、不純物高濃度領域16を形成した後に、高濃度不純物領域15a、15b、25を形成してもよい。ただし、高濃度不純物領域15a、15b、25がn型、不純物高濃度領域16がp型である場合は、高濃度不純物領域15a、15b、25を形成した後に、不純物高濃度領域16を形成することが好ましい。また、高濃度不純物領域15a、15b、25がp型、不純物高濃度領域16がn型である場合は、不純物高濃度領域16を形成した後に、高濃度不純物領域15a、15b、25を形成することが好ましい。これは、高濃度不純物領域15bと高濃度不純物領域16の一部が重なって形成されるため、As、P等の重いp型不純物がB等の軽いn型不純物の後に注入された場合、n型不純物が押し出されて好ましくない領域に拡散するおそれがあるためである。
【0071】
その後、注入した不純物を活性化させるための、活性化アニールを行う。この際、熱拡散により、高濃度不純物領域15aの幅、高濃度不純物領域15bの短手方向X2の幅及び、高濃度不純物領域25の選択トランジスタ24が隣接する方向の幅は、コンタクトホール19a、19b、29の底部よりも広くなる場合がある。その後、コンタクトホール19a、19b、29内に導電材料を埋め込み、コンタクトプラグ11a、11b、21を形成する。
【0072】
(第1の実施の形態の効果)
第1の実施の形態によれば、リソグラフィ工程を用いずにトランジスタ10bに不純物高濃度領域16を選択的に形成することができる。これにより、半導体装置1の製造工程数を減らし、製造コストを下げることができる。
【0073】
また、不純物高濃度領域16の広がりが大きい方向であるコンタクトプラグ12bの底面の長手方向Y2がゲート電極13bのゲート幅方向Y1に一致または近いため、不純物高濃度領域16のゲート電極13b側への広がりが小さく、不純物高濃度領域16がゲート電極13bに近づきすぎることによる短チャネル効果の発生を抑えることができる。
【0074】
特に、トランジスタ11bが高速トランジスタである場合、ゲート電極13bとコンタクトプラグ11bは近くに配置される。その結果、不純物高濃度領域16がゲート電極13bに接近しやすい。そのため、トランジスタ11bが高速トランジスタである場合、本実施の形態は特に効果的である。
【0075】
また、本実施の形態の半導体装置1はNAND型メモリセルストリングを有するNAND型フラッシュメモリ装置であり、周辺回路領域100のトランジスタ10bのコンタクトプラグ11bとゲート電極13bとの間隔が比較的小さいため、短チャネル効果の発生を抑えることが特に重要である。
【0076】
〔第2の実施の形態〕
図13は、第2の実施の形態に係る半導体装置1−1の上面図である。第1の実施の形態と異なる点は、トランジスタ10b(本実施の形態ではトランジスタ10b−1と表示)に加えて、トランジスタ10b−2が存在する点である。
【0077】
トランジスタ10b−2はトランジスタ10b−1を90度回転させたトランジスタである。すなわち、トランジスタ10b−2のゲート電極が延びる方向はX方向である。また、トランジスタ10b−2のコンタクトプラグ11b−2の長手方向はX方向であり、短手方向はY方向である。
【0078】
言い換えれば、半導体装置1−1は、コンタクト11bの長手方向が異なるp型トランジスタ10bが混在している例である。
【0079】
(半導体装置の製造)
図14〜15は、第2の実施の形態に係る半導体装置1−1の製造工程を示す断面図である。図14(a)は、図13の線分EEに沿った断面に対応する断面を表す。図14(b)は、図13の線分FFに沿った断面に対応する断面を表す。図15(a)は、図13の線分GGに沿った断面に対応する断面を表す。図15(b)は、図13の線分HHに沿った断面に対応する断面を表す。なお、図6〜11までの工程は、第1の実施の形態と同様であるため説明を省略する。
【0080】
図14は、半導体装置1の製造における図11に対応する工程を、半導体装置1−1に適用した場合の図面である。図14(a)に示すように、図10〜11の工程により高濃度不純物領域16−1が形成される。この工程における不純物注入のツイスト角を0°とする。なお、ツイスト角の定義は図12に示されるものと同様である。
【0081】
しかし、図14(b)に示すように、トランジスタ10b−2においては、不純物の入射方向は、長手方向よりも幅の小さい短手方向に傾斜している。そのため不純物はコンタクトホール19b−2の底には到達しない(コンタクトホール19b−2内に入った全ての不純物は、コンタクトホール19b−2の側面に露出した絶縁層4の上部に打ち込まれる)。
【0082】
そこで、図15(a)、(b)に示すように、ツイスト角θを90°にして不純物の注入を行う。図15(b)に示すように、不純物の入射方向はコンタクトホール19b−2の長手方向に傾斜している。これにより、コンタクトホール19b−2の底に露出したソース・ドレイン領域12b−2に不純物が選択的に注入され、高濃度不純物領域16−2が形成される。
【0083】
一方、図15(a)に示すように、トランジスタ10b−1においては、不純物の入射方向は、長手方向よりも幅の小さい短手方向に傾斜している。そのため不純物はコンタクトホール19b−1の底には到達しない(コンタクトホール19b−1内に入った全ての不純物は、コンタクトホール19b−1の側面に露出した絶縁層4の上部に打ち込まれる)。しかし、図10〜11の工程において、高濃度不純物領域16−1は既に形成されている。
【0084】
この場合であっても、コンタクトホール19a、29は、底面の全ての方向の幅がコンタクトホール19b−1、19b−2の底面の長手方向の幅よりも小さいため、トランジスタ10a、10bおよびメモリセル20が各々どのような角度で配置されたとしても、不純物高濃度領域16−1、16−2を形成するために注入される不純物はコンタクトホール19a、29の底に全くあるいはほとんど到達しない。
【0085】
その後、図15の工程と同様にツイスト角θを270°にして不純物の注入を行う。これにより、コンタクトホール19b−2の底に露出したソース・ドレイン領域12b−2の全領域に高濃度不純物領域16−2が形成される。
【0086】
すなわち、第2の実施の形態においては、p型トランジスタ10b−1、10b−2の高濃度不純物領域16−1、16−2は4回の不純物注入により形成される。例えば、それぞれの不純物注入のツイスト角θは0°、90°、180°270°である。
【0087】
なお、注入回数を減らすために、ツイスト角を45°、225°、または、135°315°の2回で行うことも可能である。
【0088】
半導体装置1−1であっても第1の実施の形態に係る半導体装置1と同様の効果が得られる。また、p型トランジスタ10bの配置方向の自由度が向上する。
【0089】
〔他の実施の形態〕
本発明は、上記各実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。例えば、半導体装置はNANDメモリセルを有するNAND型フラッシュメモリ装置に限られない。
【0090】
また、トランジスタ10a及びメモリセル20とトランジスタ10b(10b−1、10b−2)とは異なる導電型を有していればよい。例えば、トランジスタ10aとメモリセル20はp型であり、トランジスタ10bはn型であっても良い。この場合は、実施例中で説明した不純物濃度の型を反対にすればよい。
【符号の説明】
【0091】
1 半導体装置、 2 半導体基板、 4 絶縁層、 10a、10b トランジスタ、 20 メモリセル、 11a、11b、21 コンタクトプラグ、 12a、12b、22 ソース・ドレイン領域、 13a、13b ゲート電極、 16 不純物高濃度領域、 19a、19b、29 コンタクトホール、 W1、W2 幅、 D1、D2 広がり幅、 θ ツイスト角
【技術分野】
【0001】
本発明の実施形態は、半導体装置およびその製造方法に関する。
【背景技術】
【0002】
MOSトランジスタのソース・ドレイン領域のコンタクトプラグを接続する領域に不純物を追加で注入することにより、ソース・ドレイン領域とコンタクトプラグの接続部分の電気抵抗を低減させる技術が知られている。この不純物の追加注入は、ソース・ドレイン領域上の絶縁膜に形成されたコンタクトホールを通して行われる。
【0003】
この技術を同一基板上のn型トランジスタとp型トランジスタの製造に適用する場合、導電型不純物を同じ導電型のソース・ドレイン領域に選択的に注入するために、異なる導電型のソース・ドレイン領域上のコンタクトホールを塞ぐマスクを用いる。しかし、マスクを形成するためのフォトリソグラフィ工程が必要になるため、製造工程数が増えるという問題がある。
【0004】
また、基板上のトランジスタ間の領域に垂直方向から傾斜した方向を入射方向として不純物を打ち込む技術が知られている。しかし、垂直方向から傾斜した方向を入射方向とする場合、不純物拡散領域の入射方向への広がりが大きくなるため、ソース・ドレイン領域等の電流経路となる領域を形成する場合、短チャネル効果が発生するおそれがある。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2000−340678号公報
【特許文献2】特開2002−231832号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明の目的は、ソース・ドレイン領域とコンタクトプラグの接続部分の電気抵抗が低減され、かつ短チャネル効果の発生が抑えられたトランジスタを有する、n型およびp型トランジスタを含む半導体装置、およびその半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【0007】
実施の形態は、半導体装置を開示する。前記半導体装置は、第1および第2のトランジスタ、第1および第2のコンタクトプラグ、並びに不純物高濃度領域を有する。前記第1のトランジスタは基板上に形成され、第1のゲート電極および第1のソース・ドレイン領域を含む。前記第2のトランジスタは、前記基板上に形成され、第2のゲート電極および前記第1のソース・ドレイン領域と異なる導電型を有する第2のソース・ドレイン領域を含む。前記第1のコンタクトプラグは、前記第1のソース・ドレイン領域に接続され、前記第1のゲート電極のゲート幅方向に平行な方向の幅が前記第1のゲート電極のゲート長方向に平行な方向の幅よりも大きく、長手方向および短手方向が存在する形状の底面を有する。前記第2のコンタクトプラグは、前記第2のソース・ドレイン領域に接続され、前記第1のコンタクトプラグの前記底面の前記長手方向の幅よりも全ての方向の幅が小さい形状の底面を有する。前記不純物高濃度領域は、前記第1のソース・ドレイン領域内の前記第1のソース・ドレイン領域と前記第1のコンタクトプラグとの界面近傍に形成され、前記第1のソース・ドレイン領域と同じ導電型を有する。前記第1のコンタクトプラグの前記底面の輪郭からの前記不純物高濃度領域の輪郭の前記長手方向の広がり幅の少なくとも一方は、前記第1のコンタクトプラグの前記底面の輪郭からの前記不純物高濃度領域の輪郭の前記短手方向の広がり幅よりも大きい。
【0008】
また、実施の形態は、半導体装置の製造方法を開示する。前記製造方法は、第1のゲート電極および第1のソース・ドレイン領域を含む第1のトランジスタ、並びに第2のゲート電極および前記第1のソース・ドレイン領域と異なる導電型を有する第2のソース・ドレイン領域を含む第2のトランジスタは、基板上に形成する工程を含む。また、前記製造方法は、前記第1および第2のトランジスタを覆うように前記基板上に絶縁層を形成する工程を含む。また、前記製造方法は、前記絶縁層の前記第1のソース・ドレイン領域上の領域に、前記第1のゲート電極のゲート幅方向に平行な方向の幅が前記第1のゲート電極のゲート長方向に平行な方向の幅よりも大きく、長手方向および短手方向が存在する形状の底面を有する第1のコンタクトホールを形成し、前記絶縁層の前記第2のソース・ドレイン領域上の領域に、前記第1のコンタクトホールの前記底面の前記長手方向の幅よりも全ての方向の幅が小さい底面を有する第2のコンタクトホールを形成する工程を含む。また、前記製造方法は、前記基板の表面に垂直な方向から傾斜し、前記第1のコンタクトホールの前記底面の長手方向を基準としたツイスト角が0°以上45°未満である方向を入射方向として、前記第1のソース・ドレイン領域と同じ導電型の不純物を前記基板上の全面に打ち込み、前記第1のコンタクトホールの前記底面に露出した前記第1のソース・ドレイン領域に前記不純物を選択的に注入する工程を含む。また、前記製造方法は、前記不純物の前記注入の後、前記第1および第2のコンタクトホール内に第1および第2のコンタクトプラグをそれぞれ形成する工程を含む。
【図面の簡単な説明】
【0009】
【図1】第1の実施の形態に係る半導体装置1の上面図。
【図2】(a)、(b)、(C)は、それぞれ図1の線分AA、線分BB、線分CCに沿った半導体装置1の断面図。
【図3】図1の線分DDに沿った半導体装置1の断面図。
【図4】コンタクトプラグ11bの底部と不純物高濃度領域16の位置関係を表した拡大上面図。
【図5A】(a)、(b)は、第1の実施の形態に係るトランジスタ10bの変形例を表す上面図。
【図5B】(c)、(d)は、第1の実施の形態に係るトランジスタ10bの変形例を表す上面図。
【図6】(a)〜(c)は、第1の実施の形態に係る半導体装置1の製造工程を示す断面図。
【図7】(a)〜(c)は、第1の実施の形態に係る半導体装置1の製造工程を示す断面図。
【図8】(a)〜(c)は、第1の実施の形態に係る半導体装置1の製造工程を示す断面図。
【図9】(a)〜(c)は、第1の実施の形態に係る半導体装置1の製造工程を示す断面図。
【図10】(a)〜(c)は、第1の実施の形態に係る半導体装置1の製造工程を示す断面図。
【図11】(a)〜(c)は、第1の実施の形態に係る半導体装置1の製造工程を示す断面図。
【図12】(a)、(b)は、コンタクトプラグ11bの底面の配置と不純物の入射方向の水平成分の関係を表す上面図。
【図13】第2の実施の形態に係る半導体装置1−1の上面図。
【図14】(a)、(b)は、第2の実施の形態に係る半導体装置1−1の製造工程を示す断面図。
【図15】(a)、(b)は、第2の実施の形態に係る半導体装置1−1の製造工程を示す断面図。
【発明を実施するための形態】
【0010】
〔第1の実施の形態〕
第1の実施の形態は、一例として本発明をNAND型フラッシュメモリ装置に適用した場合の一形態である。
【0011】
(半導体装置の構成)
図1は、第1の実施の形態に係る半導体装置1の上面図である。また、図2(a)、(b)、(C)は、それぞれ図1の線分AA、線分BB、線分CCに沿った半導体装置1の断面図である。また、図3は、図1の線分DDに沿った半導体装置1の断面図である。
【0012】
半導体装置1は、半導体基板2上の周辺回路領域100に形成されたトランジスタ10a、10b、およびメモリセル領域200に形成されたメモリセル20を有する。また、トランジスタ10a、10b、およびメモリセル20上には絶縁層4が形成される。図1においては、絶縁層4の図示は省略する。
【0013】
半導体基板2上のトランジスタ10a、10b、およびメモリセル20が形成される活性領域は、素子分離絶縁膜3により分離される。トランジスタ10aとトランジスタ10bは異なる導電型を有し、メモリセル20はトランジスタ10aと同じ導電型を有する。例えば、トランジスタ10aとメモリセル20はn型であり、トランジスタ10bはp型である。
【0014】
トランジスタ10aは、半導体基板2上のゲート絶縁膜17a、ゲート絶縁膜17a上のゲート電極13aおよびゲート電極13aの両側の活性領域中にソース・ドレイン領域12aを有する。
【0015】
ソース・ドレイン領域12aにはコンタクトプラグ11aが接続され、ソース・ドレイン領域12a内のソース・ドレイン領域12aとコンタクトプラグ11aとの界面近傍には高濃度不純物領域15aが形成される。高濃度不純物領域15aは、コンタクトプラグ11aとソース・ドレイン領域12aの接続部の電気抵抗を低減させる機能を有する。なお、高濃度不純物領域15aは形成されなくてもよい。
【0016】
高濃度不純物領域15aはソース・ドレイン領域12aに追加の不純物注入を行うことにより形成される領域であり、ソース・ドレイン領域12aと同じ導電型を有し、ソース・ドレイン領域12aよりも不純物濃度が高い。
【0017】
トランジスタ10bは、半導体基板2上のゲート絶縁膜17b、ゲート絶縁膜17b上のゲート電極13bおよびゲート電極13bの両側のソース・ドレイン領域12bを有する。ソース・ドレイン領域12bには、コンタクトプラグ11bが接続される。
【0018】
ソース・ドレイン領域12bにはコンタクトプラグ11bが接続され、ソース・ドレイン領域12b内のソース・ドレイン領域12bとコンタクトプラグ11bとの界面近傍には高濃度不純物領域16が形成される。高濃度不純物領域16は、コンタクトプラグ11bとソース・ドレイン領域12bの接続部の電気抵抗を低減させる機能を有する。
【0019】
高濃度不純物領域16はソース・ドレイン領域12bに追加の不純物注入を行うことにより形成される領域であり、ソース・ドレイン領域12bと同じ導電型を有し、ソース・ドレイン領域12bよりも不純物濃度が高い。
【0020】
なお、ソース・ドレイン領域12b内のソース・ドレイン領域12bとコンタクトプラグ11bとの界面近傍には、高濃度不純物領域16と異なる導電型を有する高濃度不純物領域15bも形成される。しかし、高濃度不純物領域15bの不純物濃度は高濃度不純物領域16の不純物濃度よりも低いため、ソース・ドレイン領域12b内のソース・ドレイン領域12bとコンタクトプラグ11aとの界面近傍では高濃度不純物領域16の導電型が支配的である。
【0021】
図2、3の点線で表される絶縁層4中の領域5は、高濃度不純物領域16を形成する際に不純物が注入された領域である。そのため、領域5と高濃度不純物領域16は同じ不純物を含む。領域5は、絶縁層4の上面の全部分と、コンタクトプラグ11bの後述する短手方向X2に平行な側面に接する側面の全部分と、コンタクトプラグ11a、21の全側面およびコンタクトプラグ11bの後述する長手方向Y2に平行な側面に接する側面の上側の一部分に形成される。なお、高濃度不純物領域15a、15b、25を形成する際に不純物が注入された絶縁層4中の領域の図示は省略する。
【0022】
メモリセル20は、直列接続されたスタックド・ゲート型の複数のメモリセルトランジスタ23と、複数のメモリセルトランジスタ23の両端に接続された選択トランジスタ24を有する。このようにメモリセルトランジスタ23及び選択トランジスタ24を配置することにより、NAND型のメモリセルストリングを構成している。メモリセルトランジスタ23と選択トランジスタ24は、ソース・ドレイン領域22を介して接続される。
【0023】
隣接する二つの選択トランジスタ24を接続するソース・ドレイン領域22にはコンタクトプラグ21が接続され、ソース・ドレイン領域22内のソース・ドレイン領域22とコンタクトプラグ21との界面近傍には高濃度不純物領域25が形成される。高濃度不純物領域25はソース・ドレイン領域22に追加の不純物注入を行うことにより形成される領域であり、ソース・ドレイン領域22と同じ導電型を有し、ソース・ドレイン領域22よりも不純物濃度が高い。
【0024】
メモリセルトランジスタ23は、半導体基板2上のゲート絶縁膜23aと、ゲート絶縁膜23a上の浮遊ゲート23bと、浮遊ゲート23b上のゲート間絶縁膜23cと、ゲート間絶縁膜23c上の制御ゲート23dを有する。なお、制御ゲート23dは図1の横方向に隣接するメモリセル23で共有されている。また、ゲート絶縁膜17a、17b及び23aの膜厚はほぼ等しい。すなわち、トランジスタ10a及び10bは動作電圧が1V〜5Vで高速動作するトランジスタである。以降、トランジスタ10a、10bを「高速トランジスタ」と称する場合がある。
【0025】
選択トランジスタ24は、半導体基板2上のゲート絶縁膜24aと、ゲート絶縁膜24a上の選択ゲート24bを有する。なお、選択ゲート24bは図1の横方向に隣接する選択トランジスタ24で共有されている。
【0026】
図4は、コンタクトプラグ11bの底面と不純物高濃度領域16の位置関係を表した拡大上面図である。図4中の矢印X1、Y1は、それぞれゲート電極13bのゲート長方向、ゲート幅方向を表す。また、矢印X2、Y2は、それぞれコンタクトプラグ11bの短手方向、長手方向を表す。
【0027】
コンタクトプラグ11bの底面は、長方形や楕円形等の長手方向と短手方向が存在する形状を有する。また、コンタクトプラグ11bの底面は、ゲート電極13bのゲート幅方向Y1に平行な方向の幅W2がゲート電極13bのゲート長方向X1に平行な方向の幅W1よりも大きい。また、長手方向Y2がゲート電極13bのゲート幅方向Y1に一致、または近い。
【0028】
一方、コンタクトプラグ11a、21の底面は、全ての方向の幅がコンタクトプラグ11bの底面の長手方向Y2の幅よりも小さく、例えば、正方形や円形である。特にコンタクトプラグ21は、ソース・ドレイン領域22とコンタクトプラグ21の接続部分の電気抵抗を低減させるため、選択トランジスタ24側に長い楕円形のコンタクトを用いる場合がある。この場合であっても、コンタクトプラグ21の底面の長径方向は、コンタクトプラグ11bの底面の長手方向Y2の幅よりも小さい。
【0029】
図4中の幅D1は、コンタクトプラグ11bの底面の輪郭からの不純物高濃度領域16の輪郭の短手方向X2の広がり幅である。また、幅D2は、コンタクトプラグ11bの底面の輪郭からの不純物高濃度領域16の輪郭の長手方向Y2の広がり幅である。幅D2は、幅D1よりも大きい。
【0030】
ここで、不純物高濃度領域16の輪郭は、不純物高濃度領域16を構成する不純物の所定の濃度における濃度等高線である。この所定の濃度は、不純物高濃度領域16中の最高不純物濃度より小さく、かつソース・ドレイン領域12bの不純物濃度より大きい濃度であり、例えば、不純物高濃度領域16中の最高不純物濃度とソース・ドレイン領域12bの不純物濃度の中間濃度である。
【0031】
トランジスタ10aおよびメモリセル20がn型であり、トランジスタ10bがp型である場合の、各部の不純物濃度の一例を以下に述べる。なお、n型不純物としてはAs、P等が用いられ、p型不純物としてはB等が用いられる。
【0032】
ソース・ドレイン領域12a、12b、22の不純物濃度は、1×1019cm−3である。不純物高濃度領域15a、15b、25の最高不純物濃度(中心付近の濃度)は、3×1020cm−3である。不純物高濃度領域16の最高不純物濃度(中心付近の濃度)は、6×1020cm−3である。
【0033】
この場合、不純物高濃度領域16の輪郭の濃度は、1×1019cm−3よりも大きく、かつ6×1020cm−3よりも小さく、例えば、3.05×1019cm−3である。
【0034】
図5A(a)、(b)、図5B(c)、(d)は、本実施の形態に係るトランジスタ10bの変形例を表す上面図である。
【0035】
図5A(a)は、コンタクトプラグ11bの長手方向Y2とゲート電極13bのゲート幅方向Y2が一致しない場合のトランジスタ10b構造を表す。ただし、長手方向Y2とゲート幅方向Y2のずれが大きくなる、すなわち幅W1の大きさが幅W2に近づくと、不純物高濃度領域16とゲート電極13bの距離が小さくなり、短チャネル効果が発生するおそれがある。そのため、長手方向Y2とゲート幅方向Y2のずれはなるべく小さい方が好ましい。図4に示される構造のように、長手方向Y2とゲート幅方向Y2が一致する構造がより好ましい。
【0036】
図5A(b)は、コンタクトプラグ11bの底面が楕円形である場合のトランジスタ10bの構造を表す。この場合、不純物高濃度領域16もほぼ楕円形となる。また、幅D2はコンタクトプラグ11bの楕円の長径方向の頂部から、不純物高濃度領域16の楕円の長径方向の頂部への距離となる。また、幅D1はコンタクトプラグ11bの楕円の短径方向の頂部から、不純物高濃度領域16の楕円の短径方向の頂部への距離となる。この構造においても、幅D2は幅D1よりも大きい。
【0037】
図5B(c)は、長手方向Y2のコンタクトプラグ11bの底面の一方の端部(図5B(c)中の下側の端部)が不純物高濃度領域16の輪郭の外側にある場合のトランジスタ10bの構造を表す。
【0038】
図5B(c)に示される構造においては、長手方向Y2のコンタクトプラグ11bの底面の輪郭からの不純物高濃度領域16の輪郭の広がりは、一方の側(図5B(c)中の上側)にしか存在しない。また、長手方向Y2の両方に拡がり幅が存在するものの、一方の広がり幅が幅D1より小さい構造であってもよい。
【0039】
つまり、コンタクトプラグ11bの底面の輪郭からの不純物高濃度領域16の輪郭の長手方向Y2の広がり幅D2の少なくとも一方が、コンタクトプラグ11bの底面の輪郭からの不純物高濃度領域16の輪郭の短手方向X2の広がり幅D1よりも大きい。
【0040】
図5B(d)は、短手方向X2のコンタクトプラグ11bの底面の一方の端部(図5B(d)中の右側の端部)が不純物高濃度領域16の輪郭の外側にある場合のトランジスタ10bの構造を表す。
【0041】
図5B(d)に示される構造においては、短手方向X2のコンタクトプラグ11bの底面の輪郭からの不純物高濃度領域16の輪郭の広がりは、一方の側(図5B(d)中の左側)にしか存在しない。この構造においても、幅D2は幅D1よりも大きい。
【0042】
半導体基板2は、Si結晶等のSi系結晶からなる。
【0043】
素子分離領域3は、SiO2等の絶縁材料からなり、例えば、STI(Shallow Trench Isolation)構造を有する。
【0044】
ゲート電極13a、13b、制御ゲート23bおよび浮遊ゲート23dは、導電型不純物を含む多結晶Si等の導電材料からなる。
【0045】
ゲート絶縁膜17a、17b、23a、24a、ゲート間絶縁膜23cは、SiO2等の絶縁材料からなる。
【0046】
コンタクトプラグ11a、11b、21は、W等の導電材料からなる。また、コンタクトプラグ11a、11b、21の表面はバリアメタルに覆われていてもよい。
【0047】
絶縁層4は、SiO2等の絶縁材料からなる。
【0048】
以下に、本実施の形態に係る半導体装置1の製造方法の一例を示す。
【0049】
(半導体装置の製造)
図6〜図11は、第1の実施の形態に係る半導体装置1の製造工程を示す断面図である。図6(a)〜11(a)は、図2(a)の断面に対応する断面を表す。図6(b)〜11(b)は、図2(b)の断面に対応する断面を表す。図6(c)〜11(c)は、図2(c)の断面に対応する断面を表す。
【0050】
まず、図6(a)〜(c)に示すように、半導体基板2上に、素子分離領域3、ソース・ドレイン領域12a、12b、22、メモリセルトランジスタ23、および選択トランジスタ24を形成する。また、図6の断面には表れないが、ゲート絶縁膜17a、17b、およびゲート電極13a、13bも形成される。
【0051】
次に、図7(a)〜(c)に示すように、半導体基板2上の全面に絶縁材料を堆積させ、絶縁層4を形成する。
【0052】
次に、図8(a)〜(c)に示すように、絶縁層4中にコンタクトホール19a、19b、29を形成する。コンタクトホール19bの底面は、ゲート電極13bのゲート幅方向Y1に平行な方向の幅(ゲート電極13bのゲート幅方向Y1に平行な方向の幅W2とほぼ等しい)がゲート電極13bのゲート長方向X1に平行な方向の幅(ゲート電極13bのゲート長方向X1に平行な方向の幅W1とほぼ等しい)よりも大きい。また、コンタクトホール19a、29の底面は、全ての方向の幅がコンタクトホール19bの底面のゲート電極13bのゲート幅方向Y1に平行な方向の幅よりも小さい。
【0053】
次に、図9(a)〜(c)に示すように、半導体基板2の表面にほぼ垂直な方向を入射方向として、ソース・ドレイン領域12a、22と同じ導電型(例えばn型)の不純物を半導体基板2上の全面に打ち込む。これにより、コンタクトホール19a、19b、29の底にそれぞれ露出したソース・ドレイン領域12a、12b、22に不純物が注入され、高濃度不純物領域15a、15b、25が形成される。ただし、高濃度不純物領域15a、15b、25を形成しない場合は、この工程は省略される。
【0054】
この工程においてn型の不純物を注入する場合、注入濃度は例えば1×1015cm−2である。
【0055】
また、リソグラフィによりコンタクトホール19bの開口部を選択的に塞ぐようにマスクを形成した後、不純物の注入を行ってもよい。この場合、高濃度不純物領域15bは形成されず、高濃度不純物領域15a、25のみが形成される。
【0056】
次に、図10(a)〜(c)に示すように、半導体基板2の表面に垂直な方向から傾斜した方向を入射方向として、ソース・ドレイン領域12bと同じ導電型(例えばp型)の不純物を半導体基板2上の全面に打ち込む。これにより、コンタクトホール19bの底に露出したソース・ドレイン領域12bに不純物が選択的に注入され、高濃度不純物領域16が形成される。
【0057】
この工程においてp型の不純物を注入する場合、注入濃度は例えば1×1015cm−2〜3×1015cm−2である。
【0058】
この工程における不純物の入射方向を、図12(a)、(b)を用いて具体的に示す。図12(a)、(b)は、コンタクトプラグ11bの底面の配置と不純物の入射方向の水平成分(半導体基板2の表面に水平な方向の成分)の関係を表す上面図である。
【0059】
図12(a)に示されるように、不純物の入射方向は、コンタクトホール19bの底面の長手方向Y3(コンタクトプラグ11bの底面の長手方向Y2とほぼ等しい)を基準としたツイスト角θが0°以上45°未満である方向である。
【0060】
ここで、長手方向Y3を基準としたツイスト角θは、入射方向の水平成分が長手方向Y3からどれだけねじれているかを表す角度であり、入射方向の水平成分と長手方向Y3がなす角に相当する。
【0061】
ツイスト角が大きくなると、不純物高濃度領域16の長手方向Y2の幅が小さくなり、コンタクトプラグ11bとソース・ドレイン領域12bの接続部の電気抵抗が十分に低減されなくなるおそれがある。特に、ツイスト角が45°以上の場合、入射方向の水平成分が長手方向Y3よりも短手方向X3(コンタクトプラグ11bの底面の短手方向X2とほぼ等しい)に向いてしまうため、ツイスト角は45°未満であることが求められる。
【0062】
このような理由から、図12(b)に示されるように、ツイスト角が0°であることが特に好ましい。
【0063】
入射方向の水平成分が長手方向Y3に一致または近いため、図4に示されるように、幅D2が幅D1よりも大きくなる。
【0064】
一方、この不純物の入射方向は半導体基板2の表面に垂直な方向から傾斜しているため、全ての方向の幅が小さいコンタクトホール19a、29の底には到達しない(コンタクトホール19a、29内に入った全ての不純物は、コンタクトホール19a、29の側面に露出した絶縁層4の上部に打ち込まれる)。なお、不純物がコンタクトホール19a、29の底に到達する場合であっても、コンタクトホール19a、29の底に露出したソース・ドレイン領域12a、22に注入される不純物の濃度は、コンタクトホール19bの底に露出したソース・ドレイン領域12bに注入される不純物の濃度よりも低い。
【0065】
次に、図11(a)〜(c)に示すように、図9に示した不純物の入射方向と水平成分が逆の方向から不純物を半導体基板2上の全面に入射させる。この工程における入射方向が満たす条件は図10に示される工程と同じである。これにより、コンタクトホール19bの底に露出したソース・ドレイン領域12bの全領域に高濃度不純物領域16が形成される。
【0066】
なお、高濃度不純物領域16の中央付近は、図10に示される工程と図11に示される工程の両方において不純物が注入された領域であるため、その他の領域よりも不純物濃度が高く、かつ深いと考えられる。
【0067】
この図11に示される工程が省略された場合、トランジスタ10bの構造は図5B(c)に示されるようなものになる。しかし、コンタクトプラグ11bとソース・ドレイン領域12bの接続部の電気抵抗をより低減させるためには、この工程を行い、図4に示されるような構造を形成することが好ましい。
【0068】
なお、コンタクトホール19a、29は、底面の全ての方向の幅がコンタクトホール19bの底面の長手方向Y3の幅よりも小さいため、トランジスタ10a、10bおよびメモリセル20が各々どのような角度で配置されたとしても、不純物高濃度領域16を形成するために注入される不純物はコンタクトホール19a、29の底に全くあるいはほとんど到達しない。
【0069】
従って、配置角度の異なる複数のトランジスタ10a、10bおよびメモリセル20が形成された場合であっても、コンタクトホール19a、29の底に不純物を全くあるいはほとんど到達させずに、各トランジスタ10bに不純物高濃度領域16を形成することができる。
【0070】
なお、不純物高濃度領域16を形成した後に、高濃度不純物領域15a、15b、25を形成してもよい。ただし、高濃度不純物領域15a、15b、25がn型、不純物高濃度領域16がp型である場合は、高濃度不純物領域15a、15b、25を形成した後に、不純物高濃度領域16を形成することが好ましい。また、高濃度不純物領域15a、15b、25がp型、不純物高濃度領域16がn型である場合は、不純物高濃度領域16を形成した後に、高濃度不純物領域15a、15b、25を形成することが好ましい。これは、高濃度不純物領域15bと高濃度不純物領域16の一部が重なって形成されるため、As、P等の重いp型不純物がB等の軽いn型不純物の後に注入された場合、n型不純物が押し出されて好ましくない領域に拡散するおそれがあるためである。
【0071】
その後、注入した不純物を活性化させるための、活性化アニールを行う。この際、熱拡散により、高濃度不純物領域15aの幅、高濃度不純物領域15bの短手方向X2の幅及び、高濃度不純物領域25の選択トランジスタ24が隣接する方向の幅は、コンタクトホール19a、19b、29の底部よりも広くなる場合がある。その後、コンタクトホール19a、19b、29内に導電材料を埋め込み、コンタクトプラグ11a、11b、21を形成する。
【0072】
(第1の実施の形態の効果)
第1の実施の形態によれば、リソグラフィ工程を用いずにトランジスタ10bに不純物高濃度領域16を選択的に形成することができる。これにより、半導体装置1の製造工程数を減らし、製造コストを下げることができる。
【0073】
また、不純物高濃度領域16の広がりが大きい方向であるコンタクトプラグ12bの底面の長手方向Y2がゲート電極13bのゲート幅方向Y1に一致または近いため、不純物高濃度領域16のゲート電極13b側への広がりが小さく、不純物高濃度領域16がゲート電極13bに近づきすぎることによる短チャネル効果の発生を抑えることができる。
【0074】
特に、トランジスタ11bが高速トランジスタである場合、ゲート電極13bとコンタクトプラグ11bは近くに配置される。その結果、不純物高濃度領域16がゲート電極13bに接近しやすい。そのため、トランジスタ11bが高速トランジスタである場合、本実施の形態は特に効果的である。
【0075】
また、本実施の形態の半導体装置1はNAND型メモリセルストリングを有するNAND型フラッシュメモリ装置であり、周辺回路領域100のトランジスタ10bのコンタクトプラグ11bとゲート電極13bとの間隔が比較的小さいため、短チャネル効果の発生を抑えることが特に重要である。
【0076】
〔第2の実施の形態〕
図13は、第2の実施の形態に係る半導体装置1−1の上面図である。第1の実施の形態と異なる点は、トランジスタ10b(本実施の形態ではトランジスタ10b−1と表示)に加えて、トランジスタ10b−2が存在する点である。
【0077】
トランジスタ10b−2はトランジスタ10b−1を90度回転させたトランジスタである。すなわち、トランジスタ10b−2のゲート電極が延びる方向はX方向である。また、トランジスタ10b−2のコンタクトプラグ11b−2の長手方向はX方向であり、短手方向はY方向である。
【0078】
言い換えれば、半導体装置1−1は、コンタクト11bの長手方向が異なるp型トランジスタ10bが混在している例である。
【0079】
(半導体装置の製造)
図14〜15は、第2の実施の形態に係る半導体装置1−1の製造工程を示す断面図である。図14(a)は、図13の線分EEに沿った断面に対応する断面を表す。図14(b)は、図13の線分FFに沿った断面に対応する断面を表す。図15(a)は、図13の線分GGに沿った断面に対応する断面を表す。図15(b)は、図13の線分HHに沿った断面に対応する断面を表す。なお、図6〜11までの工程は、第1の実施の形態と同様であるため説明を省略する。
【0080】
図14は、半導体装置1の製造における図11に対応する工程を、半導体装置1−1に適用した場合の図面である。図14(a)に示すように、図10〜11の工程により高濃度不純物領域16−1が形成される。この工程における不純物注入のツイスト角を0°とする。なお、ツイスト角の定義は図12に示されるものと同様である。
【0081】
しかし、図14(b)に示すように、トランジスタ10b−2においては、不純物の入射方向は、長手方向よりも幅の小さい短手方向に傾斜している。そのため不純物はコンタクトホール19b−2の底には到達しない(コンタクトホール19b−2内に入った全ての不純物は、コンタクトホール19b−2の側面に露出した絶縁層4の上部に打ち込まれる)。
【0082】
そこで、図15(a)、(b)に示すように、ツイスト角θを90°にして不純物の注入を行う。図15(b)に示すように、不純物の入射方向はコンタクトホール19b−2の長手方向に傾斜している。これにより、コンタクトホール19b−2の底に露出したソース・ドレイン領域12b−2に不純物が選択的に注入され、高濃度不純物領域16−2が形成される。
【0083】
一方、図15(a)に示すように、トランジスタ10b−1においては、不純物の入射方向は、長手方向よりも幅の小さい短手方向に傾斜している。そのため不純物はコンタクトホール19b−1の底には到達しない(コンタクトホール19b−1内に入った全ての不純物は、コンタクトホール19b−1の側面に露出した絶縁層4の上部に打ち込まれる)。しかし、図10〜11の工程において、高濃度不純物領域16−1は既に形成されている。
【0084】
この場合であっても、コンタクトホール19a、29は、底面の全ての方向の幅がコンタクトホール19b−1、19b−2の底面の長手方向の幅よりも小さいため、トランジスタ10a、10bおよびメモリセル20が各々どのような角度で配置されたとしても、不純物高濃度領域16−1、16−2を形成するために注入される不純物はコンタクトホール19a、29の底に全くあるいはほとんど到達しない。
【0085】
その後、図15の工程と同様にツイスト角θを270°にして不純物の注入を行う。これにより、コンタクトホール19b−2の底に露出したソース・ドレイン領域12b−2の全領域に高濃度不純物領域16−2が形成される。
【0086】
すなわち、第2の実施の形態においては、p型トランジスタ10b−1、10b−2の高濃度不純物領域16−1、16−2は4回の不純物注入により形成される。例えば、それぞれの不純物注入のツイスト角θは0°、90°、180°270°である。
【0087】
なお、注入回数を減らすために、ツイスト角を45°、225°、または、135°315°の2回で行うことも可能である。
【0088】
半導体装置1−1であっても第1の実施の形態に係る半導体装置1と同様の効果が得られる。また、p型トランジスタ10bの配置方向の自由度が向上する。
【0089】
〔他の実施の形態〕
本発明は、上記各実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。例えば、半導体装置はNANDメモリセルを有するNAND型フラッシュメモリ装置に限られない。
【0090】
また、トランジスタ10a及びメモリセル20とトランジスタ10b(10b−1、10b−2)とは異なる導電型を有していればよい。例えば、トランジスタ10aとメモリセル20はp型であり、トランジスタ10bはn型であっても良い。この場合は、実施例中で説明した不純物濃度の型を反対にすればよい。
【符号の説明】
【0091】
1 半導体装置、 2 半導体基板、 4 絶縁層、 10a、10b トランジスタ、 20 メモリセル、 11a、11b、21 コンタクトプラグ、 12a、12b、22 ソース・ドレイン領域、 13a、13b ゲート電極、 16 不純物高濃度領域、 19a、19b、29 コンタクトホール、 W1、W2 幅、 D1、D2 広がり幅、 θ ツイスト角
【特許請求の範囲】
【請求項1】
基板上に形成された、第1のゲート電極および第1のソース・ドレイン領域を含む第1のトランジスタと、
前記基板上に形成された、第2のゲート電極および前記第1のソース・ドレイン領域と異なる導電型を有する第2のソース・ドレイン領域を含む第2のトランジスタと、
前記第1のゲート電極のゲート幅方向に平行な方向の幅が前記第1のゲート電極のゲート長方向に平行な方向の幅よりも大きく、長手方向および短手方向が存在する形状の底面を有する前記第1のソース・ドレイン領域に接続された第1のコンタクトプラグと、
前記第1のコンタクトプラグの前記底面の前記長手方向の幅よりも全ての方向の幅が小さい形状の底面を有する、前記第2のソース・ドレイン領域に接続された第2のコンタクトプラグと、
前記第1のソース・ドレイン領域内の前記第1のソース・ドレイン領域と前記第1のコンタクトプラグとの界面近傍に形成された、前記第1のソース・ドレイン領域と同じ導電型を有する不純物高濃度領域と、
を有し、
前記第1のコンタクトプラグの前記底面の輪郭からの前記不純物高濃度領域の輪郭の前記長手方向の広がり幅の少なくとも一方は、前記第1のコンタクトプラグの前記底面の輪郭からの前記不純物高濃度領域の輪郭の前記短手方向の広がり幅よりも大きい、半導体装置。
【請求項2】
前記基板上に直列に接続されたメモリセルを有するNAND型メモリセルストリングと、
前記第1のコンタクトプラグの前記底面の前記長手方向の前記幅より底面の全ての方向の幅が小さい形状の底面を有し、前記NAND型メモリセルストリングの一端に形成されたソース・ドレイン領域に接続された第3のコンタクトプラグと、
をさらに有する、請求項1に記載の半導体装置。
【請求項3】
第1のゲート電極および第1のソース・ドレイン領域を含む第1のトランジスタ、並びに第2のゲート電極および前記第1のソース・ドレイン領域と異なる導電型を有する第2のソース・ドレイン領域を含む第2のトランジスタを基板上に形成する工程と、
前記第1および第2のトランジスタを覆うように前記基板上に絶縁層を形成する工程と、
前記絶縁層の前記第1のソース・ドレイン領域上の領域に、前記第1のゲート電極のゲート幅方向に平行な方向の幅が前記第1のゲート電極のゲート長方向に平行な方向の幅よりも大きく、長手方向および短手方向が存在する形状の底面を有する第1のコンタクトホールを形成し、前記絶縁層の前記第2のソース・ドレイン領域上の領域に、前記第1のコンタクトホールの前記底面の前記長手方向の幅よりも全ての方向の幅が小さい底面を有する第2のコンタクトホールを形成する工程と、
前記基板の表面に垂直な方向から傾斜し、前記第1のコンタクトホールの前記底面の長手方向を基準としたツイスト角が0°以上45°未満である方向を入射方向として、前記第1のソース・ドレイン領域と同じ導電型の不純物を前記基板上の全面に打ち込み、前記第1のコンタクトホールの前記底面に露出した前記第1のソース・ドレイン領域に前記不純物を選択的に注入する工程と、
前記不純物の前記注入の後、前記第1および第2のコンタクトホール内に第1および第2のコンタクトプラグをそれぞれ形成する工程と、
を含む半導体装置の製造方法。
【請求項4】
前記基板上に直列に接続されたメモリセルを有するメモリセルストリングを形成する工程をさらに含み、
前記第1および第2のコンタクトホールの前記形成と同時に、前記絶縁層の前記メモリセルストリングの一端上の領域に、前記第1のコンタクトホールの前記底面の前記長手方向の前記幅よりも全ての方向の幅が小さい底面を有する第3のコンタクトホールを形成し、
前記第1および第2のコンタクトプラグの前記形成と同時に、前記第3のコンタクトホール内に第3のコンタクトプラグを形成する、
請求項3に記載の半導体装置の製造方法。
【請求項5】
前記入射方向は、前記長手方向を基準としたツイスト角が0°である第1の方向および前記第1の方向と前記基板の前記表面に平行な方向の成分が逆である第2の方向である、
請求項3または4に記載の半導体装置の製造方法。
【請求項1】
基板上に形成された、第1のゲート電極および第1のソース・ドレイン領域を含む第1のトランジスタと、
前記基板上に形成された、第2のゲート電極および前記第1のソース・ドレイン領域と異なる導電型を有する第2のソース・ドレイン領域を含む第2のトランジスタと、
前記第1のゲート電極のゲート幅方向に平行な方向の幅が前記第1のゲート電極のゲート長方向に平行な方向の幅よりも大きく、長手方向および短手方向が存在する形状の底面を有する前記第1のソース・ドレイン領域に接続された第1のコンタクトプラグと、
前記第1のコンタクトプラグの前記底面の前記長手方向の幅よりも全ての方向の幅が小さい形状の底面を有する、前記第2のソース・ドレイン領域に接続された第2のコンタクトプラグと、
前記第1のソース・ドレイン領域内の前記第1のソース・ドレイン領域と前記第1のコンタクトプラグとの界面近傍に形成された、前記第1のソース・ドレイン領域と同じ導電型を有する不純物高濃度領域と、
を有し、
前記第1のコンタクトプラグの前記底面の輪郭からの前記不純物高濃度領域の輪郭の前記長手方向の広がり幅の少なくとも一方は、前記第1のコンタクトプラグの前記底面の輪郭からの前記不純物高濃度領域の輪郭の前記短手方向の広がり幅よりも大きい、半導体装置。
【請求項2】
前記基板上に直列に接続されたメモリセルを有するNAND型メモリセルストリングと、
前記第1のコンタクトプラグの前記底面の前記長手方向の前記幅より底面の全ての方向の幅が小さい形状の底面を有し、前記NAND型メモリセルストリングの一端に形成されたソース・ドレイン領域に接続された第3のコンタクトプラグと、
をさらに有する、請求項1に記載の半導体装置。
【請求項3】
第1のゲート電極および第1のソース・ドレイン領域を含む第1のトランジスタ、並びに第2のゲート電極および前記第1のソース・ドレイン領域と異なる導電型を有する第2のソース・ドレイン領域を含む第2のトランジスタを基板上に形成する工程と、
前記第1および第2のトランジスタを覆うように前記基板上に絶縁層を形成する工程と、
前記絶縁層の前記第1のソース・ドレイン領域上の領域に、前記第1のゲート電極のゲート幅方向に平行な方向の幅が前記第1のゲート電極のゲート長方向に平行な方向の幅よりも大きく、長手方向および短手方向が存在する形状の底面を有する第1のコンタクトホールを形成し、前記絶縁層の前記第2のソース・ドレイン領域上の領域に、前記第1のコンタクトホールの前記底面の前記長手方向の幅よりも全ての方向の幅が小さい底面を有する第2のコンタクトホールを形成する工程と、
前記基板の表面に垂直な方向から傾斜し、前記第1のコンタクトホールの前記底面の長手方向を基準としたツイスト角が0°以上45°未満である方向を入射方向として、前記第1のソース・ドレイン領域と同じ導電型の不純物を前記基板上の全面に打ち込み、前記第1のコンタクトホールの前記底面に露出した前記第1のソース・ドレイン領域に前記不純物を選択的に注入する工程と、
前記不純物の前記注入の後、前記第1および第2のコンタクトホール内に第1および第2のコンタクトプラグをそれぞれ形成する工程と、
を含む半導体装置の製造方法。
【請求項4】
前記基板上に直列に接続されたメモリセルを有するメモリセルストリングを形成する工程をさらに含み、
前記第1および第2のコンタクトホールの前記形成と同時に、前記絶縁層の前記メモリセルストリングの一端上の領域に、前記第1のコンタクトホールの前記底面の前記長手方向の前記幅よりも全ての方向の幅が小さい底面を有する第3のコンタクトホールを形成し、
前記第1および第2のコンタクトプラグの前記形成と同時に、前記第3のコンタクトホール内に第3のコンタクトプラグを形成する、
請求項3に記載の半導体装置の製造方法。
【請求項5】
前記入射方向は、前記長手方向を基準としたツイスト角が0°である第1の方向および前記第1の方向と前記基板の前記表面に平行な方向の成分が逆である第2の方向である、
請求項3または4に記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5A】
【図5B】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図2】
【図3】
【図4】
【図5A】
【図5B】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【公開番号】特開2012−59945(P2012−59945A)
【公開日】平成24年3月22日(2012.3.22)
【国際特許分類】
【出願番号】特願2010−202108(P2010−202108)
【出願日】平成22年9月9日(2010.9.9)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成24年3月22日(2012.3.22)
【国際特許分類】
【出願日】平成22年9月9日(2010.9.9)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]