【課題】金属原子の拡散に起因する素子特性の劣化を抑制する。
【解決手段】半導体チップは、半導体基板１０と、半導体基板１０を貫通する貫通電極２０と、半導体基板１０を貫通する金属柱４０と、アライメントマーク４７と、絶縁性を有する筒状の絶縁膜５０とを有する。アライメントマーク４０は、半導体基板１０の外部に露出した金属柱４０の端部によって形成されている。筒状の絶縁膜５０は、半導体基板１０に形成されており、金属柱４０を取り囲んでいる。 （もっと読む）

【課題】伝送線路を接続するビア層の周囲のグラウンドを強化することができると共に、ビア部の特性インピーダンスを調整することが可能な半導体装置を提供する。
【解決手段】絶縁層１４を介して積層された第１の半導体基体１１及び第２の半導体基体２１と、第１の半導体基体１１に形成され、信号線１２とグラウンド１３とを含む第１の伝送線路と、第２の半導体基体２１に形成され、信号線２２とグラウンド２３とを含む第２の伝送線路と、第１の伝送線路の信号線１２及び第２の伝送線路の信号線２２に接続された信号線用のビア層と、第１の伝送線路のグラウンド１３及び第２の伝送線路のグラウンドに接続された、グラウンド用の第１のビア層と、第２の伝送線路のグラウンド２３に接続され、かつ、信号線用のビア層に対向して形成された帯状のビア層を含む、グラウンド用の第２のビア層１６を有する半導体装置を構成する。 （もっと読む）

【課題】半導体基板を貫通する貫通電極の周囲に形成される環状の絶縁分離部において、絶縁分離部を構成する酸化膜の応力により絶縁分離部周囲の半導体基板が変形する。
【解決手段】絶縁分離部の基板側に深さ方向に圧縮応力を与える第１の膜４を形成し、第１の膜４上に深さ方向に引張応力を与える第２の膜６膜を形成し、その際、第１及び第２の膜の膜厚を圧縮応力と引張応力とがほぼ釣り合うように調整する。 （もっと読む）

【課題】多層配線を形成する際における配線の加工に要する工程を簡便にすることを課題
とする。また、開口径の比較的大きいコンタクトホールに液滴吐出技術やナノインプリン
ト技術を用いた場合、開口の形状に沿った配線となり、開口の部分は他の箇所より凹む形
状となりやすかった。
【解決手段】高強度、且つ、繰り返し周波数の高いパルスのレーザ光を透光性を有する絶
縁膜に照射して貫通した開口を形成する。大きな接触面積を有する１つの開口を形成する
のではなく、微小な接触面積を有する開口を複数設け、部分的な凹みを低減して配線の太
さを均一にし、且つ、接触抵抗も確保する。 （もっと読む）

【課題】デュアルダマシン法を用いて層間絶縁膜内にＣｕ配線を形成する際、硬度が低い層間絶縁膜および硬度が高い層間絶縁膜のそれぞれに形成されたビアホール内に配線材料を良好に埋め込むことができるようにする。
【解決手段】第２層間絶縁膜１７には、配線溝３０ａとビアホール２８ａとが形成されている。また、ビアホール２８ａの開口部には、第２層間絶縁膜１７を斜め下方に後退（リセス）させることによって、テーパ状の断面形状を有するリセス部３１が形成されている。これにより、ビアホール２８ａの開口部の直径は、開口部よりも下方の領域の直径に比べて大きくなり、ビアホール２８ａの直径が微細な場合であっても、ビアホール２８ａの内部に配線材料を良好に埋め込むことができる。 （もっと読む）

【課題】マスクの枚数を増やすことなく、ストレージキャパシタの電極間から半導体パターンを除去して高画質化を実現させる表示装置及びその製造方法を提供する。
【解決手段】本発明によるＴＦＴパネルの製造では、半導体パターンとＴＦＴのドレイン電極とを、同じマスクを利用したエッチングで同時にパターニングする。一方、画素電極の直下に形成される絶縁膜のパターニングには別のマスクを利用する。ドレイン電極を覆う絶縁膜の領域では、中央部の全体を感光させ、周辺部を半分の厚みまで感光させる。ストレージ電極の上方を覆う絶縁膜の領域は薄い一部を残して感光させる。ドレイン電極を覆う誘電膜をエッチングしてドレイン電極を露出させるとき、絶縁膜のその薄い一部がその下地の誘電膜を保護する。その後、絶縁膜のその薄い一部を画素電極の一部に置換し、保護された誘電膜を隔ててストレージ電極と対向させる。 （もっと読む）

【課題】 はんだからなるバンプの形成工程中やフリップチップ実装時に、スズのようなはんだ成分がバンプ電極のアンダーバリアメタルを透過してその下のパッド電極と反応し、バンプとパッド電極間の接合信頼性が低下することを防止する。
【解決手段】 半導体基板１上に形成されたパッド電極３とはんだからなるバンプ８間にアンダーバリアメタル６が形成される。アンダーバリアメタル６は保護絶縁膜４に形成された開口５に露出するパッド電極３上から開口５周囲の保護絶縁膜４上までを被覆する。しかしバンプ８の底面はアンダーバリアメタル６より小さく、望ましくは開口５より小さく、且つ開口５内部領域の垂直上方に形成される。 （もっと読む）

【課題】対向するバンプ、パッド等を良好に接続し、接続部分の水平強度を高めるための半導体装置を提供する。
【解決手段】半導体基板２の上方に形成される第１絶縁膜１５と、第１絶縁膜１５内に形成される導電パターン１９と、第１絶縁膜１５上に形成される第２絶縁膜２１と、第２絶縁膜２１内に形成され、導電パターン１９に接続されるビアプラグ２４と、記ビアプラグ２４の上に接続され、開口部２５ａを有する電極パッド２５と、第２絶縁膜２１内でビアプラグ２４の周辺に形成される内部空間２１ａとを有し、電極パッド２５上面及び開口部２５ａ内には外部の突起状電極５８が接続される。 （もっと読む）

【課題】コンタクトホール内にめっき層から成るコンタクト層を埋め込んで上下層の電気的接続を行うときの、コンタクト層の埋め込み性を良好にする構造の半導体装置を提供する。
【解決手段】配線層１２，１６と、少なくとも底部において、三角形の平面形状であるコンタクトホール１４と、めっき層から成り、コンタクトホール１４の内部を埋めて形成され、配線層１２，１６に接続されたコンタクト層１５とを含む、半導体装置を構成する。 （もっと読む）

【課題】コンタクトプラグ同士のショートや、コンタクトプラグ間の耐圧の低下を抑制する。
【解決手段】半導体記憶装置は、基板と、前記基板内において、前記基板の主面に平行な第１方向に延びるように区画された複数の素子領域と、前記第１方向に垂直な第２方向に延びるように形成された複数の選択ゲートＳＧと、前記基板上において前記選択ゲート間に設けられており、個々の前記素子領域上に形成された複数のコンタクトプラグＣＷを含むコンタクト領域とを備え、前記コンタクト領域は、Ｎ個（Ｎは２以上の整数）の前記コンタクトプラグが、連続するＮ本の前記素子領域上に、前記第１及び第２方向に非平行な直線上に並ぶように形成された部分領域を複数有し、前記Ｎの値は、前記部分領域ごとに異なる値に設定され、前記コンタクトプラグの各々は、楕円形又は長方形の平面形状を有し、前記第１方向に対し、長辺が傾けられて配置されている。 （もっと読む）

【課題】埋め込み絶縁層により活性層と支持基板とが電気的に絶縁された半導体基板において、支持基板の電位を活性層の表面から取り出すための基板コンタクトの低抵抗化を図ることができる半導体装置およびその製造方法を提供すること。
【解決手段】活性層１６に素子領域４およびコンタクト領域５が形成された厚膜ＳＯＩ基板２において、ＣＭＯＳトランジスタ７のＢ／Ｌ層２９およびＬ／Ｉ層３７、ｎｐｎバイポーラトランジスタ８のコレクタ層４９と同一層に、ｎ型基板コンタクト１２の貫通コンタクト５８を取り囲むｎ型コンタクト埋め込み層５７を形成する。 （もっと読む）

【課題】実施形態によれば、ホールの深さのばらつきを防ぐ半導体装置の製造方法及び半導体装置を提供する。
【解決手段】実施形態によれば、半導体装置の製造方法は、複数の第１の開口と第１の開口よりも密に並んだ複数の第２の開口とを有するマスクを用いて層間絶縁層６１をドライエッチングし、第１の開口の下で下地層１０に達する第１のホールと、第２の開口の下で下地層１０に達する第２のホール４１とを同時に形成する工程を備えている。第１のホールは他の第１のホールとは接することなく下地層１０に達する。ドライエッチングの開始後、複数の第２の開口のそれぞれの下に複数のホールｈが形成され、ドライエッチングの進行に伴って、複数のホールｈは少なくとも開口端を含む上部４２で互いにつながる。 （もっと読む）

【課題】バンプを排除した積層構造を備える電子デバイス、及びその製造方法を提供する。
【解決手段】本発明に係る電子デバイス１は、積層された複数枚の基板１１〜１３を含む。複数枚の基板は、それぞれ、板面を重ね合わせて積層され、１以上の貫通電極２を含んでいる。また、１以上の貫通電極２は、複数枚の基板１１〜１３のうち、２枚以上の基板１１〜１３にわたって延在する連続導体である。本発明に係る電子デバイス１は、このように、各基板の板面同士が重ね合わせられ、２枚以上の基板１１〜１３にわたって延在する連続導体である貫通電極２を備えている。したがって、本発明に係る電子デバイスは、複数枚の基板１１〜１３が、バンプを用いることなく、積層された構造を有している。 （もっと読む）

【課題】半導体装置の特性を向上させる。
【解決手段】ＬＤＭＯＳと、ＬＤＭＯＳのソース領域と電気的に接続されるソースプラグＰ１Ｓと、ソースプラグＰ１Ｓ上に配置されるソース配線Ｍ１Ｓと、ＬＤＭＯＳのドレイン領域と電気的に接続されるドレインプラグＰ１Ｄと、ドレインプラグＰ１Ｄ上に配置されるドレイン配線Ｍ１Ｄと、を有する半導体装置のソースプラグＰ１Ｓの構成を工夫する。ドレインプラグＰ１Ｄは、Ｙ方向に延在するライン状に配置され、ソースプラグＰ１Ｓは、Ｙ方向に所定の間隔を置いて配置された複数の分割ソースプラグＰ１Ｓを有するように半導体装置を構成する。このように、ソースプラグＰ１Ｓを分割することにより、ソースプラグＰ１ＳとドレインプラグＰ１Ｄ等との対向面積が低減し、寄生容量の低減を図ることができる。 （もっと読む）

【課題】短いチップリング幅で、優れたクラックストップ機能や水分浸入防止機能を発揮することが可能な半導体装置を提供する。
【解決手段】基板と、基板上に形成された基板の外周に沿って環状に形成された第１のダミー環状配線３Ａを含む第１の配線層３と、第１の配線層上に形成された基板の外周に沿って環状に形成された第２のダミー環状配線５Ａを含む第２の配線層５と、第１の配線層と前記第２の配線層との間に形成された複数のビアプラグ４とを備え、複数のビアプラグ４は、第１のダミー環状配線３Ａと第２のダミー環状配線５Ａとの間に形成され、それぞれが環状の平面形状を有し、基板の外周に沿う方向に延びるよう、互いに接続された複数の環状ビアプラグ４Ａと、環状ビアプラグ４Ａの外部において、環状ビアプラグ同士が接続された部分付近に存在する環状ビアプラグの窪み付近に、窪みに面するように配置された外部ビアプラグ４Ｃを含む。 （もっと読む）

【課題】 非常に複雑で費用がかかるバンプ・パッドを形成せずに、集積回路装置を製造する。
【解決手段】 集積回路装置１００は、第１の環状誘電体ブロック２１Ａを有する底部ウェハー１０Ａと、底部ウェハー１０Ａ上に配置される、第２の環状誘電体２１Ｂを有する少なくとも１つの積層ウェハー１０Ｂと、実質的に直線状に底部ウェハー１０Ａ中へと積層ウェハー１０Ｂを貫通する導電性ビア４９とを備える。底部ウェハー１０Ａと積層ウェハー１０Ｂはその間の接着層４１により接合されている。底部ウェハー１０Ａと積層ウェハー１０Ｂとの間にはバンプ・パッドは配置されない。導電性ビア４９は、第１の環状誘電体ブロック２１Ａおよび第２の環状誘電体ブロック２１Ｂの内部に位置している。 （もっと読む）

【課題】機械的強度が比較的弱い材料を層間絶縁膜の材料として用いる場合であっても、集積度が高く、信頼性の高い半導体装置を提供する。
【解決手段】支持基板１０と、支持基板上に形成され、絶縁層２６，２８，３８，４４，５０，５６，６２，６８を介して複数の配線３６，４２，４８，５４，６０，６６を積層して成る多層配線構造と、多層配線構造上に形成された電極パッド７８と、多層配線構造を貫いて支持基板に達し、電極パッドを支持する構造物７６であって、断面が十字形又はＹ字形である構造物とを有している。この構造物により電極パッドが支持されているため、ボンディングを行った際に電極パッドの下方に存在する構成要素に大きなストレスが加わるのを防止することができ、多層配線構造の一部に、機械的強度が比較的弱い層間絶縁膜を用いた場合であっても、微細な配線パターンの変形や断線等、トランジスタの破壊等を防止することができる。 （もっと読む）

【課題】 三次元積層構造を持つ半導体装置において、積層された半導体回路層間の積層方向の電気的接続を、埋込配線を使用して容易に実現する半導体装置の製造方法を提供する。
【解決手段】 第１半導体回路層１ａの半導体基板１１の表面に、絶縁膜１４で内壁面が覆われたトレンチ１３を形成し、トレンチ１３の内部に導電性材料を充填して導電性プラグ１５を形成する。次に、トレンチ１３とは重ならないように所望の半導体素子を基板１１の表面または内部に形成し、その上に層間絶縁膜１９を介して多層配線構造３０を形成してから、多層配線構造３０の表面にプラグ１５に電気的に接続されたバンプ電極３７を形成する。そして、電極３７を用いて基板１１を支持基板４０に固定してから基板１１をその裏面側から選択的に除去し、絶縁膜１４を基板１１の裏面側に露出させる。基板１１の裏面側に露出せしめられた絶縁膜１４を選択的に除去してプラグ１５を露出させ、その端に電極４２を形成する。 （もっと読む）

【課題】チップの縁領域は、膨張係数が異なることによって、温度サイクル中に、ＴＣ応力とも称される特定の負荷を受けることが多い。これらの縁領域は特にＴＣ応力を受け易いため、同領域内において様々な不良が生じる可能性がある。これによって、実際のデバイスにおける信頼性のリスクが増大する可能性がある。
【解決手段】半導体デバイスの金属構造２１０のための固定用構造２００は、オーバーハング形状の側壁２３０を少なくとも１つ含んだ固定用凹部構造２２０を含んでいる。上記金属構造２１０は、少なくとも部分的に上記固定用凹部構造２２０内に配置されている。 （もっと読む）

【課題】放熱効率が高く低コストでの実装が可能な半導体装置を提供する。
【解決手段】第１の方向に延在するゲート電極を有する複数のトランジスタを有し、複数のトランジスタが第１の方向と交差する第２の方向に配置されたトランジスタアレイ５４と、トランジスタアレイの第１の方向に配置され、複数のトランジスタのソース領域に電気的に接続されたパッド電極５０とを有する。 （もっと読む）