【課題】ビア電極を効果的に配しうるマイクロ電子構造体、マルチチップモジュール、メモリカード及び集積回路素子の製造方法を提供する。
【解決手段】基板１１０と、前記基板上に提供され、貫通して延長される第１及び第２開口を含む導電性パッド１３０と、前記導電性パッド上に提供され、前記導電性パッド内の前記第１開口を貫通して前記基板内に延長される第１導電性ビア電極１５０と、前記導電性パッド上に前記第１導電性ビア電極に隣接するように提供され、前記導電性パッド内の前記第２開口を貫通して前記基板内に延長される第２導電性ビア電極１６０とを有する。 （もっと読む）

【課題】層間絶縁膜に開口した凹部の底部及び側壁から層間絶縁膜上面にかけて形成した導電膜を、導電膜形成後の凹部内に保護絶縁膜を形成すること無しに層間絶縁膜上面の導電膜のみを選択的に除去する方法を提供する。
【解決手段】導電膜のドライエッチングに際して、その最中に前記凹部内の開口部近傍にデポジション膜が形成されるようにエッチング条件を選択して行う。 （もっと読む）

【課題】配線層を薄くした場合にも電極パッド形成領域で配線層がなくなることを確実に防止できるようにし、配線層と電極パッドとを安定して電気的に接続させる。
【解決手段】半導体基板１上の第４層間絶縁膜１０中に複数のコンタクト用配線１１Ｂが形成されている。各コンタクト用配線１１Ｂの上及び第４層間絶縁膜１０の上に第１保護絶縁膜１２が形成されており、第１保護絶縁膜１２には、各コンタクト用配線１１Ｂを露出させる第１開口部１２ａが形成されている。第１開口部１２ａの内部にはバリアメタル膜１３を介して、コンタクト用配線１１Ｂと電気的に接続する電極パッド１４が形成されている。第１開口部１２ａの下側には、コンタクト用配線１１Ｂが配置されていない領域が存在している。 （もっと読む）

【課題】液晶装置等の電気光学装置において、画素スイッチング用ＴＦＴの光リーク電流の発生を低減し表示画像の高品質化を図る。
【解決手段】基板上に、走査線１１、走査線に交差するデータ線６、画素電極、第１及び第２の方向のうち一方の方向に沿ったチャネル長を有するチャネル領域３０ａ３、第２の方向に沿ったソース長を有するソース領域３０ａ１、第１の方向に沿ったドレイン長を有するドレイン領域３０ａ５、チャネル領域及びソース領域間に形成された第１の接合領域３０ａ２、並びにチャネル領域及びドレイン間に形成された第２の接合領域３０ａ４を有し、ドレイン領域で折れ曲がっている半導体層３０ａ、チャネル領域に対向する本体部３０ｂ１、折れ曲がった部分に沿って少なくとも第２の接合領域を包囲する包囲部３０ｂ２を有するゲート電極３０ｂと、包囲部から立ち上がり又は立ち下がっており、第２の接合領域を囲む側壁部３１とを備える。 （もっと読む）

【課題】ローカルインタコネクトを備えた半導体装置を提供する。
【解決手段】ローカルインタコネクトを備えた半導体装置であって、基板上に配置され、実質的に同一線上にある第１ゲート線構造と第２ゲート線構造、前記第１ゲート線構造の両側の前記基板に形成された第１対ソース／ドレイン領域と前記第２ゲート線構造の両側の前記基板に形成された第２対ソース／ドレイン領域、及び前記第１ゲート線構造と前記第２ゲート線構造の両側の前記基板上に配置され、それらが前記第１対ソース／ドレイン領域のうちの１つと前記第２対ソース／ドレイン領域のうちの１つに接続された一対の導電線を含む半導体装置。 （もっと読む）

【課題】電気的な接続が良好であるとともに、半導体素子部にダメージが生じるのを抑制することが可能な半導体装置を提供する。
【解決手段】この半導体装置１は、トランジスタを含む半導体素子部２０と、金属配線層４および６と、金属配線層４および６の間に配置された層間絶縁膜５とを備える。金属配線層６は、ボンディングパッド部６ａを含み、ボンディングパッド部６ａは、層間絶縁膜５を介して、半導体素子部２０と重なるように配置され、層間絶縁膜５は、少なくともボンディングパッド部６ａの真下の領域、および、半導体素子部の真上の領域に配置される平坦な上面を有するポリイミド膜５ｂを含む。 （もっと読む）

【課題】コンタクトの剥がれ、絶縁膜表面の段差、及び、コンタクトの両端に発生する気泡を防止し、信頼性が高く、拡散工程の短い高周波デバイスを提供する。
【解決手段】本発明の高周波デバイス２００は、Ｓｉ基板２０１上に形成された能動素子と、前記Ｓｉ基板２０１上に積層して形成されている１０ＧＨｚ以上の周波数における誘電正接が０．０２以下で膜厚が１０μｍ以上の絶縁膜２０５と、前記絶縁膜２０５上に形成されている受動素子を主に形成する配線層２０７と、前記能動素子と前記受動素子を主に形成する配線層２０７とを前記絶縁膜２０５を介して、前記Ｓｉ基板２０１に対して垂直方向に接続する金属であるコンタクト２０６とを備え、前記コンタクト２０６は、無電解メッキによって形成されている。 （もっと読む）

【課題】貫通電極と電極パッドの接合信頼性を確保しつつ、貫通電極位置に形成されるオーバーコート樹脂やランド部の基板エッジとの接触・干渉を回避できる半導体装置を提供する。
【解決手段】半導体基板２と、半導体基板２の一方の面２ａ側に配された電極パッド４と、半導体基板２の他方の面側２ｂから一方の面側２ａに向かって配され、電極パッド４の一部を露呈する貫通孔５と、貫通孔５の内側に配され、電極パッド４と電気的に接続される貫通電極８と、を少なくとも備えた半導体装置であって、電極パッド４と貫通電極８との接合部１０が、電極パッド４の面内において、その中央域よりも半導体基板２の中央寄りの領域に配されていることを特徴とする。 （もっと読む）

【課題】高周波デバイスを形成する複数の素子を一つのチップに形成できる技術を提供する。
【解決手段】
基板１上にて抵抗素子および容量素子の下部電極を同一の多結晶シリコン膜から形成し、前記多結晶シリコン膜とは異なる同一の多結晶シリコン膜およびＷＳｉ膜からパワーＭＩＳＦＥＴのゲート電極、容量素子の上部電極、ｎチャネル型ＭＩＳＦＥＴのゲート電極およびｐチャネル型ＭＩＳＦＥＴのゲート電極を形成し、領域ＭＩＭにおいては基板１上に堆積された酸化シリコン膜３０上に形成された配線を下部電極とし酸化シリコン膜３４上に形成された配線を上部電極とする容量素子ＭＩＭＣを形成し、酸化シリコン膜３４上に堆積された酸化シリコン膜３７上に堆積された同一のアルミニウム合金膜を用い領域ＩＮＤにて配線３９Ａからなるスパイラルコイルを形成し、領域ＰＡＤでは配線３９Ｂからなるボンディングパッドを形成する。 （もっと読む）

【課題】パッド領域における内部応力発生時にその応力が接続孔に偏って集中することを防止し、それに起因する配線機能の劣化を回避することを可能とするとともに、格子状の配線をＣＭＰの対象面としたとき、ＣＭＰ時のディッシング量及びエロージョン量を低減させる。
【解決手段】パッド領域内において低誘電率絶縁膜に形成された第１の接続孔の占有密度が、素子領域における前記第２の接続孔の占有密度よりも高く、パッド領域における前記低誘電率絶縁膜の上方に、前記素子領域と外部とを電気的に接続するための格子状の配線が形成される。格子状の配線は、パッド領域における低誘電率絶縁膜の上方にさらに形成された低誘電率絶縁膜に格子状の配線溝パターンが形成され、当該配線溝パターン内に配線材料を埋め込むことにより形成された配線である。また、第１の接続孔及び格子状の配線はデュアルダマシン法によって形成される。 （もっと読む）

【課題】ビットコンタクトと容量コンタクトとの接触を防止する。
【解決手段】拡散層領域１２１，１２２を有するトランジスタ１１１と、層間絶縁膜１５１に埋め込まれ、それぞれ拡散層領域１２１，１２２に接続されたセルコンタクト１３１，１４１と、層間絶縁膜１５２に埋め込まれ、セルコンタクト１３１に接続されたビットコンタクト１３２と、層間絶縁膜１５３に埋め込まれ、ビットコンタクトと接続されたビット線１３０と、層間絶縁膜１５２，１５３に埋め込まれ、セルコンタクト１４１と接続された容量コンタクト１４２とを備える。ビット線１３０の側面１３０ａは、ビット線１３０の延在方向に沿ったビットコンタクト１３２の側面１３２ａと一致している。これにより、ビットコンタクトと容量コンタクトが直接短絡することがなくなるため、容量コンタクトの形成マージンが拡大する。 （もっと読む）

【課題】コンタクト配線を形成する際の短縮（shortening）を抑制して、コンタクト配線の開放（open）の発生を防止でき、信頼性を向上できる半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、ゲート絶縁膜24と、ゲート電極GCと、活性化領域層AAと、層間絶縁膜22と、コンタクト配線SC1,SC2とを具備し、前記コンタクト配線SC1,SC2の平面形状は、長手方向に沿った端部が円弧である第１，第２領域S1,S2と、前記第１，第２領域を長手方向に沿って連結する第３領域S3とにより構成され、前記第１，第２領域の長手方向の長さａと、前記第３領域の長手方向の長さｂと、前記第１，第２領域の短手方向の幅ｒと、前記第３領域の短手方向の幅ｗとは、
ｂ／ａ＞０．５
ｗ／ｒ＞０．５
なる関係を満たす。 （もっと読む）

【課題】半導体チップの基板を貫通するプラグにおいて、微細になるとプラグに接続する電極との接続抵抗が大きくなる、またリーク電流が大きくなる、あるいは絶縁破壊やストレスマイグレーションが生じる、という問題があった。これらの問題の生じにくい貫通プラグの製造方法を提供する。
【解決手段】半導体基板１００の表面に設けられた電極パッド４００と、基板裏面に設けられた接続電極３８０とを電気的に接続する貫通プラグ３５０の端部が、電極パッドおよび接続電極に部分的に食い込んだ構造とする。および、半導体基板から貫通プラグを絶縁する絶縁分離部２１０が、半導体基板表面側の絶縁膜２０５に部分的に食い込んだ構造とする。 （もっと読む）

【課題】上層の配線と下層の配線とを接続するプラグに流れる電流を効率的に分散させ、エレクトロマイグレーション耐性に優れた半導体装置を実現できるようにする。
【解決手段】半導体装置は、第１の配線３１と、第１の配線３１とは異なる配線層に形成され、第１の配線３１よりも線幅が太い第２の配線３２と、第１の配線３１と第２の配線３２とが互いに重なりあって同一方向に延びる領域に形成され、第１の配線３１と第２の配線３２とを電気的に接続する第１のプラグ５１及び第２のプラグ５２とを備えている。第１のプラグ５１は、第２のプラグ５２よりも底面積が大きく且つ第２のプラグ５２よりも第１の配線３１の末端側に形成されている。 （もっと読む）

【課題】基板厚みを精度よく測定する。
【解決手段】基板１０を準備する工程と、基板の第１主面１０ａ上に、複数の開口部を有しているマスクパターンを設ける工程と、第１主面から基板の厚み方向に沿って延在しており、予め設定されている互いに異なる深さであるか又は異なる深さであって同一の深さであるものを一部含んでいてもよい複数の穴部１４を形成する工程と、第２主面１０ｂ側から研削して薄厚化する工程と、研削された第２主面側の露出面に開口した穴部を判別し、少なくとも１つの開口した穴部に設定されていた深さに基づいて、基板の研削後の厚みを決定する工程とを含む。 （もっと読む）

【課題】ＭＩＭキャパシタを追加しても高集積化を図ることができる半導体装置及びその製造方法を提供する。
【解決手段】本発明に係る半導体装置は、高耐圧領域にＭＩＭキャパシタ及び高耐圧系トランジスタを有し、シリコン基板１に形成され、ゲート電極６及びソース・ドレイン拡散層５を囲むように形成された第１導電型のシールド用拡散層５ａと、ゲート電極上に形成された層間絶縁膜９と、層間絶縁膜に形成され、シールド用拡散層上に位置し且つゲート電極を囲むように配置されたホール１０ａと、ホール内に埋め込まれたＷプラグ１１ａと、Ｗプラグ及び層間絶縁膜の上に形成されたシールド用配線１２ａと、シールド用配線上に形成されたキャパシタ絶縁膜１３及びキャパシタ上部電極１４と、を具備し、ＭＩＭキャパシタは、シールド用配線１２ａをキャパシタ下部電極とすることを特徴とする。 （もっと読む）

【課題】ビアホールに起因し基板に生じる亀裂を抑制し、かつチップ面積を削減することが可能な半導体装置を提供すること。
【解決手段】本発明は、長方形の基板１０と、楕円形状または直線部分をその長軸方向に有するトラック形状からなり、その長軸が基板１０の長辺方向に沿って配置されてなるビアホール１２と、を具備することを特徴とするである。本発明によれば、ビアホールに起因した基板に生じる亀裂を抑制し、かつチップ面積を削減することができる。 （もっと読む）

【課題】 接続不良の発生や配線層へのダメージの付与を防止することができ、歩留まり良く信頼性の高い接続状態を実現することが可能な配線構造及び表示装置を提供する。
【解決手段】 基板上に形成された配線の幅広部分（配線部２２）において、配線上に形成された絶縁膜２３に設けられたコンタクトホールを介して外部接続用の接続パッド（例えばＯＬＢパッド４）との電気的接続が図られてなる配線構造である。配線を覆う絶縁膜２３が塗布方式により形成された絶縁膜２３であり、幅広の配線部２２においては、周辺領域にのみコンタクトホール２６が形成されている。あるいは、幅広の配線部２２の周辺領域に形成されたコンタクトホール２６の開口寸法が、内部領域に形成されたコンタクトホール２８，２９の開口寸法よりも小となるように形成してもよい。 （もっと読む）

【課題】プロセス数の低減が可能であり、プロセスの単純化が容易なエッチングマスク形成方法を提供する。
【解決手段】エッチングの対象となる対象層１０上に、対象層１０をエッチングするためのエッチングマスクを形成するマスク膜１２を形成し、マスク膜１２に転写されるべき第１のパターンを有する第１のマスク層１６ａ，２０をマスク膜１２上に形成し、マスク膜１２に転写されるべき第２のパターンを有する第２のマスク層２２ａ，２４を第１のマスク層上に形成し、第２のマスク層の第２のパターンを第１のマスク層に転写して、第１のパターンおよび第２のパターンを有する第３のマスク層を形成する第３のマスク層形成工程と、第３のマスク層を用いてマスク膜をエッチングして、対象層のエッチングに使用されるエッチングマスクを形成するエッチングマスク形成工程と、を含むエッチングマスク形成方法が提供される。 （もっと読む）

【課題】 本発明は、ＮＡＮＤ型のフラッシュメモリのセレクトゲート間に配置されるＣＢ／ＣＶ連続コンタクト構造において、絶縁破壊を防止できるようにする。
【解決手段】 たとえば、半導体基板１１上に設けられたセレクトゲートＳＧ，ＳＧ間に、下層コンタクトＣＢと上層コンタクトＣＶとが直接連結された、複数のＣＢ／ＣＶ連続コンタクト層１２を千鳥状に配置する。そして、上層コンタクトＣＶを、そのＣＶパターンの底部が、セレクトゲートＳＧの上面よりも上方に位置するように配置することにより、ＣＶパターンの長径寸法が、下層コンタクトＣＢのＣＢパターンの長径寸法よりも大きくなるように形成する。また、ＣＢパターンの中心位置を、ＣＶパターンの中心位置から内側にずらして配置する構成となっている。 （もっと読む）