【目的】タングステン膜の成膜時にタングステン膜の剥れを防止できる半導体装置の製造方法を提供すること。
【解決手段】アルミ配線２を形成した半導体基板１上に第１Ｐ−ＴＥＯＳ膜３を形成し、その上にＯ３−ＮＳＧ膜４を形成し、その上に第２Ｐ−ＴＥＯＳ膜５を形成し、その上に有機ＳＯＧ膜６を形成し、エッチバックした後、その上に第３Ｐ−ＴＥＯＳ膜７を形成し、アルミ配線２上の前記の積層された層間絶縁膜にＶｉａコンタクト８を形成し、その上にＴｉＮ膜９を形成し、その後でＴｉＮ膜９のアニール１０を行った後、次工程でタングステン膜１１を形成する。ＴｉＮ膜９のアニールを行うことでタングステン膜１１の剥れが防止できる。 （もっと読む）

【課題】絶縁膜に開口された接続孔の内部に、チタン膜上に窒化チタン膜が形成された積層構造のバリアメタル膜を介して金属膜を埋め込んだ接続部における不具合を回避する。
【解決手段】コンタクトホールＣ１を形成して、その底部にニッケルシリサイド層１４を露出させた後、ＴｉＣｌ_４ガスを用いた熱反応により熱反応Ｔｉ膜２１ａを形成し、ＴｉＣｌ_４ガスを用いたプラズマ反応によりプラズマ反応Ｔｉ膜２１ｂを形成し、Ｈ_２ガスを用いたプラズマ処理を施して、プラズマ反応Ｔｉ膜２１ｂの塩素濃度を低減すると同時に、ニッケルシリサイド層１４の表面の酸化膜を還元し、ＮＨ_３ガスを用いた熱窒化処理及びＮＨ_３ガスを用いたプラズマ処理を施して、プラズマ反応Ｔｉ膜２１ｂの表面に窒素リッチＴｉＮ膜２１ｃを形成すると同時に、ニッケルシリサイド層１４の表面の酸化膜を還元する。 （もっと読む）

【課題】 ストレスマイグレーション耐性およびエレクトロマイグレーション耐性に優れ、下部配線と上部配線との接続信頼性の高い半導体装置を提供すること。
【解決手段】 この半導体装置１において、Ｃｕを主成分とするＣｕ配線２３とＷからなるＷプラグ３２との間には、積層バリア膜３０が介在されている。積層バリア膜３０は、Ｔａバリア膜４２、ＴａＮバリア膜４３、Ｔｉバリア膜４４およびＴａＮバリア膜４５が積層されてなる４層構造を有している。そして、Ｔａバリア膜４２は、ビアホール２８の側面およびＣｕ配線２３の上面に被着されている。また、ＴｉＮバリア膜４５は、積層バリア膜３０の最上層をなし、Ｗプラグ３２の表面に接触形成されている。 （もっと読む）

【課題】工程数を少なくし、ステップカバレジも良好にし、しかも、Ｔｉ膜とシリコン層との界面部分の抵抗値の増加を抑制することが可能なバリヤ層の形成方法を提供する。
【解決手段】表面の少なくとも一部にシリコン層６が露出している被処理体Ｗの表面に、Ｔｉ膜とＴｉＮ膜よりなるバリヤ層１４を形成するバリヤ層の形成方法において、被処理体の表面に、シリコン層と接する部分がシリサイド化しないような温度でＴｉ膜を形成するＴｉ膜形成工程と、Ｔｉ膜上に前記シリコン層と接する部分がシリサイド化するような温度でＴｉＮ膜を形成するＴｉＮ膜形成工程とを有する。これにより、工程数を少なくでき、ステップカバレジも良好にし、しかも、Ｔｉ膜とシリコン層との界面部分の抵抗値の増加も抑制する。 （もっと読む）

【課題】本発明は半導体ウエハ等の被処理体に形成された凹凸部内にタングステン膜を形成するタングステン膜の形成方法に関し、Ｓｉ基板上に形成された凹凸内に良好にタングステンの埋めこみを行うことを課題とする。
【解決手段】処理容器５０内にＭＯ−ＴｉＮ膜からなるバリア膜３が形成されたＳｉ基板Ｗを載置する工程と、処理容器５０にＷＦ_６ガスとＳｉＨ_４ガスとを交互に繰り返して供給する繰り返し工程を含み、前記バリア膜３上に第一のタングステン膜５を形成する工程と、処理容器５０にＷＦ_６ガスとＨ_２ガスとを同時に供給し、第一のタングステン膜５上に第二のタングステン膜６を形成する工程とを含むタングステン膜の形成方法であって、前記繰り返し工程では、Ｓｉ基板Ｗの温度を１５０℃以上３５０℃以下に維持すると共に、前記ＷＦ_６ガスの供給量を１３３Pa sec以上１０ｋPa sec以下とし、ＷＦ_６ガスのバリア膜３上への吸着量を飽和させる。 （もっと読む）

タングステンディジット線を使用するための、及び、形成するための、方法、デバイス、及び、システムが記載されている。本開示の実施例に従って形成されたタングステンディジット線は、窒化タングステン（ＷＮ_Ｘ）基板（４０２）上のタングステン（Ｗ）単分子層（４０４）と、Ｗ単分子層上のホウ素（Ｂ）単分子層（３０８）と、Ｂ単分子層上のバルクＷ層（４１２）とで形成されうる。バルクＷ層は、１００ｎｍから６００ｎｍの間の粒子サイズを有する。ディジット線は５０ｎｍ未満の幅となりえる。従って、ディジット線のキャパシタンス及び抵抗は減少する。
（もっと読む）

【課題】層間絶縁層の剥離を抑制し、製品の歩留まりが向上するとともに製品信頼性が向上した半導体装置を得ることができる製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、半導体基板上に形成された第１配線膜１５と、反射防止膜１７および第１レジスト膜１８からなる積層体から、第１レジスト膜１８を除去する工程と、前記工程において反射防止膜１７表層に形成された変質膜２２を除去する工程と、前記工程後に第１配線膜１５に電気的に接続するビアプラグと、前記ビアプラグに電気的に接続する第２配線膜とを形成する工程とを含む。 （もっと読む）

【課題】プラグまたは局所配線による接続で低い接続抵抗と十分に小さい拡散層リーク電流を実現し、更に深さが異なる接続孔や開口断面の断面の形状や大きさが異なる接続孔または局所配線穴を用いる場合でも、十分に小さい拡散層リーク電流と低い接続抵抗を実現する製造方法を提供する。
【解決手段】基体上の絶縁膜に開口した、表面がシリコンを主成分とする層が底部に露出している第１の開口部（接続孔または局所配線穴）の群と、表面が第１の金属珪化物を主成分とする層が底部に露出している第２の開口部の群と、表面が第１の金属を主成分とする層が底部に露出している第３の開口部の群のうちの、少なくとも２群の各開口部の底部に、第２の金属珪化物を主成分とする層また第２の金属を主成分とする層を、化学気相成長法によって同時に形成する。
【効果】従来以上に高集積、高性能の半導体装置が実現される。 （もっと読む）

コンタクトプラグを形成する半導体素子形成プロセスでは、チタンまたはタンタルコンタクト層（３０）、窒化チタンバリア層（４０）、及びタングステンシード層をコンタクト開口部（２４）に順番に堆積させる。次に、コンタクトホール（２４）への充填を、コンタクト開口部の底面から上に向かって、銅層（６０）を電気メッキすることにより行なって、ボイドがコンタクト開口部（２４）内に形成されることがないようにする。全ての余分な材料をＣＭＰプロセスにより除去してコンタクトプラグ（７０）を形成し、この場合、ＣＭＰプロセスを使用して、コンタクト層／シード層／バリア層（３０，４０，５０）のうちの一つ以上の層を薄くする、または除去することもできる。
（もっと読む）

【課題】本発明タングステン形成プロセスを提供する。
【解決手段】タングステンプラグ及び層の形成方法が、明らかにされている。ポリシリコン又はアモルファスシリコンの薄い層（たとえば１５）が、接触開孔内に形成される。シリコンはＷＦ_６に露出され、それによってタングステンプラグ（たとえば２１）が形成される。 （もっと読む）

【課題】自己整合コンタクトプラグを形成する層間膜に、酸化シリコン膜のエッチング速度に対するエッチング速度比が１００以上となる材料を適用し、コンタクトプラグとワード配線、あるいはコンタクトプラグとビット配線のショートを防止する信頼性の高いコンタクトプラグの形成方法を提供する。
【解決手段】上面及び側面が酸化シリコン膜で覆われた配線１０５ｂを形成した後、配線を覆って全面にシリコンを含有しない有機塗布膜からなる犠牲層間膜１３２ａを形成し、犠牲層間膜および下層絶縁膜を順次にエッチングしてコンタクトホール１０８を形成し、コンタクトプラグを形成する。その後、犠牲層間膜を除去してコンタクトプラグの柱を形成し、その上に層間絶縁膜１０６を形成し、さらに層間絶縁膜を表面から一部除去し、容量コンタクトプラグの表面を露出させるようにした。 （もっと読む）

【課題】新規な特徴を有する半導体装置とその製造方法を提供すること。
【解決手段】シリコン基板１０の上方に第１絶縁膜２５を形成する工程と、第１絶縁膜２５の所定の深さに不純物をイオン注入することにより、第１絶縁膜２５に不純物層２２を形成する工程と、不純物層２２を形成した後、第１絶縁膜をアニールすることにより、不純物層２２をバリア絶縁膜２３に改質する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】浅いソース、ドレイン接合位置を保ちつつ、ソース、ドレインがシリサイド化され、かつ、接合リークが低く抑えられた半導体装置の製造方法および半導体装置を提供する。
【解決手段】ＭＩＳＦＥＴ（金属絶縁物半導体電界効果トランジスタ）を有する半導体装置の製造方法であって、シリコン基板１１００の表面に、このＭＩＳＦＥＴのゲート絶縁膜を形成し、このゲート絶縁膜上にゲート電極を形成し、このゲート電極の両側に、｛１１０｝面方位を有するシリコン面上に設けられ、このシリコン面上の＜１００＞方向に垂直な長辺と、この＜１００＞方向に平行で幅が０．５μｍ以下の短辺からなる矩形状を呈し、ＭＩＳＦＥＴのソース、ドレイン領域の一部を構成する複数のニッケルシリサイド（ＮｉＳｉ）領域５０１ａ、５０２ａを形成する。 （もっと読む）

【課題】半導体集積回路におけるコンタクトホールのような微細穴パターンを形成する場合に、形状を精度良くパターニングし且つ加工すること。
【解決手段】コンタクトホールを形成するためにハードマスクを作製する。このハードマスクはそれぞれ別のフォトリソグラフィ工程により作製され、素子形成領域１７と平行な方向に形成された第１のハードマスク３２と、素子形成領域１７と交差する方向に形成された第２のハードマスク３４との重ね合わせで構成されている。第１のハードマスク３２と第２のハードマスク３４はストライプ状の開口を有し、その交差部にコンタクトホールの開口が形成される。このような二回露光二回加工プロセスにより作製されるハードマスクを用いることで、穴状のパターンのレチクルでパターニングを行うよりも微細でより忠実なコンタクトホールの加工が可能となる。 （もっと読む）

【課題】強誘電体キャパシタの電極を構成する金属膜相互間の接合強度を増大し、層間剥離を防止することができる強誘電体メモリセルおよび強誘電体メモリセルの製造方法を提供する。
【解決手段】半導体基板に形成されたトランジスタと、半導体基板上に形成された絶縁膜と、絶縁膜上に形成されてトランジスタと電気的に接続された下部電極と、下部電極上に形成された強誘電体からなる容量絶縁膜と、容量絶縁膜上に形成された上部電極と、を含む強誘電体メモリセルにおいて、下部電極は、酸化イリジウムからなる第１電極層と、前記第１電極層よりも上方に設けられた白金からなる第２電極層と、第１および第２電極層の剥離強度を強化する剥離強度強化手段と、を有する。 （もっと読む）

【課題】回路素子の集積密度が高く、かつ高性能で信頼性の高いものを製造し易い半導体装置を得ること。
【解決手段】半導体基板１０に複数の回路素子２２が形成され、これらの回路素子を覆うようにして第１層間絶縁膜３０と第２層間絶縁膜４５とがこの順番で積層され、第２層間絶縁膜に形成された複数のダマシン配線部５３，５７の各々と半導体基板に形成された所定の回路素子とを第１層間絶縁膜に形成された所定のコンタクトプラグ部３５により接続する半導体装置６０を構成するにあたり、対応するコンタクトプラグ部の上面および側面上部の各々と部分的に接して該コンタクトプラグ部に電気的に接続される少なくとも１つの第１ダマシン配線部５３を上記複数のダマシン配線部に含ませる。 （もっと読む）

【課題】コンタクトホール内に形成される銅プラグの接合リークの増加を抑制し、銅プラグの良好なコンタクトを達成できる半導体装置の製造方法を提供することである。
【解決手段】シリサイド層３２を有する半導体基板１の上に絶縁膜３８を形成し、さらに、シリサイド層３２上の絶縁膜３８にホール３８ｆを形成し、ホール３８ｆ内とシリサイド層３２の表面をクリーニングし、ホール３８ｆの底面及び内周面に化学気相成長法によりチタン層４１を形成し、銅拡散防止用のバリア層４２をホール３８ｆ内のチタン層４１上に形成し、銅層４４をホール３８ｆ内に埋め込む工程を含む。 （もっと読む）

【課題】タングステンを埋め込むときのバリア層を形成する際に，チタン膜を形成し，そのチタン膜をすべて窒化して単一の窒化チタン膜をバリア層として形成することで，チタン層の変質によるタングステン膜の剥離を防止しつつ，従来よりもバリア層を薄くして，生産性を向上させる。
【解決手段】層間絶縁膜５２０上およびコンタクトホール５３０底部のシリコン含有表面５１２上にチタン膜を形成するチタン膜形成工程と，このチタン膜をすべて窒化し，単一の窒化チタン膜５５０を形成する窒化工程と，窒化チタン膜上にタングステン膜５６０を形成するタングステン膜形成工程とを有する。 （もっと読む）

【課題】簡単な工程を通じて形成しうる半導体素子の配線及びそれの製造方法が開示される。
【解決手段】配線は基板上に位置し、開口部を含む層間絶縁膜と、前記開口部内部を満たし、ソースガスの反応を用いる蒸着工程によって形成された第１タングステンからなるコンタクトプラグと、前記ソースガスの反応を用いる蒸着工程によって形成された第１タングステン及び物理気相蒸着工程によって形成された第２タングステンの積層された形状を有し、前記コンタクトプラグの上部面と接触する導電性パターンを含む。前記配線を形成するとき、平坦化工程が要求されない。なお、前記導電性パターンの表面モルフォルジー特性が優れている。 （もっと読む）

【課題】歩留まりを向上させることが可能な半導体装置とその製造方法を提供すること。
【解決手段】第１ホールの２１ａ内面と、該第１ホール２１ａに露出する金属シリサイドパターン（導電パターン）１７ａの上面に、高融点金属よりなる第１バリアメタル膜２２ａを形成する工程と、第１バリアメタル膜２２ａの上に、高融点金属の窒化物よりなる第２バリアメタル膜２２ｂを形成する工程と、第２バリアメタル膜２２ｂをアニールする工程と、アニールの後に、第２バリアメタル膜２２ｂの上にプラグ用導電膜２３を形成する工程と、プラグ用導電膜２３、及び第１、第２バリアメタル膜２２ａ、２２ｂを第１ホール２１ａ内に第１導電性プラグ２４として残す工程とを有する半導体装置の製造方法による。 （もっと読む）