【課題】半導体装置とその製造方法において、強誘電体膜を備えたキャパシタの劣化を防止すること。
【解決手段】シリコン基板３０の上方に、下部電極６１、強誘電体膜よりなるキャパシタ誘電体膜６２と、上部電極６３とを有するキャパシタQを形成する工程と、キャパシタQ上に層間絶縁膜７１を形成する工程と、層間絶縁膜７１に、上部電極６３に達するホール５９ａを形成する工程と、ホール５９ａの内面、及びホール５９ａから露出する上部電極６３の表面に第１のバリア膜６７を形成する工程と、第１のバリア膜６７上に、第１のバリア膜６７よりも酸素濃度が高い第２のバリア膜６８を形成する工程と、第２のバリア膜６８の上方に導電膜７４を形成して、ホール５９ａを埋め込む工程とを含む半導体装置の製造方法による。 （もっと読む）

【課題】強誘電体メモリとその製造方法において、デバイスの信頼性を向上させること。
【解決手段】シリコン基板３０と、シリコン基板３０に形成されたトランジスタTR₁〜TR₃と、トランジスタTR₁〜TR₃を覆い、コンタクトホール４５ａが形成された層間絶縁膜４５と、コンタクトホール４５ａ内に形成され、トランジスタTR₁〜TR₃と電気的に接続されたコンタクトプラグ５０と、コンタクトプラグ５０の上に形成された強誘電体キャパシタQとを有し、コンタクトプラグ５０は、第１のグルー膜４２、第１のメタル膜４３、及び第２のメタル膜４８をこの順に形成してなる強誘電体メモリによる。 （もっと読む）

【課題】被処理体の凹部の径が小さくても、例えばバリヤ層として機能する薄膜が凹部の側壁へ堆積することを抑制しつつ、凹部の底部に効率的に堆積させることが可能な薄膜の成膜方法を提供する。
【解決手段】表面に凹部６が形成されている被処理体Ｗの表面に薄膜を形成する成膜方法において、凹部の内面を含む被処理体の表面にチタン化合物ガスと還元ガスとを用いてチタン膜１００を形成するチタン膜形成工程と、窒化ガスを用いてチタン膜を全て窒化して第１の窒化チタン膜１０４を形成する窒化工程と、凹部の内面を含む被処理体の表面に第２の窒化チタン膜１０６を堆積させて形成する窒化チタン膜堆積工程と、を有する。これにより、被処理体の凹部の径が小さくても、薄膜が凹部の側壁へ堆積することを抑制しつつ、凹部の底部に効率的に堆積させる。 （もっと読む）

【課題】配線材との密着性が良く、バリア性の高い金属膜をもつ半導体装置、およびその製造方法を提供する。
【解決手段】基板上に絶縁膜、金属からなるバリアメタル膜、及びＣｕ配線金属膜がこの順で積層された積層構造を具備してなり、バリアメタル膜の酸化物のＸ線回折測定による回折強度が、バリアメタル膜とＣｕ配線金属膜との化合物の回折強度の１０倍以下である。 （もっと読む）

【課題】ダイシング時及びボンディング時においても活性領域への水分等の不純物の侵入を防止し、小型化を容易におこなうことができる半導体装置を提供することを目的とする。
【解決手段】
半導体素子と外部接続端子とを接続する配線が貫通する開口部を含み、前記半導体素子を含む半導体層上に設けられた絶縁膜内に延在して前記半導体素子の全体を囲み、かつ前記外部接続端子の内側に配置された筒状ダミー配線を有する。 （もっと読む）

【課題】メモリセル領域の外部から内部への還元性元素の侵入を抑制するための半導体装置を提供する。
【解決手段】下部電極２６、第１誘電体膜２７、上部電極３１の積層構造からなるキャパシタＱを有するメモリセル領域Ａの周囲に形成され、下側導電膜２４〜２６、第２誘電体膜２７、上側導電膜２８〜３０を含む積層構造を有する環状パターン３３を半導体基板１の上方に有し、さらに、環状パターン３３の上下には、メモリセル領域Ａをさらに囲む導電性パターン、導電プラグを有している。 （もっと読む）

【課題】絶縁膜に形成された孔に対するタングステン膜の埋め込み性を向上させ、タングステン膜の結晶粒を大きくすることができ、かつ生産性を向上させることができる半導体装置の製造方法を提供する。
【解決手段】絶縁膜に孔を成膜する（Ｓ１０）。次いで、半導体基板を３３０℃以上４００℃以下に加熱して（Ｓ２０）、Ｂ₂Ｈ₆ガス及びＳｉＨ₄ガスの少なくとも一方、並びにタングステン含有ガスを反応室内に導入することにより、第１のタングステン膜を成膜する（Ｓ３０）。次いで、反応室内にＨ₂ガス及び不活性ガスの少なくとも一方を導入し、かつ３０秒以上の時間をかけて半導体基板を３７０℃以上４１０℃以下に昇温して（Ｓ４０）、タングステン含有ガスを反応室内に導入することにより、第１のタングステン膜上に第２のタングステン膜を成膜する（Ｓ５０）。 （もっと読む）

【課題】埋め込み金属配線の形成時に、イン-サイチュウ(in-situ)で平坦化を行うことができ、層間絶縁膜形成の回数を減らし、製造工程にかかる時間及び費用を減らすことができる半導体素子の製造方法を提供する。
【解決手段】半導体基板１００上の第１の層間絶縁膜１０２にコンタクトプラグ１０４を形成する。第１の層間絶縁膜及びコンタクトプラグの上部にエッチング停止膜１０６ａ及びハードマスクパターンを形成する。ハードマスクパターンに沿ってエッチング停止膜をパターニングし、露出された第１の層間絶縁膜及びコンタクトプラグをエッチングしてコンタクトプラグの上部の第１の層間絶縁膜にトレンチを形成する。金属膜を形成後、エッチング停止膜までシリカ研磨剤とセリア研磨剤を混合したスラリーを用いて平坦化を行い、金属配線１１４ａを形成する。エッチング停止膜を除去し、第２の層間絶縁膜１１６を形成する。 （もっと読む）

【課題】金属銅膜や金属タングステン膜に対して有効なバリアメタルを提供する。
【解決手段】半導体集積装置のバリアメタル１４として、ＷＮｘ或いはＷＳｉＮｘを用いる。これにより、金属銅膜や金属タングステン膜に対して有効にバリア機能を発揮させる。 （もっと読む）

【目的】コンタクトプラグ材料の基板への拡散を抑制する半導体装置及び半導体装置の製造方法を提供することを目的とする。
【構成】本発明の一態様の半導体装置は、半導体基板２００と導通するコンタクトプラグとなるＣｕ膜２６０と、Ｃｕ膜２６０の少なくとも底面側に、半導体基板２００と接触して配置された柱状結晶構造をもつＴｉＮ膜２４２と、Ｃｕ膜２６０の少なくとも底面側に、ＴｉＮ膜２４２と接触して配置された、ＴｉＮのアモルファス膜２４４と、Ｃｕ膜２６０の底面側と側面側に、少なくとも一部がアモルファス膜２４４とＣｕ膜２６０とに接触して配置された、ＴｉＮ膜２４２材と同じ材料で柱状結晶構造をもつＴｉＮ膜２４６と、Ｃｕ膜２６０の側面側に配置されたＳｉＯ_２膜２２０と、を備えたことを特徴とする。 （もっと読む）

【課題】半導体装置に適用される比較的膜厚の厚い絶縁膜中の水素濃度を大幅に低減する。
【解決手段】半導体装置７０には、半導体基板１上に複数のメモリセルトランジスタが設けられる。ｎ型拡散層７、シャロートレンチアイソレーション（ＳＴＩ）２、及び絶縁膜６上と、側壁絶縁膜８の側面とには積層シリコン窒化膜９が形成される。メモリセルトランジスタのゲートの周囲に積層シリコン窒化膜９が設けられる。積層シリコン窒化膜９は、例えば膜厚が略１００ｎｍであり、ｎ層のシリコン窒化膜から構成される。ｎ層のシリコン窒化膜の膜厚は、それぞれ３ｎｍ以下に設定される。ｎ層のシリコン窒化膜は、それぞれ膜中の水素結合がプラズマ処理で置換され、水素が離脱され、膜中の水素濃度が大幅に低減されたシリコン窒化膜である。 （もっと読む）

【課題】メモリセルトランジスタのコンタクト抵抗を低減する。
【解決手段】半導体装置７０には、半導体基板１上に複数の絶縁ゲート型電界効果トランジスタが設けられる。絶縁ゲート型電界効果トランジスタのゲートの間に形成され、側面が側壁絶縁膜８及び絶縁膜９により絶縁ゲート型電界効果トランジスタのゲートと分離された自己整合コンタクト開口部の底部には凹部形状のポリシリコンプラグ１１が設けられる。ポリシリコンプラグ１１上にはバリアメタル膜１２が設けられる。バリアメタル膜１２上には、自己整合コンタクト開口部を覆うように金属プラグ１３が埋設される。 （もっと読む）

【課題】微細化されたセル構造などの半導体装置において、容量コンタクトの接触抵抗を増大させることなく、ビットコンタクトと容量コンタクトのように２つの高さの異なるコンタクトが近接する場合に、その目合わせずれによるショートを防止する構造及びその製造方法を提供する。
【解決手段】少なくとも１層の層間膜３を共有し、少なくとも第１のコンタクト４と該第１のコンタクトよりも高い第２のコンタクト６が近接して配置された半導体装置において、前記第１のコンタクト４の上面が該第１のコンタクトの形成される層間膜３に対しリセス構造を成し、該リセス内に前記第１のコンタクトの上面からリセス側壁にかけてシリコン窒化膜サイドウォール９を有することを特徴とする。 （もっと読む）

【課題】シェアードコンタクト構造が用いられた場合にも、小さい抵抗で電極との電気的接続をとることができる半導体装置およびその製造方法を提供する。
【解決手段】ポリシリコン電極５ａ上に、シリコンと化合することによりシリサイドを形成することができる金属元素を含有する第１の膜が形成され、第１のシリサイド膜ＳＬ１ａが形成される。ソース／ドレイン領域７ａおよび第１のシリサイド膜ＳＬ１ａを覆う絶縁膜が形成される。絶縁膜に、ソース／ドレイン領域７ａ上と、第１のシリサイド膜ＳＬ１ａ上とに跨る開口部が形成される。開口部の底面の上に、シリコンと化合することによりシリサイドを形成することができる金属元素を含有する第２の膜が形成され、第２のシリサイド膜ＳＬ２ａが形成される。開口部を導体で充填することにより、ソース／ドレイン領域７ａ上と、第２のシリサイド膜ＳＬ２ａ上とに跨るプラグＰＧａが形成される。 （もっと読む）

【課題】新しい低抵抗率タングステン積層膜スキーム、および、低抵抗率タングステン積層膜を堆積する方法を提供する。
【解決手段】積層膜は、タングステン・カーバイド、または、窒化タングステンなどの低抵抗率タングステン化合物と混合されたタングステンを有するタングステンリッチ層３７１を、タングステン核生成３７３および／またはバルク層３７５を堆積するベースとして有する。これらのタングステンリッチ層は、タングステンコンタクトのメタライゼーション、および、ビットラインにおけるバリアおよび／または接着層として用いられうる。タングステンリッチ層の堆積は、基板をハロゲンフリーの有機金属タングステン前駆物質にさらすことを含む。タングステンとタングステン・カーバイドとの混合層は、優れた接着性を有する薄い低抵抗率の膜であり、次なるタングステンプラグまたはライン形成の優れたベースとなる。 （もっと読む）

【課題】チタンのシリサイド構造を揃えることによりモホロジー等を改善することが可能なチタン膜の成膜方法及びチタン膜の成膜装置を提供する。
【解決手段】真空引き可能になされた処理容器１４内に、チタンを含む原料ガスと還元ガスと不活性ガスとを供給すると共に、前記処理容器内にプラズマを立てて表面にシリコン部６と絶縁膜２とが露出している被処理体Ｗの表面にチタン膜８を形成するチタン膜の成膜方法において、前記還元ガスと不活性ガスとの合計流量に対する前記還元ガスの供給量の比率が６７％以下となるように設定する。これにより、チタンのシリサイド構造を揃えて、モホロジー等を改善する。 （もっと読む）

【課題】絶縁膜に開口された接続孔の内部に導電性材料を埋め込む接続部において、接続孔の底部に存在するシリサイド層の表面の自然酸化膜を除去することのできる技術を提供する。
【解決手段】層間絶縁膜（第１及び第２絶縁膜１９ａ，１９ｂ）に接続孔２０を開口して、接続孔２０の底部にニッケルシリサイド層１８の表面を露出させた後、半導体ウエハの主面上にＨＦガス及びＮＨ_３ガスを含む還元ガスを供給し、還元反応により生成物を形成してニッケルシリサイド層１８の表面の自然酸化膜を除去する。このときのＨＦガスとＮＨ_３ガスとの流量比（ＨＦガス流量／ＮＨ_３ガス流量）は１より大きく５以下とする。また半導体ウエハの温度を３０℃以下とすることが好ましい。その後、半導体ウエハに１５０から４００℃の加熱処理を施すことにより、半導体ウエハの主面上に残留する生成物を除去し、続いてバリアメタル膜２１を形成する。 （もっと読む）

【課題】Ｗを材料とする接続部の下地膜の形成工程として、形成容易なプロセスを選択することができ、下層のＣｕ配線である第１の配線のＣｕの浸食を抑制することにより、第１の配線と接続部との間における接触抵抗を低く抑えるとともにその均一性を高め、信頼性の高い半導体装置を実現する。
【解決手段】熱ＣＶＤ法によりＷＦ₆、Ｈ₂及びＢ₂Ｈ₆を含有し、シラン系ガスを含有しない第１の供給ガスを用いてＷ膜１８ａを形成した後、ＷＦ₆及びＨ₂を含有する第２の供給ガスを用いてＷ膜１８ｂを形成し、ＣＭＰを経て、ビア孔１６をＷ膜１８で充填するＷプラグ１９を形成する。 （もっと読む）

【課題】歩留まりを向上させることが可能な半導体装置とその製造方法、研磨装置、及び研磨パッドを提供すること。
【解決手段】シリコン基板３０の上にトランジスタTR₁〜TR₃を形成する工程と、シリコン基板３０とトランジスタTR₁〜TR₃の上方に層間絶縁膜４５、５５を形成する工程と、層間絶縁膜４５、５５のうち平坦化されていない部分を選択的に化学機械研磨して平坦化する工程とを有することを特徴とする半導体装置の製造方法による。 （もっと読む）

【課題】コンタクト抵抗をより一層低減することができる半導体装置及びその製造方法を提供する。
【解決手段】コンタクトホール２２の側面及び下面並びに層間絶縁膜２１上にバリアメタル膜２３を形成する。次に、バリアメタル膜２３を覆うニッケル膜２４をスパッタリング法により形成する。次に、ニッケル膜２４を覆うと共に、コンタクトホール２２を埋め込むタングステン膜２５を熱ＣＶＤ法により形成する。そして、ＣＭＰ法により層間絶縁膜２１上のバリアメタル膜２３、ニッケル膜２４及びタングステン膜２５を除去する。 （もっと読む）