【課題】半導体チップ内の銅配線が一部消失することを防ぐ。
【解決手段】上層プラグ一本当たりの下層の配線の面積が１００００μｍ^２以上になるような大面積の多層配線を有する半導体装置において、前記多層配線が半導体基板１Ｓの主面においてｎ型拡散層ＮＳを介してｐウエルＰＷに接続される構造を形成せず、前記多層配線をｐ型拡散層ＰＳを介してｐウエルＰＷに接続する構造、前記多層配線をｐ型拡散層ＰＳを介してｎ型拡散層ＮＳに接続する構造、前記多層配線をｎ型拡散層ＮＳを介してｎウエルに接続する構造、または半導体基板１Ｓ上に形成されたＭＩＳＦＥＴのゲート電極に接続する構造を形成する。 （もっと読む）

【課題】層間絶縁膜に生じたボイドを高感度に検出する。
【解決手段】この半導体装置は、多層配線層（非図示、以下略）と、多層配線層中に形成された第一ＴＥＧパターン（非図示）を備える。第一ＴＥＧパターンは、互いに平行に延伸した複数の第一下層配線４０２と、層間絶縁膜（非図示）を貫通し、平面視で第一下層配線４０２間に位置する第一ビア６０２と、多層配線層の最上層（非図示）に形成され、第一ビア６０２に接続している第一端子７６２と、上記した同一の最上層に形成され、第一下層配線４０２に接続している第二端子７６４と、を備える。 （もっと読む）

【課題】タングステン層の膜残りの発生を抑制する。
【解決手段】半導体基板１、コンタクトホール３を備えた絶縁膜２、絶縁膜２の表面およびコンタクトホール３の表面を被覆する被覆層４、並びに、コンタクトホール３を埋込むタングステン（Ｗ）層５を有するウエハに対し、ウエハを冷却せずに、Ｗ層５を被覆層４が露出しない範囲で高速でドライエッチングする工程と、ウエハを冷却せずに、Ｗ層５を被覆層４が露出しない範囲で、低速でドライエッチングする工程と、ウエハを冷却しつつ、被覆層４が露出するまで、Ｗ層５を低速でドライエッチングする工程と、ウエハを冷却しつつ、コンタクトホール３内のＷ層５を絶縁層２の高さまで低速でドライエッチングする工程と、を有する半導体素子の製造方法。 （もっと読む）

【課題】より低抵抗な配線層を有する不揮発性記憶装置を提供する。
【解決手段】実施形態の不揮発性記憶装置は、書き替え可能な複数の不揮発性メモリセルと、前記複数のメモリセルのそれぞれに電気的に接続可能な配線層と、を備えた不揮発性半導体記憶装置である。前記配線層は、絶縁層に設けられたトレンチ内に設けられ、前記配線層は、第１導電層と、前記第１導電層の上に設けられた第２導電層と、を有し、前記配線層が充填されていない前記トレンチに対する前記第１導電層の埋め込み性は、前記配線層が充填されていない前記トレンチに対する前記第２導電層の埋め込み性よりも高く、前記第２導電層の比抵抗は、前記第１導電層の比抵抗よりも低い。 （もっと読む）

【課題】隣接する活性領域の間で横方向に成長するシリコン膜が連結されることを防ぎつつ、活性領域上に十分な厚みのシリコン膜を形成可能とした半導体装置の製造方法を提供する。
【解決手段】ゲート電極６ａを挟んだ両側の活性領域５上に第１のシリコン膜１２ａを選択的にエピタキシャル成長させる工程と、複数のワード配線層ＷＬの各間に第１のシリコン膜１２ａを覆うのに十分な厚みでマスク絶縁膜を埋め込んだ後、このマスク絶縁膜を第１のシリコン膜１２ａの表面が露出するまでエッチングにより除去する工程と、第１のシリコン膜１２ａ上に第２のシリコン膜１２ｂを選択的にエピタキシャル成長させる工程とを含む。 （もっと読む）

【課題】コンタクト孔に埋め込まれる金属プラグの材料が層間絶縁膜に染み出すのを防止できる半導体装置を提供する。
【解決手段】隣り合う２つのメモリセル１のサイドウォール間の不純物拡散領域に電気的接続されるコンタクトプラグ４０が、層間絶縁膜１８を貫通して設けられている。コンタクト孔４１の側壁は、層間絶縁膜１８より緻密なシール膜４２で覆われている。コンタクトプラグ４０は、シール膜４２の表面およびコンタクト孔４１の底面部を覆うように形成されたバリアメタル膜４３と、バリアメタル膜４３に包囲された状態でコンタクト孔４１内に埋め込まれた金属プラグ４４とを含む。 （もっと読む）

【課題】半導体装置とその製造方法において、ヒューズの微細化を図ること。
【解決手段】シリコン基板１に素子分離絶縁膜２を形成する工程と、素子分離絶縁膜２の上に第１の絶縁膜１３を形成する工程と、第１の絶縁膜１３にスリット１３ｘを形成する工程と、スリット１３ｘを通じて素子分離絶縁膜２をウエットエッチングして凹部２ｂを形成する工程と、凹部２ｂとスリット１３ｘの各々の内面に第２の絶縁膜２４を形成することにより、第２の絶縁膜２４によりスリット１３ｘを塞ぎつつ、凹部２ｂ内にボイド２４ａを形成する工程と、ボイド２４ａの上の第２の絶縁膜２４にホール２５ｂを形成し、ホール２５ｂ内にボイド２４ａを露出させる工程と、露出したボイド２４ａとホール２５ｂのそれぞれの中に導電膜２７を形成することによりヒューズFを形成する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】製造容易性、及び信頼性の高い半導体装置を提供する。
【解決手段】半導体装置１００は、接続孔８０を有する層間絶縁膜１０と、接続孔８０上に形成され、上端が接続孔８０の上端より低い位置に位置する金属シード膜２４と、金属シード膜２４上に形成され、接続孔８０内を埋め込んでおり、かつ金属シード膜２４の上端を覆う金属膜２０と、を備える。このためＣＭＰによる平坦化工程において、金属シード膜２４、２６は露出せず、除去されない （もっと読む）

【課題】半導体素子の特性を損なうことなく微細化に伴うコンタクト不良を低減した、電気的特性の良好な半導体装置を提供する。またこのような半導体装置の作製方法を提供する。
【解決手段】半導体層と電気的に接続する金属、又は金属化合物からなる下部電極を設け、この下部電極の一部が露出するように層間絶縁層に形成されたコンタクトホール内に、接続電極となる導電性シリコンウィスカーを形成する。その後、導電性シリコンウィスカーと電気的に接続する上部電極を形成すればよい。またこのように作製したコンタクトを用いて半導体装置を作製すればよい。 （もっと読む）

【課題】バリア金属膜とＣＶＤ法によって形成される金属導体膜である銅膜との間の密着性に優れた半導体デバイスの製造方法を提供すること。
【解決手段】基板上に直接にまたは絶縁体膜を介してバリア金属膜を形成する工程と、該バリア金属膜上にＣＶＤ法によって銅膜を形成する工程とを含む半導体デバイス製造方法において、該バリア金属膜を形成する工程と該銅膜を形成する工程との間に、加熱条件下アンモニア、水素、またはシランのうちの少なくともいずれか１つを含む第１の還元性ガスに暴露する工程と、該銅膜を形成する工程の後に、加熱条件下第２の還元性ガスに暴露する工程と、を有することを特徴とする。 （もっと読む）

【課題】パッド電極に荷重または衝撃力が加わっても、周囲の絶縁膜にクラックが発生しにくい構造の半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、平面形状が、略円形、略楕円形、少なくとも１つの内角が９０°より大きい略多角形、および、少なくとも１つの角部に面取りや丸みをつけた略多角形、ならびに、これらの少なくとも一部分を含む形状の組合せからなる群から選ばれた平面形状となるような凹部を形成する凹部形成工程と、前記凹部の内面に少なくとも一部を被覆する下敷膜を形成する下敷膜形成工程と、絶縁膜で覆われた前記凹部に導電性の電極材質を埋め込むパッド部形成工程とを含み、前記凹部形成工程は、第１の凹部を形成する工程と、前記第１の凹部の一部分においてさらに深く凹む第２の凹部を形成する工程とを含む。 （もっと読む）

【課題】Ｃｕ系合金配線膜と半導体層との間に通常設けられるバリアメタル層を省略しても優れた低接触抵抗を発揮し得、さらに密着性に優れた配線構造を提供する。
【解決手段】本発明の配線構造は、基板の上に、基板側から順に、半導体層と、Ｃｕ合金層とを備えた配線構造であって、前記半導体層と前記Ｃｕ合金層との間に、基板側から順に、窒素、炭素、フッ素、および酸素よりなる群から選択される少なくとも一種の元素を含有する（Ｎ、Ｃ、Ｆ、Ｏ）層と、ＣｕおよびＳｉを含むＣｕ−Ｓｉ拡散層との積層構造を含んでおり、前記（Ｎ、Ｃ、Ｆ、Ｏ）層を構成する窒素、炭素、フッ素および酸素のいずれかの元素は前記半導体層のＳｉと結合しており、前記Ｃｕ合金層は、Ｃｕ−Ｘ合金層（第一層）と第二層とを含む積層構造である。 （もっと読む）

【課題】 半導体装置及びその製造方法に関し、バリアメタルの絶縁膜及びＣｕに対する密着性と、Ｃｕ拡散防止とを両立する。
【解決手段】 第１絶縁膜に設けた凹部の側壁に第２絶縁膜を形成し、第２絶縁膜の内側に順に第２絶縁膜との密着性が優れている第１の導電性バリア層、炭素を含有する第２の導電性バリア層、及び、Ｃｕ系埋込電極との密着性が優れている第３の導電性バリア層の３層構造のバリア層を介してＣｕ系埋込電極を設けるとともに、前記第１の導電性バリア層と前記第２の導電性バリア層との界面と、前記第２の導電性バリア層と前記第３の導電性バリア層との界面に炭素混合領域を設ける。 （もっと読む）

【課題】貫通孔となるべきアスペクト比が２０以上の深孔を埋め込む貫通電極金属としては、埋め込み特性が良好なタングステンが使用されることが多いが、通常のドライエッチングによる深孔は、ボッシュプロセスによるものに比べて寸法の大きなものとなる。この比較的大きな深孔を埋め込むためには、必然的にウエハの表面に成膜すべきタングステン膜の膜厚も厚くなり、その結果、ウエハの反りが、プロセスを正常に実行できる限界を超える程度にまで増加する。また、このような問題が許容できる限度内である場合にも、タングステン膜を堆積する際に、ウエハの周辺で下地膜の剥がれが発生する等の問題がある。
【解決手段】本願発明は、貫通ビアを形成するための非貫通孔をタングステン部材で埋め込むに当たり、ウエハの周辺部において、下地のバリアメタル膜の外延部より内側に、タングステン部材の外延部を位置させるように成膜を実行するものである。 （もっと読む）

【課題】バリアメタルのステップカバレッジを向上させるボーダレスコンタクト構造を有する半導体装置を提供する。
【解決手段】低抵抗金属層と高融点金属元素を含む第１のバリアメタル膜を順次積層した構造の配線パタ―ン４２Ａと、配線パタ―ンを覆う層間絶縁膜４３と、層間絶縁膜中に形成され、配線パタ―ンの上面の一部と側壁面の一部を露出し、さらに配線パタ―ンに、露出上面および露出側壁面を連結して形成された斜面をも露出斜面４２ｄとして露出するビアホール４３Ａと、ビアホールの側壁面、露出上面および露出側壁面、さらに前記露出斜面に形成された、少なくとも低抵抗金属層の構成元素および高融点金属元素を含む導電性側壁膜４３ｂと、導電性側壁膜を覆い、高融点金属元素を含む第２のバリアメタル膜と、前記第２のバリアメタル膜を介して充填し、前記第２のバリアメタル膜に接する導電性プラグと、を含む。 （もっと読む）

【課題】溝や穴の開口部と深さとの比（開口部／深さ）が１／５〜１／７のような条件を要求されても、又、厚さが１０ｎｍ以下であっても成膜が可能で、かつ、銅の拡散防止（バリア性）に優れ、更には電気抵抗が小さく、銅膜との密着性にも優れた導電性バリア膜形成材料を提供する。
【解決手段】ケミカルベーパーデポジションにより銅膜の下地膜として導電性Ｔａ−Ｚｒ系バリア膜を形成する為の材料であって、Ｔａを持つ金属有機化合物と、Ｚｒを持つ金属有機化合物とを含むことを特徴とする導電性バリア膜形成材料、および、前記Ｔａ有機化合物、前記Ｚｒ有機化合物の一方または双方を溶解する溶媒とを含むことを特徴とする導電性バリア膜形成材料。 （もっと読む）

【課題】半導体製造プロセスにおけるガスの流量制御は、マスフローコントローラによって行われている。ここで使用される流量調整バルブは、流量を調整することに重点が置かれているため、閉鎖時にも微小ながらガスが流出する。このため、流量調整バルブの出力側に閉鎖特性の良好な開閉バルブが挿入されている。しかし、流量調整バルブと開閉バルブ間の流路系には、一定の容量を有するため、流量調整バルブが閉鎖されている間に、この流路系の圧力が流量調整バルブのリークを介して、上昇するという問題がある。このような出力側バルブ間空間の圧力上昇は、次に、開閉バルブが開いたときに、ガス被供給系への余剰のガス供給の原因となる。
【解決手段】本願発明は、マスフローコントローラのガス排出側の流量制御バルブと開閉バルブ間の圧力を計測することで、流量制御バルブの閉鎖時のリークガス流量を検知する半導体装置の製造方法である。 （もっと読む）

先端の集積回路にみられる切欠構造（２０６，２０７，２０８，２０９，２１１，２１３，２６４，２７５ａ，２７５ｂ）において、長尺のルテニウム金属膜（２１４）に多段階で銅鍍金を行う方法である。長尺のルテニウム金属膜 （２１４）を利用すると、銅金属がトレンチ（２６６）及びビア（２６８）のような高アスペクト比の切欠構造（２０６，２０７，２０８，２０９，２６４，２７５ａ，２７５ｂ）を充填するあいだ、不要な微細気泡が形成を防ぎ、前記ルテニウム金属膜（２１４）上に長尺の銅金属層（２２８）を含むサイズの大きい銅粒（２３３）が鍍金形成される。銅粒（２３３）は銅が充填された切欠構造（２０６，２０７，２０８，２０９，２１１，２１３，２７５ａ，２７５ｂ）の電気抵抗を低下させ、集積回路の信頼性を向上させる。
（もっと読む）

【課題】半導体素子及びその形成方法を提供する。
【解決手段】本発明の半導体素子の形成方法は、基板上に半導体構造物及び絶縁パターンを形成し、絶縁パターンの一面によって定義される側壁と半導体構造物の底によって定義される底を有するオープニングを形成し、オープニングを満たす第１金属膜を形成し、第１金属膜を湿式エッチングしてオープニングの側壁を少なくとも一部露出させ、第１金属膜上に第２金属膜を選択的に形成することを含む。 （もっと読む）

【課題】配線の設計自由度が高く、ゲート電極及びソース／ドレイン領域に接続されるコンタクト部の形成に問題が生じ難く、微細化プロセスに適した半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、（ａ）基体２１上にゲート電極３１を形成し、基体にソース／ドレイン領域３７及びチャネル形成領域３５を形成し、ソース／ドレイン領域３７上にゲート電極３１の頂面と同一平面内に頂面を有する第１層間絶縁層４１を形成した後、（ｂ）第１層間絶縁層４１に溝状の第１コンタクト部４３を形成し、（ｃ）全面に第２層間絶縁層５１を形成した後、（ｄ）第１コンタクト部４３の上の第２層間絶縁層５１の部分に孔状の第２コンタクト部５３を形成し、その後、（ｅ）第２層間絶縁層５１上に、第２コンタクト部５３と接続された配線６１を形成する各工程から成る。 （もっと読む）