【課題】窒化チタン膜を成膜する工程だけでシリサイド化反応が起こり易くすることで，スループットを飛躍的に向上させる。
【解決手段】ウエハ上にチタン化合物ガスと還元ガスと窒素ガスとを供給しつつプラズマを生成することによってウエハ上に窒化チタン膜を成膜する工程を有し，この工程において窒素ガスはその供給開始から所定の設定流量に達するまで（時間Ｔｓ），その供給流量を徐々に増加させるように供給することによって，シリコン含有表面にチタンシリサイド膜を形成しながらウエハ上に窒化チタン膜を成膜する。 （もっと読む）

【課題】リーク電流量が少なく、ＴＤＤＢ耐性の高い配線層を得ることができ、これにより、消費電力が小さく、信頼性の高い半導体装置を製造することができる技術を提供する。
【解決手段】絶縁膜と接触した界面ラフネス緩和膜であって、Ｓｉ−Ｏ結合を有し、Ｓｉ−Ｎ結合とＳｉ−Ｃｌ結合との少なくともいずれか一方を有し、かつ、Ｓｉ−Ｎ結合とＳｉ−Ｃｌ結合とをその合計で一分子中に少なくとも二つ有するケイ素化合物を含有してなる組成物を用いてなり、絶縁膜との接触面の反対側の面で配線とも接触し、絶縁膜と界面ラフネス緩和膜との間の界面ラフネスより、配線と界面ラフネス緩和膜との間の界面ラフネスの方が小さい界面ラフネス緩和膜を使用する。 （もっと読む）

【課題】ソース領域およびドレイン領域をシリサイド化しても、リーク電流を可及的に抑えることを可能にする。
【解決手段】半導体領域７を有するシリコン基板２と、半導体領域に離間して形成されたソース／ドレイン領域１１ａ、１５ａ、１１ｂ１５ｂと、ソース領域とドレイン領域との間の半導体領域上に形成された絶縁膜９ａと、絶縁膜上に形成されたゲート電極１０ａと、ゲート電極の側部に形成された側壁絶縁膜１３ａと、第１ソース／ドレイン領域上に形成され、少なくとも｛１１１｝面となる表面を有する単結晶シリコン層１７ａ、１７ｂと、少なくとも単結晶シリコン層の｛１１１｝面上に形成され、かつ側壁絶縁膜に接する部分を有し、この部分と単結晶シリコン層との界面が単結晶シリコン層の｛１１１｝面であるＮｉＳｉ層２１ａ、２１ｂと、ＮｉＳｉ層に接する第１のＴｉＮ膜２３ａ、２３ｂと、を有する第１のＭＯＳＦＥＴと、を備えたことを特徴とする。 （もっと読む）

【課題】微細径で且つ高アスペクト比の貫通配線を有するマイクロデバイス用基板及びその製造方法並びにマイクロデバイス及びその製造方法を提供する。
【解決手段】基板本体３１と、この基板本体３１を厚さ方向に貫通する貫通孔３２と、この貫通孔３２内に埋め込まれ且つＩＶ族元素と該ＩＶ族元素との化合物を形成する金属との化合物を含む貫通配線３７とを具備することを特徴とするマイクロデバイス用基板にある。 （もっと読む）

【課題】ＣＭＰ等の後処理工程を必要としない埋め込み成膜方法及び装置を提供する。
【解決手段】ラジカルＣｌ^*で、Ｃｕを含む被エッチング部材をエッチングして前駆体ＣｕＣｌを形成する一方、バリアメタル膜２５が形成された基板３に形成した凹部３ａにＣｕＣｌを吸着させ、その後ＣｕＣｌをＣｌ^*で還元してＣｕ膜２６を形成する成膜反応と、このＣｕ膜２６をＣｌ^*でエッチングするエッチング反応とを共存させるとともに、成膜反応の速度がエッチング反応の速度よりも大きくなるように制御することにより凹部３ａにその底部から順にＣｕ膜２６を積層して埋め込みを行なうとともに、Ｃｕ膜２６が基板３における凹部３ａの開口部よりも若干突出するまで成膜し、その後エッチングモードとすることにより開口部より突出したＣｕのエッチングを行なうとともに基板３の表面のバリアメタル膜２５も除去し、Ｃｕ膜２６と基板３の表面とが面一になるように制御する。 （もっと読む）

【課題】 下層の金属膜の抵抗増大、及び水の吸湿による低誘電率絶縁膜の誘電率上昇を招くことなく、銅付着物を除去することが可能な半導体装置の製造方法を提供すること。
【解決手段】 銅を用いた電気的接続部材４が形成された第１の層間絶縁膜２上に形成され、電気的接続部材４に達する溝７を有する第２の層間絶縁膜６の表面から、有機酸ガスと酸化性ガスとを用いて銅付着物１３を除去する工程と、第２の層間絶縁膜６の溝７の底に露出した電気的接続部材４の表面を還元する工程と、還元された電気的接続部材４上、及び第２の層間絶縁膜６上に、バリアメタル層８を形成する工程と、バリアメタル層８上に、銅を用いた導電膜９を形成する工程と、を具備する。 （もっと読む）

低コンタクト抵抗を示すＭＯＳ構造（１００，２００）と、このようなＭＯＳ構造の形成方法が提供される。一方法では、半導体基板（１０６）が提供され、前記半導体基板上にゲートスタック（１４６）が形成される。前記半導体基板内に、前記ゲートスタックと整合された不純物ドープ領域（１１６）が形成される。前記不純物ドープ領域から延びる隣接するコンタクトフィン（１８６）が形成され、前記コンタクトフィン上に金属シリサイド層（１２６）が形成される。前記コンタクトフィンの少なくとも１つに存在する前記金属シリサイド層の少なくとも一部に対するコンタクト（１２２）が形成される。
（もっと読む）

【課題】絶縁膜内にＣＭＰを用いて形成されたプラグと、プラグに接続させる上層配線との間の導通不良を低減させる半導体素子の製造方法を提供する。
【解決手段】層間絶縁膜３内に、下層配線２を露出させる開孔を設け、バリアメタル膜５とタングステン膜６を堆積し、ＣＭＰを用いてタングステンプラグ６´を形成する。プラグの上に形成された研磨屑７を含む酸化層を、ドライエッチングまたはウェットエッチングにより除去し、この上に上層配線層を形成する方法。 （もっと読む）

【課題】単一のチャンバーで多様な工程を行うことができる半導体製造装置を提供する。
【解決手段】１つ以上のパターンを有する半導体基板に対して、互いに異なる多数の工程が行われる工程チャンバー６００、各工程を行うための工程ガスを工程チャンバーの内部に独立して提供されるガス供給部７１０、ガス供給部と連結され工程チャンバーの上部に配置される多数の上部電極７２０及び上部電極と一対一で対応するように工程チャンバーの下部に配置され上面に前記基板が搭載される多数の下部電極７３０及び上部電極に電源を供給する第１電源及び下部電極に電源を供給する第２電源を具備する電源供給部７４０を含む。このような構成を採用したことにより、真空断絶なしに互いに異なる工程を行うことにより工程欠陥を防止することができる。 （もっと読む）

【課題】局部エッチング阻止物質層を設けたビットラインランディングパッドと非境界コンタクトとを有する、比較的密集された構造の半導体素子及びその製造方法を提供する。
【解決手段】層間コンタクトスタッド２２０ａ、２２０ｂを形成し、層間コンタクトスタッド２２０ｂ上には導電性ライン２２２を設ける。これらの上に第１エッチング阻止物質層２２４ａ、第２エッチング阻止物質層２２４ｂを選択的に設ける。導電性ライン２２２には側壁絶縁膜２２６を設ける。第１エッチング阻止物質層と側壁絶縁膜とはエッチング選択比の異なる物質を用いる。これらのエッチング阻止物質層は、続く製造工程中に不純物のガス抜けを許す、とともに上部のコンタクトホール２２９ａ、２２９ｂを形成する際に整列ターゲットとしての役割をする。 （もっと読む）

【課題】
ＣＭＯＳ装置の製造工程におけるコンタクト不良発生を抑制する。
【解決手段】
半導体装置の製造方法は、（ａ）Ｓｉ基板に、ｎ型の第１の活性領域、ｐ型の第２の活性領域を形成する工程と、（ｂ）活性領域に、第１、第２のゲート電極構造、第１、第２のソース・ドレイン領域をそれぞれ形成する工程と、（ｃ）第１のソース／ドレイン領域に、凹部を形成する工程と、（ｄ）凹部にＳｉ−Ｇｅを含むｐ型の圧縮応力を有する半導体エピタキシャル層を形成する工程と、（ｅ）半導体基板上に引張応力を有する窒化シリコンのエッチストッパ膜、層間絶縁膜を形成する工程と、（ｆ）層間絶縁膜、エッチストッパ膜を貫通して、コンタクト孔をエッチングする工程と、（ｇ）半導体基板上方に酸素を含むプラズマを発生する工程と、（ｈ）コンタクト孔に導電性プラグを埋め込む工程と、を有する。 （もっと読む）

【課題】電極の周囲へのＣｕの拡散を防止することができ、かつ、リーク電流の低減を図ることができる、半導体装置およびその製造方法を提供する。
【解決手段】ＳｉおよびＯを含む材料からなる第１絶縁層２に下溝６が形成され、この下溝６には、Ｃｕからなる下部電極７が埋設されている。下部電極７上には、少なくとも下部電極７側の最下層部分がＳｉＯ_２からなる絶縁膜８が積層されている。絶縁膜８上には、導電性材料からなる上部電極１０が形成されている。上部電極１０は、絶縁膜８を挟んで下部電極７と対向している。そして、第１絶縁層２および絶縁膜８と下部電極７との間には、ＭｎＳｉＯからなる第１バリア膜９が形成されている。 （もっと読む）

【課題】ビアの径を調節するスペーサ膜と、ビア間絶縁膜上に形成されたエッチングストッパ膜を有し、スペーサ膜とエッチングストッパ膜の界面におけるリーク電流の発生を抑えた半導体装置、およびその製造方法を提供する。
【解決手段】本発明の実施の形態による半導体装置は、表面に半導体素子を有する半導体基板と、前記半導体基板上に形成された配線と、前記配線の下側に接続されるビアと、前記ビアと同じ層に形成された第１の絶縁膜と、前記第１の絶縁膜と前記配線との間、および前記第１の絶縁膜と前記ビアとの間に一体に形成された第２の絶縁膜と、を有する。 （もっと読む）

【課題】 接続孔での接続信頼性を向上させることができる半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、第１の絶縁膜１０上に配線２０を形成する工程と、第１の絶縁膜１０上及び配線２０上に、第２の絶縁膜３０を形成する工程と、第２の絶縁膜３０に、配線２０上に位置する接続孔３０ａを形成する工程と、接続孔３０ａの底に位置する配線２０をスパッタリングすることにより、接続孔３０ａの側面に被覆膜３１を形成する工程と、第２の絶縁膜３０上及び被覆膜３１上にバリア膜４１を形成する工程と、接続孔３０ａに導電膜４２を埋め込む工程とを具備する。 （もっと読む）

【課題】消費電力が抑制され、配線層の歩留まりや信頼性が向上される。
【解決手段】半導体基板１を形成し（Ａ）、半導体基板１上に、層間絶縁膜２の組成材料２ａを塗布して（Ｂ）、組成材料２ａを固化して、層間絶縁膜２を形成するとともに、組成材料２ａに、層間絶縁膜２を疎水化する疎水化処理剤３を導入して（Ｃ）、層間絶縁膜２中のシラノール基が低減するようにした。これにより、疎水化し、リーク電流を低減でき、消費電力を抑え、信頼性を向上させることができる。 （もっと読む）

【目的】コンタクトプラグを従来よりも低抵抗化する半導体装置の製造方法を提供することを目的とする。
【構成】本発明の一態様の半導体装置の製造方法は、半導体基体上にＳｉＯ_２膜を形成する工程（Ｓ１０２）と、ＳｉＯ_２膜にコンタクトホールを形成する工程（Ｓ１０４）と、コンタクトホール内にＴｉ膜を形成する工程（Ｓ１０６）と、Ｔｉ膜を窒化処理する工程（Ｓ１０８）と、コンタクトホール側壁に形成されたＴｉＮ膜を除去する工程（Ｓ１１０）と、コンタクトホール内にＷ膜を堆積させる工程（Ｓ１１４）と、を備えたことを特徴とする。 （もっと読む）

【課題】コンタクトプラグの形成のための平坦化工程で障壁層が損傷することを防止することができる半導体素子及びその製造方法を提供する。
【解決手段】本発明の半導体素子の製造方法は、半導体基板上に複数の導電性構造物間の空間を埋め立てて上面が平坦化された絶縁膜を形成し、絶縁膜を部分的に除去して基板の一部を露出する開口を形成する。その後、開口の下部側壁及び底面に沿って形成された残留金属膜と開口の上部側壁及び残留金属膜の表面に沿って形成された金属窒化膜とを含む障壁層を形成する。障壁層を含む開口を埋め立てて金属プラグを形成する。 （もっと読む）

【課題】 銅に対する良好なバリア性を持ち、生産性、及び周囲の膜との密着性の双方ともが良好となる銅保護膜を有した半導体装置の製造方法を提供すること。
【解決手段】 表面に銅、もしくは銅含有金属膜が露出した状態の半導体基板を準備する工程（ＳＴ．１）と、銅、もしくは銅含有金属膜の上に、ＣｏＷＢ、ＣｏＷＰ、及びＷのいずれか一つからなる金属膜を成膜する工程（ＳＴ．２）と、上記金属膜にＳｉを導入する工程（ＳＴ．３）と、Ｓｉが導入された金属膜を窒化する工程（ＳＴ．４）と、を具備する。 （もっと読む）

【課題】応力耐性のより高いシールリング構造を有する半導体装置を提供する。
【解決手段】複数の半導体素子を含む半導体層と、半導体層の上に設けられた絶縁膜と、絶縁膜を貫通し且つ半導体素子の全体を囲む筒状体と、を含む半導体装置であり、筒状体は、その周方向において各々が互いに離間し且つ平行な複数の筒状プラグと、筒状プラグの各々と交差する複数の壁部と、を有する。 （もっと読む）

【課題】径が０．１μｍ以下のＣｕコンタクトプラグを有する半導体装置に関し、バリア性及び密着性に優れたＣｕコンタクトプラグを有する半導体装置を提供することである。
【解決手段】半導体装置は、半導体基板１００の上に形成され、半導体基板１００表面に設けられた金属シリサイド層１０１を露出するコンタクトホール１０２ａを有する絶縁膜１０２と、コンタクトホール１０２ａの側壁部及び底部に形成され、金属シリサイド層１０１と接続する第１の高融点金属膜１０３と、第１の高融点金属膜１０３の上に形成された第２の高融点金属膜１０４と、第２の高融点金属膜１０４の上に形成され、コンタクトホール１０２ａの内部を充填する銅膜１０５とを備える。 （もっと読む）