【課題】 低誘電率膜(Low-k膜、例えばSiOCH)において、膜ダメージを発生せず、高選択比で高精度なエッチングを実現可能な処理条件を提供する。
【解決手段】 CxHyFzガスを用い、低圧力(1.0Pa以下)にてエッチングを行う。 （もっと読む）

【課題】絶縁膜を所望の寸法に加工することが可能な半導体装置の製造方法を提供する。
【解決手段】半導体基板上(11)に絶縁膜(12)を形成し、前記絶縁膜(12)の上に前記絶縁膜(12)との選択比が大きく、第1の膜厚を有するストッパー膜(13)を形成する。前記ストッパー膜(13)の上に第１の膜厚より薄い第２の膜厚を有する第１のマスク材(14)を形成し、前記第1のマスク材(14)により第１のマスクを形成し、前記第１のマスクを用いて前記ストッパー膜(13)をエッチングすることにより開口部(15)を形成する。前記開口部(15)を第２のマスク材(16)で埋め込み、前記ストッパー膜(13)を除去することによって、前記第２のマスク材(16)により第２のマスクを形成し、前記第２のマスクを用いて前記絶縁膜(12)をエッチングする。 （もっと読む）

【課題】
【解決手段】基板の上の誘電体層をエッチングするための方法が提供されている。フォトレジストマスクが、誘電体層の上に形成される。基板は、プラズマ処理チャンバ内に配置される。ＮＦ₃を含むエッチャントガスが、プラズマチャンバに供給される。ＮＦ₃ガスから、プラズマが生成される。誘電体層は、ＮＦ₃ガスから生成されたプラズマによってフォトレジストマスクを通してエッチングされる。 （もっと読む）

【課題】ＳｉＣＮ膜を用いた配線構造において、ポイゾニングの発生を抑制すると共に、ＳｉＣＮ膜ストレスの影響を低減する方法を提供する。
【解決手段】本発明の半導体装置は、Ｃｕを配線用金属とする下層配線と下層配線上に形成されたＳｉＣＮ膜を備える。また、ＳｉＣＮ膜上に形成された絶縁膜内に上層配線と上層配線と同一材料から構成されるプラグを備える。さらにプラグの下部はＳｉＣＮ膜を部分的に貫通して、下層配線に接し、プラグの上部は上層配線と接している。特に、ＳｉＣＮ膜の屈折率が１．８９以上であることを特徴とする。
これにより、膜の密度が高い安定したＳｉＣＮ膜を提供出来る。よって、ＳｉＣＮ膜が空気中成分（ＮやＨ₂Ｏ等）を取り込みにくくなる。また、ストレスの経時変化を抑制し、ポイゾニング不良の発生を抑制することができる。 （もっと読む）

【課題】０．２０μｍ以下のホトリソグラフィー径でも合わせばらつきを含んだより狭いゲート電極間隔必要幅を確保したテーパー形状のコンタクトを形成できる。
【解決手段】上部にシリコン酸化膜４、その下にＢＰＳＧ膜３、該ＢＰＳＧ膜中にゲート電極８を有し、ゲート電極の上面、側面及び上部にシリコン窒化膜を生成しない構造の半導体装置のゲート電極間に微細なコンタクトを形成する方法において、シリコン酸化膜をＣＦ₄／Ｏ₂／Ａｒ混合ガスで基板温度４０℃以上にてエッチングし、さらにそのオーバーエッチングでＢＰＳＧ膜を断面形状楔形（Ｗ形）に加工する工程と、引き続きＢＰＳＧ膜をＣ₄Ｆ₈／ＣＨ₂Ｆ₂／Ａｒ混合ガス（但しＣＯおよびＯ₂を含有しない。）でゲート電極間に９０度未満の順テーパーエッチングする工程とをこの順に行う。 （もっと読む）

【課題】
微細加工が可能な微細パターン形成方法を提供する。
【解決手段】
パターニングされたマスク層７６の側壁にプラズマ反応生成物を堆積させてマスク層７６のパターン幅を広げる第１工程と，パターン幅が広げられたマスク層７６をマスクとして，第１の被エッチング層７４をエッチングする第２工程と，エッチングされた第１の被エッチング層７４に生じたスペース８０にマスク材８１を埋め込む第３工程と，スペース８０に埋め込まれたマスク材を残して，第１の被エッチング層７４をエッチングする第４工程と，残されたマスク材８１をマスクとして，第２の被エッチング層７２をエッチングする第５工程とを有することを特徴とする，微細パターン形成方法である。 （もっと読む）

本発明の実施形態は、概して、基板のエッチング方法を提供する。一実施形態において、本方法は、基板へのエッチング副生成物の均一な堆積速度に対応する基板温度ターゲットプロファイルを求める工程と、基板支持体の第２部位に対して基板支持体の第１部位の温度を優先的に調節することにより基板上でこの基板温度ターゲットプロファイルを実現する工程と、優先的に調節された基板支持体上で基板をエッチングする工程とを含む。別の実施形態において、本方法はその内部での種の分布が選択可能であり、横方向の温度制御が可能な基板支持体を有する処理チャンバ内に基板を設置し、ここで基板支持体によりもたらされた温度プロファイルと種の分布の選択が制御パラメータセットを構成している工程と、それぞれ異なる制御パラメータセットを用いて第１材料層と第２材料層をエッチングする工程を含む。

（もっと読む）

【課題】 層間絶縁膜の埋め込み性を向上させ、短絡防止のマージンを向上させる。
【解決手段】 上部がゲート上部絶縁膜で覆われたゲートを半導体基板上に形成し、全面に絶縁膜を形成した後に全面エッチバックを行うことでゲート上部絶縁膜及びゲートの側面に上部の形状が垂直方向から５°〜３０°傾斜したテーパー形状のサイドウォールを形成し、全面に第１の層間絶縁膜を形成し、第１の層間絶縁膜のみをＣＭＰにより平坦化し、ゲート上部絶縁膜よりも第１の層間絶縁膜の方が研磨選択比が高い条件でＣＭＰを行って、第１の層間絶縁膜、ゲート上部絶縁膜及びサイドウォールを平坦化し、全面に第２の層間絶縁膜を形成し、フォトリソグラフィにより第１の層間絶縁膜及び第２の層間絶縁膜にゲート側の側壁が平坦となったサイドウォールの上部にかかるようにコンタクトホールを形成し、コンタクトホールを導電物質で埋め込んでコンタクトパッドを形成する。 （もっと読む）

誘電体膜を処理する方法およびシステムであって、アルキルシラン、アルコキシシラン、アルキルシロキサン、アルコキシシロキサン、アリールシラン、アシルシラン、シクロシロキサン、ポリシルセスキオキサン（ＰＳＳ）、アリールシロキサン、アシルシロキサン、ハロシロキサン、またはこれらのいずれかの組み合わせに、前記誘電体膜の少なくとも一つの表面を露出させるステップを有する、方法およびシステムである。誘電体膜は、ポアを有するまたは有さない、ドライエッチング処理により形成されたエッチング特徴部を備える低誘電率膜を有する。エッチング処理またはアッシュ処理の結果、誘電体膜に形成された特徴部に露出された表面は、損傷を受け、あるいは活性化され、これは、不純物の付着、水分の吸収、誘電率の上昇等につながる。このような損傷表面は、これらの表面の修復、例えば、誘電率の回復（すなわち、誘電率の低下）、およびこれらの表面の清浄化による不純物、水分または残留物の除去のうちの少なくとも一つを実施することにより処理される。また、バリア層の調製および膜の特徴部の金属化処理は、特徴部の側壁表面の密封による露出ポアの封止処理ステップを有し、バリア膜の成膜用の表面が提供される。 （もっと読む）

【課題】 隣接するゲート電極を狭ピッチで配置できる上、埋め込みによりシリコン基板面上での微細化を向上させることができる半導体装置及びその製造方法を提供する。
【解決手段】 シリコン半導体基板１上に形成された隣り合うトランジスタのゲート電極と、トランジスタ間に金属層を埋め込んでなり、各ゲート電極９，１０の端部がゲート絶縁膜８を介して金属層の端面に重なるように配置された埋め込み金属層７と、各ゲート電極の他端部側に形成されたＬＤＤ領域１６，１７とを備える。 （もっと読む）

【課題】金属配線を定義するエッチング工程の際に、下部膜に加えられる損傷を最小化する。
【解決手段】半導体基板上に第１エッチング停止膜、第１層間絶縁膜、第２層間絶縁膜、第２エッチング停止膜、バッファ酸化膜、ハードマスク用第１導電膜を順次形成する工程と、第１エッチング停止膜を露出させるコンタクトホールを形成する工程と、第１エッチング停止膜を除去する工程と、ハードマスク用第１導電膜と同一の導電膜を形成し、平坦化を行ってコンタクトプラグを形成する工程と、第３層間絶縁膜、ハードマスク用第２導電膜、反射防止膜を順次形成する工程と、反射防止膜をパターニングする工程と、反射防止膜をエッチングマスクとしてハードマスクをパターニングする工程と、第２エッチング停止膜が露出するまでエッチングしてトレンチを形成する工程と、ハードマスク用第２導電膜と同一の導電膜を形成し、平坦化を行って金属配線を形成する工程とを含む。 （もっと読む）

【課題】
【解決手段】第一の限界寸法を有すると共に側壁を備えたエッチマスク特徴部を有するエッチマスクをエッチ層上に有するエッチスタック内で、エッチ層に特徴部を形成する方法を提供する。第一の限界寸法未満の第二の限界寸法を有する堆積層特徴部を形成するために、周期的限界寸法低減を実行する。各周期は、エッチマスク特徴部の、垂直な側壁を含む露出面に、堆積層を堆積させるための堆積段階、及び垂直な側壁上に選択的堆積を残して堆積層をエッチバックするためのエッチング段階を含む。第一の限界寸法未満の第三の限界寸法を有するエッチ層特徴部がエッチ層内にエッチングされる。 （もっと読む）

【課題】レーザ光によって加工を行う際に、被加工部分以外の部分が悪影響を受けない配線装置を提供する。
【解決手段】基板３０１上に、シリコン酸化膜からなる下部絶縁層３０２と、Ａｌからなる下部配線層３０３と、ポリイミドからなる上部絶縁層３０４と、Ａｌからなる上部配線層３０６とを有する。上記下部配線層３０３と、上部配線層３０６とが、接続配線３０８によって電気的に接続されている。下部絶縁層３０２は基板３０１に比べ熱伝導率が高く上部絶縁層３０４の開口形成時にレーザによる下部配線層３０３に溜った熱を放熱し下部配線層３０３の溶解や剥がれを防ぐ。 （もっと読む）

【課題】 銅配線の下方に位置する下部配線がレイアウト上の制約を受けず、しかも、実効誘電率のばらつきが低減される半導体装置の製造方法と半導体装置を提供する。
【解決手段】 半導体基板１上にビアプラグが形成される絶縁膜としてＳｉＯＣ膜５が形成され、銅配線が形成される絶縁膜としてそのＳｉＯＣ膜よりもエッチング選択比の高い有機膜６が形成される。ＳｉＯＣ膜には開口部１４が形成され、有機膜に溝１３が形成される。次に、開口部と溝を充填する銅膜が形成されて、開口部にビアプラグ１５ｂが形成され、溝に銅配線１５ａが形成される。次に、有機膜を除去して最終的に銅配線の側方を充填するようにＬｏｗ−ｋ膜としてのＭＳＱ膜を形成することによって、銅配線とビアプラグを備えた半導体装置が得られる。 （もっと読む）

【課題】デュアルダマシン溝（接続孔）内への異物の残留を回避し、配線接続の信頼性および半導体装置性能の向上を図る。
【解決手段】第４配線層の配線３３上に絶縁膜３４〜３８を順次形成し（絶縁膜３４，３６，３８はシリコン窒化膜からなる。絶縁膜３５，３７はシリコン酸化膜からなる）、絶縁膜３８に溝パターン４０ａ、４０ｂをフォトリソグラフィを用いて転写する。絶縁膜３８の溝パターン４０を埋め込む反射防止膜４１を形成し、さらに孔パターン４３を有するレジスト膜４２を形成する。レジスト膜４２の存在下でエッチング処理を施し、絶縁膜３８，３７，３６および絶縁膜３５の一部に孔パターン４３を転写する。その後、レジスト膜４２，反射防止膜４１を除去し、絶縁膜３８をマスクとして溝パターン４０を絶縁膜３７に、孔パターン４３を絶縁膜３５に転写する。 （もっと読む）

【課題】 ビアファースト方法を用いたデュアルダマシン配線の形成において、ビアホール内を充填するダミープラグを高精度に形成する。
【解決手段】 スピン塗布法によりキャップ層１０６上およびビアホール１１０を埋設する樹脂膜１１を形成する。そして、２００℃程度の温度でベーク処理を施した後に、水素ガス、あるいは水素ガスと不活性ガスとの混合ガスをプラズマ励起し、水素活性種である水素プラズマ１３を樹脂膜１１表面に照射して行う樹脂膜１１のエッチバックによりキャップ層１０６表面の不要な樹脂膜１１を除去し、ビアホール１１０を充填するダミープラグ１２を形成する。ここで、不活性ガスとしてＡｒガスあるいはＨｅガスが好適である。 （もっと読む）

【課題】ダマシン構造およびデュアルダマシン構造の形成、リソグラフィーのやり直しなどリワークの際において使用する反射防止膜および埋め込み材の除去液を提供する。
【解決手段】有機酸及び有機溶媒からなる群から選ばれる少なくとも１種、並びにフッ化水素（ＨＦ）を含む、シリコンを含む反射防止膜および埋め込み材を取り除く除去液；並びにこれらを用いた反射防止膜および/又は埋め込み材の除去方法。 （もっと読む）

【課題】 レジストパターン倒れ等の加工プロセスの問題を回避することのできる半導体装置の製造方法及び半導体装置を提供する。
【解決手段】 半導体装置の製造方法は、半導体基板上に、第１の被パターニング部材を形成する工程と、前記第１の被パターニング部材をパターニングして、並列な複数のライン状のパターンと、前記ライン状のパターンの少なくとも一端側に、前記複数のライン状のパターンを連結する連結部とを形成する工程と、前記ライン状のパターンと前記連結部との間をエッチングして、前記ライン状のパターンと前記連結部との間を分離する工程と、を備える。 （もっと読む）

【課題】半導体装置における絶縁破壊を抑制する技術を提供する。
【解決手段】半導体装置は、半導体基板（不図示）と、半導体基板上に形成された層間絶縁膜１０２と、層間絶縁膜１０２上に設けられている多層絶縁膜１４０とを備える。この半導体装置は、多層絶縁膜１４０を貫通して設けられ、Ｃｕ膜１２０およびバリアメタル膜１１８を含む導電体を備える。バリアメタル膜１１８は、Ｃｕ膜１２０の側面および底面を覆うように設けられている。この半導体装置は、多層絶縁膜１４０と導電体（Ｃｕ膜１２０およびバリアメタル膜１１８）との間に設けられている絶縁膜１１６を備える。 （もっと読む）

【課題】 従来技術による金属ゲート電極形成ではシリコン基板が大口径化した場合、ウェハ面内、及び疎密間での寸法及び形状のばらつきが大きくなるという課題があった。
【解決手段】 本発明は、タングステンゲートエッチングにおいて、寸法のウェハ面内均一性に優れた電極形成可能とした半導体装置の製法であって、具体的には、シリコン基板１０１にゲート絶縁膜としてシリコン酸化膜１０２、高誘電体膜（Ｈｉｇｈ−ｋ膜）１０３、ゲート電極材料としてタングステン膜１０４、マスク膜としてシリコン窒化膜１０５を順に成膜する。反射防止膜１０６を塗布し公知のリソグラフィ技術によりパターンを形成し、この基板を反射防止膜１０６、シリコン窒化膜１０５を一般的な条件でエッチングした後、タングステン膜をシリコン基板の中央と外周のプラズマ密度の比を３〜４：１の条件で残膜が３〜５ｎｍになるまでエッチングを行い、最後に残りのタングステン膜をプラズマ密度の比が中央：外周＝１：１の条件でエッチングを行うこと方法である。 （もっと読む）