説明

Fターム[5F033QQ02]の内容

半導体集積回路装置の内部配線 (234,551) | パターン形成方法,基板,導電膜,絶縁膜の処理方法 (47,095) | 露光 (971) | 反射防止に関するもの (535)

Fターム[5F033QQ02]の下位に属するFターム

Fターム[5F033QQ02]に分類される特許

121 - 140 / 196


【課題】ゲートハードマスクの損失を最小化し、かつ、コンタクトホールのオープン不良現象の改善に適した半導体素子の製造方法を提供すること。
【解決手段】本発明の半導体素子の製造方法は、基板21上に第1パターンG’を形成するステップと、該第1パターン上に酸化膜を形成するステップと、該酸化膜上にハードマスク層を形成するステップと、該ハードマスク層を第1基板温度でエッチングするステップと、前記酸化膜をエッチングして第2パターンを形成するステップとを含み、前記酸化膜のエッチングの際、第1基板温度より更に高い第2基板温度でフッ素(F)及び炭素(C)を含有しているガスをメインエッチングガスとして用いる。 (もっと読む)


【課題】Cu層とAl含有層とを接続する際に生じるCu−Al相互拡散による配線抵抗上昇を防止できるようにする。
【解決手段】Cu材により構成される金属層10と、Al材により構成される金属層14との間に、金属層10側から金属層14側にかけて、Ti層20a、TiOx層20b、TiN層20c、Ti層20dの順に構成する。 (もっと読む)


【課題】プラズマダメージの影響を抑止するシール層を用いて、ビア抵抗を増大させることなく信頼性不良を低減することを可能とする。
【解決手段】層間絶縁膜11に凹部(ビアホール13、配線溝14)を形成する工程と、前記凹部の内面にアルキル基を有するシラン系のガスをプリカーサとして用いたシール層15を形成する工程と、前記シール層15に対して電子線キュアもしくは紫外線キュアを行う工程と、前記凹部に導電体17を埋め込む工程とを備えたことを特徴とする。 (もっと読む)


【課題】ダマシン構造の金属配線形成において、バリアメタル膜形成工程を省略し、タングステンのグレインサイズを大きくし、電気抵抗の低いタングステン配線を形成する方法を提供する。
【解決手段】半導体基板の上部に絶縁膜及びグルー膜を形成する段階と、上記グルー膜及び絶縁膜の一部を除去してトレンチを形成する段階と、トレンチ側壁に絶縁膜を形成する段階と、トレンチ内部をクリーニングする段階と、ALD法により核生成を行う段階と、トレンチ及びグルー膜を含む上記半導体基板の上部にCVD法によりタングステン膜を形成する段階と、上記絶縁膜が露出されるまで研磨工程を実施してダマシン構造のタングステン配線を形成する段階からなる。 (もっと読む)


【課題】半導体装置のゲートパターンの寸法精度を高める。
【解決手段】被加工膜に所定のパターンを形成する際に、被加工膜上に、第1の膜、第2の膜、および第3の膜がこの順で積層された積層ハードマスク膜を形成し(S100)、微細パターン用レジスト膜を用いて第2の膜をエッチングストッパとして第3の膜に細幅ラインパターンを形成し(S102)、微細パターン用レジスト膜を除去する(S104)。つづいて、再度レジスト膜を用いた露光を行い(S106〜S110)、第2の膜、第1の膜および被加工膜を順次選択的にドライエッチングして被加工膜を所定のパターンに形成する(S112)。その後、被加工膜上に残った第1の膜を除去する(S114)。 (もっと読む)


【課題】ウェハ間や同一ウェハ内において、配線抵抗の増加や、コンタクト抵抗の増加等を抑制することができる半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、半導体基板上に第1絶縁膜と第2絶縁膜とを含む積層膜が形成された被処理基板を、エッチング装置内に配置し、前記第1絶縁膜と前記第2絶縁膜を同一エッチング装置内においてエッチングする工程を有し、
前記第1絶縁膜が窒素含有膜からなり、前記第2絶縁膜がSiOCH膜等からなり、前記工程において、前記第1絶縁膜のエッチングガスおよび前記第2絶縁膜のエッチングガスとしていずれも、CxFyで表されるフルオロカーボンを含むガスを用いることを特徴とする。 (もっと読む)


【課題】多孔質低k誘電体層内にデュアルダマシン特徴を形成する方法が提供される。
【解決手段】多孔質低k誘電体層内に、ビアが形成される。多孔質低k誘電体層の上に、有機平坦化層が形成され、該有機層は、ビアを満たす。有機平坦化層の上に、フォトレジストマスクが形成される。CO2 含有エッチングガスを提供すること、および該CO2 含有エッチングガスから、有機平坦化層をエッチングするプラズマを生成すること、を含むプロセスによって、有機平坦化層内に、特徴がエッチングされる。有機平坦化層をマスクとして使用し、多孔質低k誘電体層内に、トレンチがエッチングされる。有機平坦化層は、剥ぎ取られる。 (もっと読む)


【課題】被エッチング膜としてのSi含有低誘電率膜をF含有ガスでエッチングした後、エッチングマスクを除去するまでの間にSi含有低誘電率膜の被エッチング部分がNH系ガスに曝されてもダメージを回復させることができ、電気的特性および信頼性に優れた半導体装置を製造することができること。
【解決手段】半導体基板に形成されたSi含有低誘電率膜に所定の回路パターンを有するエッチングマスクを形成し、エッチングマスクを介してSi含有低誘電率膜をF含有ガスによりエッチングして溝または孔を形成し、エッチングの後、NHガスを用いたアッシングによりエッチングマスクを除去し、その際に生成された生成物を除去し、その後エッチングマスクを除去する工程までの工程によりSi含有低誘電率膜に入ったダメージを所定の回復ガスを供給することにより回復させる。 (もっと読む)


【課題】 トレンチ及びビアを有する相互接続構造体、並びにその製造方法を提供すること。
【解決手段】 層間誘電体(ILD)材料内に相互接続構造体を形成する方法であって、この方法は、ILD材料内に1つ又は複数のビア開口部を生成するステップと、1つ又は複数のビア開口部の少なくとも1つを覆う第1のライナを形成するステップと、第1のライナで覆われている1つ又は複数のビア開口部の少なくとも1つの上に1つ又は複数のトレンチ開口部を生成するステップと、トレンチ開口部及び第1のライナの少なくとも一部を覆う第2のライナを形成するステップとを含む。この方法により形成される相互接続構造体も提供される。 (もっと読む)


【課題】ビアの密度の変動による上部配線の厚さの変動を低減し、歩留りや信頼性の高い半導体装置を提供することを目的としている。
【解決手段】埋め込みプラグ107を形成後、埋め込みプラグ107を成長させるか、もしくは、埋め込みプラグ107の表面に貼り付けプラグを形成することにより、ビアの密度が高い領域で発生している第2絶縁膜104の表面と埋め込みプラグ107の表面の段差が緩和もしくは解消され、反射防止膜108厚を一定とすることができるので、ビアの密度の変動により上部配線の厚さが変動する現象を低減することができ、歩留りや信頼性の高い半導体装置を提供することができる。 (もっと読む)


【課題】本発明は、被加工膜の加工形状の悪化やパターンの荒れを低減し、設計デザインに対し忠実で、且つデュアルダマシン工程等にも適用可能な半導体装置の製造方法を提供することを目的とする。
【解決手段】被加工膜2上に、膜の塗布、加熱硬化を行うことで、少なくとも1以上の膜よりなる加工用マスク層(下層有機膜3及び中間層5)を形成し、加工用マスク層のうち少なくとも1つの膜に対しハードニング処理を行う加工用マスク層形成工程と、加工用マスク層上に露光用レジスト膜を塗布し、露光現像することでレジストパターン6を形成し、当該レジストパターン6をマスクに加工用マスク層をエッチングする加工用マスク層エッチング工程と、加工用マスク層エッチング工程で形成された、加工用マスク層のパターンをマスクに被加工膜2をエッチングする被加工膜エッチング工程とを備える。 (もっと読む)


ある実施形態によれば、プラズマリアクタにおいて、有機平坦化層をマスキングするハードマスクを覆うフォトレジストマスク構造を含むレジスト構造の有機平坦化層にトレンチをエッチングする方法が提供される。これには、プラズマリアクタに、N、H及びOを含むエッチャントガス化学物質を導入する工程と、マスクした有機平坦化層を、エッチャントガス化学物質から形成されたプラズマを用いて、エッチングする工程とが含まれる。これには、1回のエッチング工程で、平坦化層を通してエッチングしてトレンチを形成する工程が含まれる。
(もっと読む)


【課題】基板に形成されたシリコン、炭素、酸素及び水素を含む低誘電率膜に埋め込まれた有機膜を、前記低誘電率膜へのダメージを抑えながらエッチングすることを提供する。
【解決手段】基板例えば半導体ウエハWに形成された低誘電率膜である多孔質SiCOH膜24に埋め込まれた有機膜31を、二酸化炭素を含む処理ガスをプラズマ化して得たプラズマによりエッチングする。前記処理ガスをプラズマ化すると、二酸化炭素イオンが生成し、この二酸化炭素イオンは有機膜31中の炭素と反応するので、当該有機膜31をエッチングすることができる。一方二酸化炭素イオンは、前記多孔質SiCOH膜24とは反応しにくく、当該多孔質SiCOH膜24中のシリコンと炭素との結合は切断されにくいので、結果として前記多孔質SiCOH膜24へのダメージを抑えることができる。 (もっと読む)


プラズマエッチング方法は、重合エッチングプロセスガスを用いて、ワークピース上のフォトレジストマスクにプラズマエッチング工程を実施するものであり、重合エッチングプロセスガスは、エッチング工程中に該フォトレジストマスクの表面に保護ポリマー層として堆積するプラズマ重合種を生成するものであり、エッチング工程後及びフォトレジストマスク除去前に、(a)RFプラズマソース電力をチャンバに結合し、一方で、RFプラズマバイアス電力をチャンバに実質的に結合しないことにより、ポリマー材料を含む種類の残渣を、該チャンバの天井を含むチャンバ表面から除去し、該残渣がチャンバ表面から除去されるまで、水素含有ガスをチャンバに導入し、(b)RFプラズマバイアス電力をチャンバに結合し、一方で、RFプラズマソース電力をチャンバに実質的に結合しないことにより、保護ポリマー層を、フォトレジストマスクの表面から除去し、ポリマー層が、フォトレジストマスクの表面から除去されるまで、酸素及び一酸化炭素を含むプロセスガスをチャンバに導入する工程と含む。
(もっと読む)


【課題】高周波パワーに拘わらず、基板に直接または基板上に形成された膜に対して面内均一性良くトレンチのエッチングを行うことができるプラズマエッチング方法を提供すること。
【解決手段】基板または基板上に形成された層間絶縁膜等の膜にトレンチを形成するにあたり、第1電極および第2電極が上下に対向して設けられた処理容器内に、トレンチが形成されるべき基板を配置させ、処理容器内にエッチングのための処理ガスを導入し、第1電極および第2電極のいずれかに高周波電力を印加してプラズマを生成させ、いずれかの電極に直流電圧を印加してプラズマエッチングによりトレンチを形成する。 (もっと読む)


【課題】デュアルダマシン法により形成された埋め込み配線を有する半導体集積回路装置の製造工程において、銅配線の接続部分での接続特性の信頼性の向上した埋め込み配線を形成する。
【解決手段】接続孔25Aおよび配線溝28を形成し、接続孔25Aおよび配線溝28の側壁および底部にバリア導電性膜31Aを成膜した後、接続孔25Aの底部のバリア導電性膜31Aを除去し、さらに接続孔25A下の埋め込み配線15の一部を掘り込む。その後、接続孔25Aおよび配線溝28の深さ方向におけるスパッタリング粒子の指向性を向上させた条件下で、スパッタリング法にて配線溝28および接続孔25A内を含む層間絶縁膜19上にタンタル膜を堆積し、配線溝28の底部のバリア導電性膜31Aの膜厚を増加し、接続孔25Aの底部を再びバリア導電性膜31Aで覆う。 (もっと読む)


【課題】パターンのCD変異を減らすことが可能な半導体素子の微細パターン形成方法を提供すること。
【解決手段】被エッチング層を有する半導体基板上に第1ポリシリコン膜28とバッファ酸化膜29を順次形成し、さらに第2ポリシリコン膜30、研磨停止膜31及び第1酸化膜32が積層された構造のハードマスクを形成する。ハードマスクの側面に窒化膜スペーサ35を形成し、全体に第2酸化膜36を形成する。第2酸化膜、窒化膜スペーサ及び第1酸化膜を研磨し、前記研磨停止膜と窒化膜スペーサを除去する。第2ポリシリコン膜と第2酸化膜をマスクとしてバッファ酸化膜をエッチングする。第2酸化膜を除去し、第2ポリシリコン膜とバッファ酸化膜をマスクとして第1ポリシリコン膜をエッチングし、第2ポリシリコン膜を除去する。バッファ酸化膜と前記第1ポリシリコン膜をマスクとして被エッチング層をエッチングする。 (もっと読む)


【課題】半導体素子の微細パターンの食刻に用いられる有機系ハードマスク膜の上部に、有機系ハードマスク膜に対する食刻選択比に優れた無機系ハードマスク膜の形成のためのハードマスク用組成物、及びこれを利用して形成されるハードマスクを用いて半導体素子の被食刻層パターンを形成する半導体素子の製造方法を提供する。
【解決手段】無機系ハードマスク用組成物として、ポリ(ボロジフェニルシロキサン)、ポリビニルフェノール、架橋剤、熱酸発生剤及び有機溶媒を含むものを用いる。 (もっと読む)


【課題】 極太ワイヤを有する半導体デバイスと、デュアル・ダマシン・プロセスを使用してそれを製造する方法を提供することにある。
【解決手段】 この方法では、スタック構造内で少なくとも1つの部分ビア(26)がエッチングされ、少なくとも1つの部分ビア(26)の周りにボーダ(32)が形成される。この方法は、少なくとも1つのエッチング・ストップ層(22)までビア・エッチングを続行しながら、選択エッチングを使用して太い配線を形成するステップをさらに含む。 (もっと読む)


【課題】 時間及び費用を低減させる半導体素子の製造方法の提供。
【解決手段】 本発明は半導体素子の製造方法に関し、より詳しくはシリコンが含まれた反射防止膜を形成した後、Oプラズマ工程を行なうことによりハードマスク層のコーティング及び食刻工程は1回のみ行なうようにして工程を単純化させ、時間及び費用を低減させる技術を示す。 (もっと読む)


121 - 140 / 196