【課題】レジスト膜のパターン形状が、例えばＴトップ形状やラウンド形状といった形状不良になる場合に、レジスト膜自体の変更や製造装置の改良をすることなく、容易にレジスト膜のパターン形状を改良できる技術を提供する。
【解決手段】まず、半導体基板に形成された被加工膜上にレジスト膜を塗布した後（Ｓ１０１）、加熱処理を行なう（プリベーク処理）（Ｓ１０２）。そして、レジスト膜の感光を行なう（Ｓ１０３）。続いて、レジスト膜の表面における酸と反応する薬液に半導体基板を浸漬し、その後、半導体基板を乾燥させる（Ｓ１０４）。次に、露光後加熱処理（ＰＥＢ処理）を施した後（Ｓ１０５）、現像処理を行なう（Ｓ１０６）。 （もっと読む）

【課題】マーク領域の下方を有効に利用することが可能な半導体装置を提供する。
【解決手段】この半導体装置は、半導体基板１と、半導体基板１の上方に積層された層間絶縁膜２〜８と、層間絶縁膜２〜８の各層間に形成された配線と、配線上に形成された反射防止膜と、層間絶縁膜８上に形成され、反射防止膜の上方に位置するマークとしてのメタル膜２５と、層間絶縁膜８上に形成された層間絶縁膜９と、層間絶縁膜９上に積層され、メタル膜２５の上方に開口部２６が形成されたパッシベーション膜１０及びポリイミド膜１１とを具備する。 （もっと読む）

【課題】水分および有機物の吸着量の少ないＴＥＯＳ膜を形成する。
【解決手段】ＴＥＯＳおよび酸素（Ｏ_２）を含む混合ガスを反応室５１に供給する工程を有するプラズマＣＶＤ法によって、ステージ５３上に配置された半導体ウエハ１Ｗの主面上にＴＥＯＳ膜を成膜する。反応室５１内に配置されたシャワーヘッド５２の電極には、１３．５６ＭＨｚの高周波電力および３５０ｋＨｚの高周波電力を供給し、酸素とＴＥＯＳとの流量比を、３以上、１０未満とする。このＴＥＯＳ膜の成膜速度が５０ｎｍ／ｍｉｎ以上、１５０ｎｍ／ｍｉｎ以下となるように調整する。 （もっと読む）

【課題】銅配線上に形成される銅バリア絶縁膜の膜種を選択して、銅配線上に形成されている銅バリア絶縁膜を下地の周囲に形成されている絶縁膜に対して選択的なエッチング除去を可能にする。
【解決手段】銅もしくは銅を主体とした導電性材料からなる配線（第１配線１４）と、前記第１配線１４上に形成されたバリア絶縁膜２１と、前記第１配線１４上に形成されたビアホール２６とを備えた半導体装置１において、前記バリア絶縁膜２１はアモルファスカーボンもしくはダイヤモンドライクカーボンからなり、前記ビアホール２６底部の前記バリア絶縁膜２１が選択的に除去されていることを特徴とする。 （もっと読む）

【課題】金属配線の上層のサイドエッチングの発生を抑制することができる、半導体装置の製造方法を提供すること。
【解決手段】Ｔｉ／ＴｉＮ層１６およびＢＡＲＣ層１７の不要な部分を除去するための上層メインエッチング工程では、エッチング条件が、Ｔｉ／ＴｉＮ層１６およびＢＡＲＣ層１７のエッチングレートがＡｌＣｕ層１５のエッチングレートよりも大きくなるような条件とされる。そして、ＡｌＣｕ層１５が露出したことが検出されると、上層メインエッチング工程が終了され、上層オーバエッチング工程が開始される。この上層オーバエッチング工程では、エッチング条件が、Ｔｉ／ＴｉＮ層１６のエッチングレートとＡｌＣｕ層１５のエッチングレートとがほぼ一致するような条件に変更される。 （もっと読む）

【課題】コンタクトホールによるバイポーラトランジスタのエミッタ領域の貫通を防ぐとともに、ＭＯＳトランジスタのソース領域及びドレイン領域のコンタクトを良好にする。
【解決手段】同一のシリコン基板１２に、ＭＯＳトランジスタ及びバイポーラトランジスタが形成されている下地１０上に、ＣＶＤ法によりシリコン酸化膜４０を形成し、シリコン酸化膜上に反射防止膜４５を形成し、その上に、エッチングマスク５１を形成する。反射防止膜及びシリコン酸化膜４７の積層膜に対して、プラズマエッチングを行うことにより、積層膜を貫通するコンタクトホール６０ａおよび６０ｂをそれぞれ設ける。プラズマエッチングとして、反射防止膜を主としてエッチングする第１プラズマエッチングと、反射防止膜及びシリコン酸化膜を主としてエッチングする第２プラズマエッチングと、シリコン酸化膜を主としてエッチングする第３プラズマエッチングとをこの順に行う。 （もっと読む）

【課題】被エッチン膜をエッチング後、犠牲膜等の残存物質を除去する処理を、その残存物質を所定の液に可溶化し、次いで、その所定の液により残存物質を除去することで行う際に、パターンはがれ等のダメージが少ない基板処理方法を提供すること。
【解決手段】基板上に形成された被エッチング膜をエッチング処理して所定パターンを形成する工程と、エッチング処理を終了した後に残存する物質を所定の液に対して可溶化するように変性させる工程と、次いで、パターンが形成された被エッチング膜の表面をシリル化処理する工程と、その後、所定の液を供給して変性された物質を溶解除去する工程とを有する。 （もっと読む）

【課題】配線厚さのばらつきが抑えられた半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、エッチングストッパー膜１２の上に層間絶縁膜１３及びキャップ絶縁膜１４を順次形成する工程と、キャップ絶縁膜１４上に接続孔１８のパターンが形成された第１のハードマスク１５を形成する工程と、キャップ絶縁膜１４及び層間絶縁膜１３をエッチングしてエッチングストッパー膜１２に達する接続孔１８を形成する工程と、第１のハードマスク１５の一部を除去して配線溝のパターンが形成された第２のハードマスク５３を形成する工程と、キャップ絶縁膜１４及び層間絶縁膜１３をエッチングして配線溝を形成する工程と、エッチングストッパー膜１２の接続孔１８の下に位置する部分に開口を形成する工程とを備えている。ハードマスクは層間絶縁膜１３及びキャップ絶縁膜１２に対してエッチング選択性を有する材料で構成される。 （もっと読む）

【課題】本発明は、金属配線構造を形成する方法を提供する。
【解決手段】半導体基板上に第１の絶縁層及び第２の絶縁層を順に形成し、第２の絶縁層と第１の絶縁層とを順次に選択的にエッチングしてコンタクトホールを限定し、第２の絶縁層の上とコンタクトホールの内側に延長する第１の金属層を形成し、第１の金属層をパターニングして第２の絶縁層を露出させ、パターンが形成された第１の金属層をエッチングマスクとして用いて、十分な時間の間第２の絶縁層を選択的にエッチングして第１の絶縁層を露出させ、コンタクトホール内の金属プラグを露出させ、伝導性充填物質で露出した金属プラグ内のシームを充填し、その金属プラグ上に第２の金属層を形成する。これにより、バックエンドプロセス工程が完了された後の装置の収率を減らす恐れのある金属欠陥（例えば、金属線短絡）を減少させることができる。 （もっと読む）

【課題】化学機械的研磨を利用した自己整列コンタクトパッド形成方法を提供する。
【解決手段】半導体基板上に導電ライン及び絶縁キャッピング層のスタック、スペーサ、及びキャッピング層の上面を露出する絶縁層の構造を形成し、キャッピング層を選択的に部分エッチングしてダマシン溝を形成し、溝を充填する第１エッチングマスクを形成した後、第１エッチングマスク及び絶縁層部分を複数個横切って露出する開口領域を有する第２エッチングマスクを形成し、第２及び第１エッチングマスクに露出された絶縁層部分を選択的にエッチングして複数個の開口孔を共に形成し、第２エッチングマスクを除去した後、開口孔を充填する導電層を形成し、キャッピング層を研磨終了点として利用して導電層をＣＭＰするが、残留する第１エッチングマスクが研磨中に共に除去されるようにして自己整列コンタクトパッドでノード分離する。 （もっと読む）

【課題】 ＣＤ制御を可能にし且つセルのライン間のスペースを異にするための半導体素子の微細パターン形成方法の提供。
【解決手段】 半導体基板の上部に第１酸化膜、下部反射防止膜及び第１感光膜パターンを形成した後、前記第１感光膜パターンをマスクとして前記下部反射防止膜及び前記第１酸化膜をエッチングする段階と、前記第１感光膜パターン及び前記下部反射防止膜を除去した後、全体構造の上部に窒化膜を蒸着する段階と、前記窒化膜を全面エッチングして前記第１酸化膜の側壁にスペーサを形成する段階と、全体構造の上部に第２酸化膜を蒸着した後、研磨して平坦化させる段階と、全体構造の上部に第２感光膜パターンを形成した後、前記第２感光膜パターンをマスクとして前記窒化膜を除去して酸化膜パターンを形成する段階とを含む、半導体素子の微細パターン形成方法を提供する。 （もっと読む）

【課題】 ＣＤシフトの疎密差を含めた面内均一性に優れたプラズマエッチング装置を提供する。
【解決手段】 被処理体１にプラズマ処理を行う処理室２６と、被処理体を保持し内部に被処理体の２箇所の温度を制御できる温度制御手段６２−１,６２−２,６６−１,６６−２を有する被処理体保持台２８と、処理ガスを供給するための少なくとも２つのガス供給源（図示省略）と、処理ガス３６−１，３６−２を処理室２６に導入する２箇所のガス導入口３０―１，３０―２と、ガス導入口から導入する処理ガスの組成あるいは流量と被処理体保持台の内部に設けられた温度制御手段による制御温度とをそれぞれ独立して制御する制御手段（図示省略）と、処理室２６内に電磁波を供給する電磁波供給手段５２とを有し、ガス導入口から導入する処理ガスの組成あるいは流量と、温度制御手段による制御温度とを、それぞれ独立して制御するプラズマエッチング装置。 （もっと読む）

デュアル・ダマシン構造を製造するためのフォトマスク、およびこれを形成する方法が提供される。多層ステップ・アンド・プリント（ＳＦＩＬ）テンプレートの製造方法は、基板と金属化層と第１のレジスト層とを含むブランクを提供するステップとを含んでいる。デュアル・ダマシン構造の金属層パターンは、リソグラフィ・システムを使用して基板内に第１の深さで形成される。ブランクから第１のレジスト層が除去され、第２のレジスト層が塗布される。リソグラフィ・システムを使用して、第１のパターンが第２の深さにエッチングされると同時に、第１の深さでデュアル・ダマシン構造のバイア層パターンが形成される。第１および第２のパターンは、ＳＦＩＬ工程を使用してデバイスの多層内に形成されるべきフィーチャに対応している。
（もっと読む）

【課題】深さの異なるコンタクトプラグ形成方法において、コンタクトプラグの抵抗増加を防止し、半導体基板のエッチングされる量を最小にする方法を提供する。
【解決手段】相異なるエッチングターゲットｔ１，ｔ２を有する、均一でない厚さの反射防止膜３４およびゲートを露出させるコンタクトプラグが形成される領域と半導体基板を露出させるコンタクトプラグが形成される領域に、反射防止膜の厚さの不均一を利用した第１エッチング工程、エッチング停止膜２６をエッチング停止膜として利用した第２エッチング工程、およびＷＳｉ１８をエッチング停止膜として利用した第３エッチング工程を行う。 （もっと読む）

【課題】低誘電率誘電体材料などからなる層間絶縁膜を用いた多層配線構造を有する半導体装置において、機械的ストレス又は熱的ストレスに起因する層間絶縁膜のクラック又は剥離等を確実に防止する。
【解決手段】半導体基板のチップ領域の外周部にシールリング４が設けられていると共に、当該チップ領域におけるシールリング４の近傍にチップ強度強化用構造体５が設けられている。チップ強度強化用構造体５は複数のダミー配線構造（例えばダミー配線構造５Ａ〜５Ｅ等）から構成されている。各ダミー配線構造５Ａ〜５Ｅ等はそれぞれ、最下層及び最上層の配線層のいずれか一方のみを含むか又はいずれも含まない２層以上の配線層に亘ってビア部を介して連続的に形成されている。 （もっと読む）

【課題】 深さの異なるコンタクトホールを同時に形成する場合にも、高抵抗化や接続不良等を無い高品質なコンタクトホールを形成する。
【解決手段】 半導体基板１０の表面側に、有機系の絶縁材料からなる第１層膜１８、無機系の絶縁材料からなる第２層膜１９の２層構造を有する層間絶縁膜１７が形成される。ソース・ドレイン拡散領域１１及びゲート電極１４に達するコンタクトを形成するため、この層間絶縁膜１７にコンタクトホールが形成される。第２層膜１９のエッチングは、Ｃ４Ｈ８系のガスで行うと、エッチングは第１層膜１８と第２層膜１９の界面で止まる。次にエッチングガスをＮＨ３系のガスに切り替えて、第１層膜１８のエッチングを行う。 （もっと読む）

【課題】半導体装置の銅配線間の容量低減を実現すると同時に絶縁破壊耐性を向上させ、さらにミスアライメント・ビアを対策する。
【解決手段】基板上の絶縁膜１７上に、銅を主成分として含む配線２６を形成する。それから、リザーバーパターン用絶縁膜２１、２２及びバリア絶縁膜２９を形成し、配線２６の上面および側面上と絶縁膜１７及び絶縁膜２９上に銅の拡散を抑制または防止する機能を有する絶縁膜３１を形成する。その後、低誘電率からなる絶縁膜３６及び絶縁膜３７を成膜する。その際、配線２６の隣接配線間において、対向する配線側面の上方での堆積速度が下方での堆積速度より大きくなるように絶縁膜３６を形成し、エアギャップを形成する。最後に、層間ＣＭＰによって、絶縁膜３７を平坦化する。 （もっと読む）

【課題】
ガス透過性が異なる膜を含む多層膜において、パターン差を低減し均一な加工を行うプラズマ処理方法およびそれを用いた半導体装置の製造方法を提供する。
【解決手段】
マスク１と上層膜２と下層膜３が積層されている構造において、上層膜２をプラズマ１０によりエッチングした後、下層膜３をエッチングする前に下層膜３からの脱ガスを待つステップを有する。 （もっと読む）

【課題】
金属膜のサイドエッチを抑制し、良好な形状の配線を形成することができる半導体装置の製造方法を提供すること。
【解決手段】
本発明の半導体装置の製造方法は、半導体基板上に金属膜を形成し、金属膜上にハードマスクを形成し、得られた基板を処理チャンバー内に設置し、前記処理チャンバー内を所定圧力に減圧し、前記処理チャンバー内にエッチングガスを供給すると共に、前記処理チャンバー内にプラズマを生成して金属膜をパターニングする工程を備え、前記エッチングガスが、不飽和炭化水素ガスを含むことを特徴とする。 （もっと読む）

【課題】半導体素子のビアファーストを用いたデュアル・ダマシン構造のパターニングの方法において、レジスト汚染と低ｋ誘電体絶縁材料の損傷を避けるか、少なくとも最小にする方法を提供する。
【解決手段】低ｋ誘電体絶縁層５にエッチングによりホールを形成し、ホールにギャップ充填材料を堆積し部分的に除去する。この上に金属ハードマスク８と結像材料９を堆積し、トレンチパターンを金属ハードマスクに形成する。結像材料とギャップ充填材料を除去し、金属ハードマスクを用いて無酸素プラズマにより低ｋ誘電体絶縁層をエッチングすることによりトレンチを形成する。トレンチとホールにバリア層と銅を堆積し平坦化する。 （もっと読む）