【課題】側壁部の形成の基礎となるパターンをレジストにより形成する場合であっても、側壁部の傾きを抑制できる微細パターンの形成方法を提供する。
【解決手段】基板上に形成されたエッチング対象層の上に有機膜を形成する有機膜形成ステップと、有機膜上にレジスト膜を形成し、このレジスト膜をパターニングするパターニングステップと、パターニングされたレジスト膜から露出する有機膜と、パターニングされたレジスト膜とを覆うように酸化シリコン膜を常温にて堆積する堆積ステップと、基板を加熱して酸化シリコン膜に引っ張り応力を生じさせる加熱ステップと、処理ステップの後に、パターニングされたレジスト膜の側壁に酸化シリコン膜が残るように当該酸化シリコン膜をエッチングする第１のエッチングステップと、パターニングされたレジスト膜を除去する除去ステップとを含む、微細パターンの形成方法が開示される。 （もっと読む）

【課題】 フォトリソグラフィ工程の解像限界内で、具現可能なサイズのパターンを利用して超微細な幅及び間隔を持つ高密度パターンを形成できる配置構造を持つ半導体素子及びその半導体素子パターン形成方法を提供する。
【解決手段】 半導体素子は、コネクション領域に隣接するメモリセル領域を含む基板、メモリセル領域からコネクション領域まで第１方向に延びて配され、第１ライン幅及び第１ライン間隔を持つ複数の第１導電ライン、第１導電ラインそれぞれに連結されるように配され、第２ライン幅及び第２ライン間隔を持つ複数の第２導電ライン、コネクション領域に配され、第１導電ラインに電気的に連結された複数のパッド、を備える。半導体素子上のパターン形成方法は、微細ライン幅及び間隔を提供するために２段階のスペーサ形成工程を含むことができる。 （もっと読む）

【課題】コンタクトホールの形状制御が容易な半導体装置の製造方法を得る。
【解決手段】実施形態の半導体装置の製造方法は、基板1上にゲート絶縁膜2、ゲート電極3,4、第１ハードマスク5を形成し、第１ハードマスクをパターンニングして第１マスクを形成し、これをマスクにゲート電極及びゲート絶縁膜を基板が露出するまでエッチングしラインパターンを形成し、露出した基板及び第１マスクを覆うようにライナー膜7を形成する。更にライナー膜に覆われたラインパターンの間隙を有機系絶縁膜で埋め込み、少なくともライナー膜が露出するまで有機系絶縁膜を平坦化してその上に第２ハードマスク9を形成し、第２ハードマスクを第１マスクと交差するようにパターンニングして第２マスクを形成し、第１及び第２マスクをマスクに有機系絶縁膜をライナー膜が露出するまでエッチングしてコンタクトホールを形成する。 （もっと読む）

【課題】ラインパターン構造物の形成方法を提供すること。
【解決手段】ラインパターン構造物及びその形成方法において、ラインパターン構造物は切断部位を含むライン形状を有する少なくとも１つの第１ラインパターンを含む。最外郭に位置する前記第１ラインパターンと隣り合って前記第１ラインパターンと平行した延在ラインと、前記第１ラインパターンの切断部位と隣接する領域で前記第１ラインパターン方向へ向かうように前記延在ラインから突出された少なくとも１つの突出パターンを含む２つの第２ラインパターンを含む。前記ラインパターン構造物は不良が減少し、簡単な工程を通じて形成されてもよい。 （もっと読む）

【課題】プローブの先端が電極パッドから外れてしまうことによる測定不良を十分に抑制する。
【解決手段】半導体装置（例えば、半導体ウェハ２００）は、複数層の配線層と、相互に隣り合う配線層の間に介在する層間絶縁膜と、を含む多層配線層９０を有する。更に、多層配線層９０上に形成された無機絶縁膜（例えば、酸化膜４と酸化窒化膜５との積層膜）と、無機絶縁膜上に形成された有機絶縁膜６とを有する。更に、多層配線層９０の複数層の配線層のうち、最上層でない配線層（例えば、最下層の配線層）に形成された電極パッド４０と、有機絶縁膜６、無機絶縁膜、及び、多層配線層９０において、電極パッド４０上に位置する部位に形成された開口４１と、を有する。 （もっと読む）

【課題】トレンチ構造のトランジスタセルがマトリクス状に多数個形成され、そのゲート電極に金属膜からなるゲート配線がコンタクトされる半導体装置でも、ゲート耐圧を充分に高くすることができる構造の半導体装置を提供する。
【解決手段】半導体層１に凹溝１１が形成され、その凹溝１１内にゲート酸化膜４が形成され、その凹溝１１内にポリシリコンなどからなるゲート電極５が設けられるトレンチ構造のトランジスタセルがマトリクス状に配列されたセル領域１０を有している。そして、金属膜からなるゲート配線９とコンタクトするため、ゲート電極５と連続してゲートパッド部５ａが設けられるが、そのゲートパッド部５ａが凹溝１１と同時に設けられる凹部１２内に形成されている。 （もっと読む）

【課題】半導体装置の配線間容量を低減する。
【解決手段】半導体装置の製造方法は、基板の上方に絶縁膜を形成する工程と、絶縁膜を貫通する第１の溝及び絶縁膜の内部で終端する第２の溝を絶縁膜に形成する工程と、絶縁膜の内部で終端する配線溝を絶縁膜に形成する工程と、第１の溝の表面及び配線溝の表面に第１の金属膜を形成するともに、第２の溝の上方を覆うように第１の金属膜を形成する工程と、第１の溝及び配線溝に第２の金属膜を埋め込む工程と、を備える。 （もっと読む）

【課題】 メモリセルアレイ領域と周辺回路領域との配線溝の深さを最適化する。
【解決手段】 本発明の一態様の半導体装置の製造方法によれば、レジストパターンをマスクとして芯材膜を加工する工程と、前記芯材膜上に被加工膜とエッチング選択比がある側壁膜を形成する工程と、前記側壁膜を異方性エッチング工程により加工する工程と、前記芯材膜を前記側壁膜と選択的に除去する工程と、第１領域の前記側壁膜上および前記被加工膜上に絶縁膜を第１の膜厚を有するように形成し、第２領域の前記被加工膜上に前記絶縁膜を第２の膜厚を有するように形成する工程と、を備えている。さらに、前記第２領域においてフォトリソグラフィ工程によりレジストパターンを形成する工程と、前記第１領域における前記側壁膜と前記第２領域における前記レジストパターンとをマスクとして前記絶縁膜および前記被加工膜を加工し、前記被加工膜に配線溝を形成する工程と、を備えている。 （もっと読む）

【課題】配線の洗浄液への溶解を低減する配線構造の形成方法を提供する。
【解決手段】絶縁層１３に犠牲配線溝２１及び主配線溝３１を形成し、犠牲配線溝２１及び主配線溝３１内にバリア層１６を形成し、バリア層１６が形成された犠牲配線溝２１及び主配線溝３１内に導電層１７を埋め込んだ後に、絶縁層１３上の導電層１７の部分を研磨する工程と、犠牲配線溝２１及び主配線溝３１内の露出したバリア層１６及び導電層１７の表面を洗浄する工程と、を備え、研磨する工程の後における絶縁層１３の平面視において、犠牲配線溝２１内のバリア層１６の部分の面積と導電層１７の部分の面積との比Ｓ１が、主配線溝３１内のバリア層１６の部分の面積と導電層１７の部分の面積との比Ｓ２よりも大きくなる。 （もっと読む）

【課題】活性層の上に電極パッドを形成する場合に生じる問題を解決し、オン抵抗の上昇を抑えた窒化物半導体装置を実現できるようにする。
【解決手段】窒化物半導体装置は、活性領域１０２Ａを有する窒化物半導体層積層体１０２と、活性領域の上に互いに間隔をおいて形成されたフィンガー状の第１の電極１３１及び第２の電極１３２とを備えている。第１の電極の上に接して第１の電極配線１５１が形成され、第２の電極の上に第２の電極配線１５２が接して形成されている。第１の電極配線及び第２の電極配線を覆うように第２の絶縁膜が形成され、第２の絶縁膜の上に第１の金属層１６１が形成されている。第１の金属層は、第２の絶縁膜を介して活性領域の上に形成され、第１の電極配線と接続されている。 （もっと読む）

【課題】高さのばらつきが低減された埋め込みビット線を有する半導体装置を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、半導体基板内にビット線とワード線を有する半導体装置の製造方法において、半導体基板をエッチングして第１の方向に延在する第１の溝を形成することによって、複数の第１の半導体ピラーを形成する工程と、第１の半導体ピラーの側面の一部に拡散層を形成する工程と、隣接する前記第１の半導体ピラー間の前記第１の溝に、拡散層に接続するビット線を形成する工程と、第１の半導体ピラーと前記ビット線を覆う第１の絶縁膜を形成する工程と、第１の半導体ピラーの少なくとも一部が露出するように前記第１の絶縁膜に、第１の方向に直交する第２の方向に延在する第２の溝を形成する工程と、露出した第１の半導体ピラー上にエピタキシャル層を成長させて第２の半導体ピラーを形成する工程と、を有することを特徴とする。 （もっと読む）

【課題】ビアを形成するとともに配線を形成する半導体装置の製造方法を提供する。
【解決手段】実施の形態の半導体装置の製造方法は、まず、第１のパターンを導電体上に形成された被加工材に転写することにより、第１のパターンを有する第１の溝を被加工材の上部に形成する工程を行い。次に、第１のパターンと一部が重なる第２のパターンを被加工材に転写することにより、第１および第２のパターンの和集合からなるパターンを有する第２の溝を被加工材の上部に形成し、第１および第２のパターンの積集合からなるパターンを有し、底部に導電体が露出する孔を被加工材の第２の溝の下に形成する工程を行い。孔内にビアを形成し、第２の溝内に配線を形成する工程を行う、ことを含む。 （もっと読む）

【課題】コンタクトホールを、生産性良く、低コストで、且つ信頼性良く製造する配線基板の製造方法を提供する。
【解決手段】基板１に第１電極３及び第２電極７が形成される。第１電極３及び第２電極７を連通するように形成された微細穴の側壁部及び底部に、導電膜９を形成してコンタクトホール２を形成する。この配線基板１００の製造する際に、微細穴を形成する微細穴形成工程において、微細穴の側壁部の開口端側に相対的に浅い溝からなる第１溝領域４が形成され、微細穴の側壁部の底部側に相対的に深い溝からなる第２溝領域５が形成される。このように区分けした溝領域４，５のうち、第２溝領域５に導電性材料を含有する液体を付与して、導電膜９を形成する。 （もっと読む）

【課題】コンタクト抵抗の上昇を防止することが可能な半導体装置を提供すること。
【解決手段】シリコン基板に形成される複数の拡散領域と、複数の拡散領域にボトム部が接続して形成される複数のコンタクトプラグ３３と、ボトム部を含んでシリコン基板上に形成されるアモルファスカーボン膜２４とを備え、ボトム部はアモルファスカーボン膜２４を貫通して拡散領域に接合される。アモルファスカーボン層２４をコンタクトプラグ３３形成時のエッチングストッパ層として用いることで、拡散領域がオーバーエッチングによりダメージを受けることが防止される。 （もっと読む）

【課題】研磨工程を含む新規な半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板上方に、絶縁膜を形成する工程と、絶縁膜に、第１の深さを有するダミー溝と、第１の深さよりも深い第２の深さを有する配線溝と、配線溝の底面に配置されるビアホールとを形成する凹部形成工程と、ダミー溝内、配線溝内、ビアホール内、及び絶縁膜上方に、導電材を堆積させる工程と、絶縁膜上方の導電材を研磨除去する工程とを有する。 （もっと読む）

【課題】ゲートコンタクトプラグ形成のためのコンタクトホールの深さを適切に制御可能とする。
【解決手段】半導体装置１は、活性領域ＡＲを囲む第１の絶縁体ピラー２１と、第１の絶縁体ピラー２１の活性領域ＡＲ側の側面２１ｓとｙ方向に相対向する側面２２ｓを有する第２の絶縁体ピラー２２と、第１及び第２の絶縁体ピラー２１，２２の上面を覆う絶縁膜３１と、第１のゲート電極１６と電気的に接続し、かつ少なくとも側面２１ｓ，２２ｓを覆う第２のゲート電極２３と、底面に絶縁膜３１及び第２のゲート電極２３が露出したコンタクトホールの内部に設けられ、かつ第２のゲート電極２３の上面と電気的に接続するゲートコンタクトプラグ４２とを備え、側面２１ｓ，２２ｓ間の距離は、ゲートコンタクトプラグ４２のｘ方向の長さより短く、ゲートコンタクトプラグ４２は側面２１ｓ，２２ｓ間の領域で第２のゲート電極２３と電気的に接続する。 （もっと読む）

【課題】半導体装置の歩留まりと信頼性を向上させる。
【解決手段】配線凹部に埋め込まれた部分以外のバリアメタル膜３ｂ上のＣｕ膜５ｂを化学機械研磨によって除去する。そして配線凹部内のＣｕ膜５ｂ上に、添加元素からなる層６ｂを形成する。添加元素を層６ｂからＣｕ膜５ｂ中に拡散させて、Ｃｕ表面、及びＣｕ結晶粒の粒界及び該粒界近傍の位置においてＣｕ結晶粒内部よりも添加元素の濃度が高い界面及びその近傍を形成するとともに、Ｃｕ膜５ｂ中の酸素を層６ｂにゲッタリングさせる。その後、余剰な層６ｂを除去し、さらに絶縁膜上のバリアメタル膜３ｂを除去する。 （もっと読む）

【課題】半導体素子及びその製造方法を提供する。
【解決手段】基板上で第１方向に延在するラインパターンと、ラインパターンの端部から、第１方向と異なる方向に延在する分岐ラインパターンとをそれぞれ含む第１導電ライン；第２導電ライン；第３導電ラインとを含む半導体素子であり、中間に位置する導電ラインの分岐ラインパターンは、他の導電ラインの分岐ラインパターン間に位置し、長さもさらに短い。これにより、コンタクト・パッドが、導電ラインの分岐ラインパターンと一体に形成されうる。 （もっと読む）

【課題】高い耐電圧特性、および耐リーク特性を有する配線構造を有する半導体装置およびその製造方法を提供する。
【解決手段】半導体素子が設けられた基板と、前記基板上に形成された第１および第２の配線と、前記第１の配線の下面の前記第２の配線側に接続されたビアと、前記ビアを含むビア層絶縁膜と、を有する半導体装置を提供する。前記ビアは、前記第１の配線と前記第２の配線の間の領域である配線間領域下の上端に凹部を有する。前記ビア層絶縁膜は、前記第１および第２の配線の幅方向に前記ビアと隣接する領域を含む溝を前記配線間領域の下に有する。前記配線間領域および前記溝内にはエアギャップが含まれる。 （もっと読む）

【課題】信頼性が損なわれるのを防止しつつ、電気的特性の良好な半導体装置を提供する。
【解決手段】半導体基板１０上に、化学気相堆積法により、シリコンと酸素と炭素とを含む絶縁膜４２を形成する工程と、絶縁膜を形成する工程の後、３５０℃以下の温度で加熱しながら絶縁膜に対して紫外線キュアを行う工程と、紫外線キュアを行う工程の後、絶縁膜に対してヘリウムプラズマ処理を行う工程とを有している。 （もっと読む）