半導体装置の製造方法
【課題】信頼性が損なわれるのを防止しつつ、電気的特性の良好な半導体装置を提供する。
【解決手段】半導体基板１０上に、化学気相堆積法により、シリコンと酸素と炭素とを含む絶縁膜４２を形成する工程と、絶縁膜を形成する工程の後、３５０℃以下の温度で加熱しながら絶縁膜に対して紫外線キュアを行う工程と、紫外線キュアを行う工程の後、絶縁膜に対してヘリウムプラズマ処理を行う工程とを有している。
【解決手段】半導体基板１０上に、化学気相堆積法により、シリコンと酸素と炭素とを含む絶縁膜４２を形成する工程と、絶縁膜を形成する工程の後、３５０℃以下の温度で加熱しながら絶縁膜に対して紫外線キュアを行う工程と、紫外線キュアを行う工程の後、絶縁膜に対してヘリウムプラズマ処理を行う工程とを有している。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
近時、半導体装置の信号の周波数はますます高くなっており、これに伴い、層間絶縁膜の材料として低誘電率（ｌｏｗ−ｋ）材料を用いることが重要となってきている。
【０００３】
低誘電率の絶縁膜としては、例えばＳｉＯＣ膜が用いられる。ＳｉＯＣ膜の膜中には多数の空隙が形成されており、これにより、比較的低い比誘電率が実現される。
【０００４】
ＳｉＯＣ膜は、例えばＣＶＤ（Chemical Vapor Deposition、化学気相堆積）法により形成される。
【０００５】
ＳｉＯＣ膜をＣＶＤ法により成膜しただけでは、十分な強度のＳｉＯＣ膜が得られず、また、十分に低い比誘電率も得られない。このため、強度を向上するとともに、比誘電率を低減するためのＵＶキュア（紫外線硬化）が、ＳｉＯＣの層間絶縁膜に対して行われる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−１７５０８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、単にＵＶキュアを行った場合には、層間絶縁膜の膜ストレスが著しく大きくなってしまい、膜の剥がれ等が生じやすくなり、必ずしも十分に信頼性の高い半導体装置が得られない。
【０００８】
本発明の目的は、信頼性が損なわれるのを防止しつつ、電気的特性の良好な半導体装置を提供することにある。
【課題を解決するための手段】
【０００９】
実施形態の一観点によれば、半導体基板上に、化学気相堆積法により、シリコンと酸素と炭素とを含む絶縁膜を形成する工程と、前記絶縁膜を形成する工程の後、３５０℃以下の温度で加熱しながら前記絶縁膜に対して紫外線キュアを行う工程と、前記紫外線キュアを行う工程の後、前記絶縁膜に対してヘリウムプラズマ処理を行う工程とを有することを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【００１０】
開示の半導体装置の製造方法によれば、３５０℃以下の温度で加熱しながら絶縁膜に対して紫外線キュアを行い、更に、ヘリウムプラズマ処理を行うため、膜ストレスが大きくなるのを防止しつつ、絶縁膜を硬化することができるとともに、絶縁膜の比誘電率を十分に低減することができる。従って、信頼性が損なわれるのを防止しつつ、電気的特性の良好な半導体装置を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】一実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図２】一実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図３】一実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図４】一実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
【図５】一実施形態による半導体装置の製造方法を示す工程断面図（その５）である。
【図６】一実施形態による半導体装置の製造方法を示す工程断面図（その６）である。
【図７】一実施形態による半導体装置の製造方法を示す工程断面図（その７）である。
【図８】一実施形態による半導体装置の製造方法を示す工程断面図（その８）である。
【図９】一実施形態による半導体装置の製造方法を示す工程断面図（その９）である。
【図１０】一実施形態による半導体装置の製造方法を示す工程断面図（その１０）である。
【図１１】一実施形態による半導体装置の製造方法を示す工程断面図（その１１）である。
【図１２】４００℃の基板温度でＵＶキュアを行った場合における比誘電率、ヤング率及び膜ストレスを示すグラフである。
【図１３】比誘電率、ヤング率及び膜ストレスの比較結果を示すグラフである。
【図１４】ＵＶキュアの際の基板温度と、比誘電率、ヤング率及び膜ストレスとの関係を示すグラフである。
【発明を実施するための形態】
【００１２】
例えば、４００℃で加熱しながらＳｉＯＣの層間絶縁膜に対してＵＶキュアを行えば、層間絶縁膜の強度を十分に高くすることができるとともに、層間絶縁膜の比誘電率を十分に低減することが可能である。即ち、４００℃でＵＶキュアを行えば、層間絶縁膜中において結合が十分に強化され、十分な強度の層間絶縁膜が得られる。また、４００℃でＵＶキュアを行えば、シラノール基（Ｓｉ−ＯＨ）等の不要な物質が層間絶縁膜中から層間絶縁膜の外部に放出され、十分に比誘電率の低い層間絶縁膜が得られる。
【００１３】
しかしながら、４００℃で加熱しながらＵＶキュアを行った場合には、層間絶縁膜の膜ストレスが極めて大きくなってしまう。４００℃で層間絶縁膜中の結合が強化された後に層間絶縁膜が冷却されることとなるため、層間絶縁膜と他の構成要素との間の熱膨張率の相違によって、このような大きい膜ストレスが生じるものと考えられる。
【００１４】
ＵＶキュアの際の加熱温度を低くすれば、それに応じて層間絶縁膜の膜ストレスは低くなるが、ＵＶキュアの際の加熱温度を低くすると、シラノール基等の不要な物質が層間絶縁膜中から除去されにくくなり、比誘電率を十分に低減し得なくなる。
【００１５】
本願発明者らは、鋭意検討した結果、後述するように、ＵＶキュアの後にＨｅプラズマ処理を行えば、ＵＶキュアの際の加熱温度を比較的低く設定した場合であっても、層間絶縁膜の比誘電率を十分に低減し得ることに想到した。
【００１６】
［一実施形態］
一実施形態による半導体装置の製造方法を図１乃至図１４を用いて説明する。図１乃至図１１は、本実施形態による半導体装置の製造方法を示す工程断面図である。
【００１７】
まず、例えばＳＴＩ（Shallow Trench Isolation）法により、半導体基板１０に素子分離領域１２を形成する（図１（ａ）参照）。半導体基板１０としては、例えばＮ型又はＰ型のシリコン基板を用いる。素子分離領域１２の材料としては、例えばシリコン酸化膜が用いられる。なお、半導体基板１０として、ＳＯＩ（Semiconductor On Insulator）基板を用いてもよい。また、素子分離領域１２をＬＯＣＯＳ（LOCal Oxidation of Silicon）法により形成してもよい。こうして、素子分離領域１２により素子領域１４が確定される。
【００１８】
次に、全面に、例えばスピンコート法により、フォトレジスト膜（図示せず）を形成する。
【００１９】
次に、フォトリソグラフィ技術を用い、ＮＭＯＳトランジスタ形成領域２を開口する開口部（図示せず）をフォトレジスト膜に形成する。
【００２０】
次に、フォトレジスト膜をマスクとし、例えばイオン注入法により、半導体基板１０内にＰ型のドーパント不純物を導入することにより、Ｐウェル１６を形成する。Ｐ型のドーパント不純物としては、例えばＢ（ボロン）を用いる。
【００２１】
この後、例えばアッシングにより、フォトレジスト膜を除去する。
【００２２】
なお、図示しないＰＭＯＳトランジスタ形成領域には、Ｎ型ウェル（図示せず）が形成され、Ｎ型ウェル上には、後工程においてＰＭＯＳトランジスタ（図示せず）が形成される。本実施形態では、主として、ＮＭＯＳトランジスタ形成領域２について説明し、ＰＭＯＳトランジスタ形成領域についての説明は省略する。
【００２３】
次に、半導体基板１０の表面に、例えばドライ熱酸化法により、例えば膜厚１．５ｎｍのシリコン酸化膜のゲート絶縁膜１８を形成する。
【００２４】
次に、全面に、例えばＣＶＤ（Chemical Vapor Deposition、化学気相堆積）法により、例えば膜厚１００ｎｍのポリシリコン膜を形成する。
【００２５】
次に、全面に、例えばスピンコート法により、フォトレジスト膜（図示せず）を形成する。
【００２６】
次に、フォトリソグラフィ技術を用い、ＮＭＯＳトランジスタ形成領域２を開口する開口部（図示せず）をフォトレジスト膜に形成する。
【００２７】
次に、フォトレジスト膜をマスクとし、例えばイオン注入法により、ポリシリコン膜にＮ型のドーパント不純物を導入する。Ｎ型のドーパント不純物としては、例えばリンを用いる。こうして、ＮＭＯＳトランジスタ形成領域２内のポリシリコン膜がＮ型となる。
【００２８】
この後、例えばアッシングによりフォトレジスト膜を除去する。
【００２９】
次に、例えばＲＴＡ（Rapid Thermal Annealing）法により、ドーパント不純物を活性化するための熱処理を行う。
【００３０】
次に、フォトリソグラフィ技術を用いて、ポリシリコン膜をパターニングすることにより、ポリシリコンのゲート電極２０を形成する（図１（ｂ）参照）。ゲート長は、例えば３２ｎｍ程度とする。
【００３１】
次に、全面に、例えばスピンコート法により、フォトレジスト膜（図示せず）を形成する。
【００３２】
次に、フォトリソグラフィ技術を用い、ＮＭＯＳトランジスタ形成領域２を開口する開口部（図示せず）をフォトレジスト膜に形成する。
【００３３】
次に、フォトレジスト膜及びゲート電極２０をマスクとし、例えばイオン注入法によりＮ型のドーパント不純物を導入することにより、ゲート電極２０の両側の半導体基板１０内にＮ型のエクステンション領域２２を形成する（図１（ｃ）参照）。Ｎ型のドーパント不純物としては、例えばリン又は砒素を用いる。加速エネルギーは、例えば７ｋｅＶ程度とする。ドーズ量は、例えば７．０×１０１４ｃｍ−２程度とする。
【００３４】
この後、例えばアッシングにより、フォトレジスト膜を除去する。
【００３５】
次に、全面に、例えばＣＶＤ法により、例えば膜厚８ｎｍのシリコン酸化膜を形成する。
【００３６】
次に、シリコン酸化膜を異方性エッチングすることにより、ゲート電極２０の側壁部分にシリコン酸化膜のサイドウォール絶縁膜２４を形成する（図１（ｄ）参照）。
【００３７】
次に、全面に、例えばスピンコート法により、フォトレジスト膜（図示せず）を形成する。
【００３８】
次に、フォトリソグラフィ技術を用い、ＮＭＯＳトランジスタ形成領域２を開口する開口部（図示せず）をフォトレジスト膜に形成する。
【００３９】
次に、サイドウォール絶縁膜２４が形成されたゲート電極２０とフォトレジスト膜とをマスクとして、半導体基板１０内にＮ型のドーパント不純物を導入する。Ｎ型のドーパント不純物としては、例えば砒素（Ａｓ）を用いる。加速エネルギーは、例えば１２ｋｅＶ程度とする。ドーズ量は、例えば２．０×１０１５ｃｍ−２程度とする。これにより、エクステンションソース／ドレイン構造の深い領域を形成するＮ型の不純物領域２６が形成される。（図２（ａ）参照）。
【００４０】
この後、例えばアッシングにより、フォトレジスト膜を除去する。
【００４１】
次に、例えばＲＴＡ（Rapid Thermal Annealing）法により、ドーパント不純物を活性化するための熱処理を行う。こうして、エクステンション領域２２と不純物領域２６とによりエクステンションソース／ドレイン構造のソース／ドレイン拡散層２８が形成される（図２（ａ）参照）。
【００４２】
次に、全面に、例えばスパッタリング法により、例えば膜厚２０ｎｍの高融点金属膜を形成する。高融点金属膜としては、例えばニッケル膜を用いる。
【００４３】
次に、熱処理を行うことにより、半導体基板１０表面のシリコンと高融点金属膜中のニッケルとを反応させるとともに、ゲート電極２０表面のシリコンと高融点金属膜中のニッケルとを反応させる。
【００４４】
次に、未反応の高融点金属膜をエッチング除去する。こうして、ソース／ドレイン拡散層２８上及びゲート電極２０上に、ニッケルシリサイドのシリサイド膜３０がそれぞれ形成される（図２（ｂ）参照）。ソース／ドレイン拡散層２８上のシリサイド膜３０は、ソース／ドレイン電極として機能する。
【００４５】
こうして、ゲート電極２０とソース／ドレイン拡散層２８とを有するトランジスタ（ＮＭＯＳトランジスタ）３２が形成される。
【００４６】
次に、全面に、例えばＣＶＤ法により、例えば膜厚６００ｎｍのＰＳＧ（Phospho Silicate Glass）膜の層間絶縁膜３４を形成する（図２（ｃ）参照）。
【００４７】
次に、例えばＣＭＰ（Chemical Mechanical Polishing、化学的機械的研磨）法により、層間絶縁膜３４の表面を平坦化する。
【００４８】
次に、フォトリソグラフィ技術を用い、ソース／ドレイン電極３０に達するコンタクトホール３６を層間絶縁膜３４に形成する。
【００４９】
次に、全面に、例えばスパッタリング法により、例えば膜厚７ｎｍのＴｉ膜と、膜厚２ｎｍのＴｉＮ膜とを順次形成する。これにより、Ｔｉ膜とＴｉＮ膜とにより形成された下地金属膜（密着膜、バリアメタル膜）３８が形成される。
【００５０】
次に、全面に、例えばＣＶＤ法により、例えばタングステンの導電膜４０を形成する。導電膜４０の膜厚は、コンタクトホール３６内が導電膜４０により十分に充填される膜厚とする。
【００５１】
次に、例えばＣＭＰ法により、層間絶縁膜３４の表面が露出するまでタングステン膜４０及び下地金属膜３８を研磨する。こうして、コンタクトホール３６内に、例えばタングステンの導体プラグ４０が埋め込まれる（図２（ｃ）参照）。
【００５２】
次に、全面に、例えばプラズマＣＶＤ法により、例えば膜厚５０〜２００ｎｍの層間絶縁膜４２を形成する（図３（ａ）参照）。層間絶縁膜４２としては、低誘電率（ｌｏｗ−ｋ）材料の層間絶縁膜を形成する。具体的には、層間絶縁膜４２として、例えば、シリコンと酸素と炭素とを含む膜を形成する。より具体的には、層間絶縁膜４２として、ＳｉＯＣ膜を形成する。層間絶縁膜４２は、例えば以下のようにして形成される。成膜室内に導入するガスとしては、例えば、ＴＭＳＡ（Trimethylsilylacetylene）ガス、Ｏ２ガス及びＣＯ２ガスを用いる。ＴＭＳＡガスの流量は、例えば３ｓｃｃｍ程度とする。Ｏ２ガスの流量は、例えば２００ｓｃｃｍ程度とする。ＣＯ２ガスの流量は、例えば５０００ｓｃｃｍ程度とする。成膜室内の圧力は、例えば１０ｍＴｏｒｒ程度とする。基板温度は、例えば４００℃程度とする。こうして、層間絶縁膜４２が形成される。
【００５３】
次に、層間絶縁膜４２に対して、加熱しながらＵＶ（紫外線）を照射することにより、ＵＶキュア（紫外線硬化、紫外線処理）を行う（図３（ｂ）参照）。ＵＶキュアを行う際には、例えばＵＶアニール装置等を用いることができる。ＵＶキュアは、例えばＵＶアニール装置の反応室（チャンバ）内に半導体基板１０を導入し、半導体基板１０を加熱しながら、ＵＶランプ等により紫外線を照射することにより行うことができる。ＵＶランプの主な波長領域は、例えば２００〜５００ｎｍ程度とする。ＵＶランプの出力は、例えば１８００Ｗ程度とする。反応室内の圧力は、例えば５０Ｔｏｒｒ程度とする。反応室内に導入するガスは、例えばＨｅガスとする。Ｈｅガスの流量は、例えば７５００ｓｃｃｍ程度とする。紫外線を照射する際に加熱する温度、即ち、基板温度は、３５０℃以下とする。好ましくは、基板温度を２３０℃〜３５０℃の範囲内とする。ここでは、基板温度を例えば２３０℃とする。ＵＶ照射時間は、例えば５分程度とする。比較的低い温度でＵＶキュアを行うため、膜ストレスの著しい増加を招くことなく、層間絶縁膜４２ａのヤング率を向上させることができる。即ち、膜ストレスの著しい増加を招くことなく、層間絶縁膜４２ａを硬化させることができる。ＵＶキュアを行う際の温度が比較的高いため、層間絶縁膜４２ａの比誘電率は、ＵＶキュアによっては十分に低減し得ない。ＵＶキュアが終了した段階では、層間絶縁膜４２ａの比誘電率は比較的高い状態となっている。
【００５４】
３５０℃以下のＵＶキュアを終了した段階で層間絶縁膜４２ａの比誘電率が比較的高い状態となっているのは、以下のような理由によるものと考えられる。即ち、ＳｉＯＣの層間絶縁膜４２ａ中には、シラノール基等の不要な物質が含まれていると考えられる。シラノール基の層間絶縁膜４２ａ中からの離脱温度は、約４００℃以上と考えられる。このため、３５０℃以下でＵＶキュアを行った場合には、シラノール基等が層間絶縁膜４２ａ中に残存してしまう。このため、３５０℃以下でのＵＶキュアを終了した段階では、層間絶縁膜４２ａの比誘電率は比較的高い状態になっていると考えられる。
【００５５】
なお、基板温度を３５０℃以下とするのは、以下のような理由によるものである。即ち、比較的高い温度でＵＶキュアを行った場合には、層間絶縁膜４２に大きな膜ストレスが生じてしまう。大きな膜ストレスを生じさせることなく、層間絶縁膜４２を硬化するためには、比較的低い温度でＵＶキュアを行うことが好ましい。３５０℃以下でＵＶキュアを行えば、大きな膜ストレスが生じるのを防止しつつ、層間絶縁膜４２を硬化し得る。このため、本実施形態では、基板温度を３５０℃以下としている。
【００５６】
一方、比較的低い温度でＵＶキュアを行った場合には、層間絶縁膜４２を十分に硬化し得ない。このため、ＵＶキュアを行う際の基板温度は、低すぎないことが好ましい。２３０℃以上でＵＶキュアを行えば、層間絶縁膜４２を十分に硬化し得る。このため、ＵＶキュアを行う際の基板温度は、２３０℃以上とすることが好ましい。
【００５７】
なお、ＵＶキュアを行う際の基板温度を２３０℃より低くした場合であっても、層間絶縁膜４２をある程度硬化することは可能である。従って、ＵＶキュアを行う際の基板温度は、必ずしも２３０℃以上でなくてもよい。ただし、十分な強度を得る観点からは、ＵＶキュアを行う際の基板温度が過度に低すぎないことが好ましい。
【００５８】
次に、層間絶縁膜４２ａに対して、加熱しながらヘリウム（Ｈｅ）プラズマを照射することにより、Ｈｅプラズマ処理（Ｈｅプラズマキュア）を行う（図４（ａ）参照）。Ｈｅプラズマ処理を行う際は、例えば、プラズマＣＶＤ装置等のプラズマ処理装置を用いることができる。Ｈｅプラズマ処理は、例えばプラズマ処理装置の反応室内に半導体基板１０導入し、半導体基板１０を加熱しながら、Ｈｅプラズマを照射することにより行うことができる。反応室内に導入するＨｅガスの流量は、例えば９０００ｓｃｃｍ程度とする。反応室内の圧力は、例えば８Ｔｏｒｒ程度とする。プラズマの出力は、例えば２００Ｗ程度とする。Ｈｅプラズマを行う際に加熱する温度、即ち、基板温度は、１００℃〜３５０℃の範囲内とする。ここでは、基板温度を、例えば３５０℃とする。Ｈｅプラズマの照射時間は、例えば１５秒程度とする。
【００５９】
小さい原子で且つ不活性なＨｅによるプラズマ処理は、シラノール基等を層間絶縁膜４２ａ中から脱離させる効果を奏する。しかも、３５０℃程度の比較的低い温度であっても、Ｈｅプラズマ処理を行えば、シラノール基等を層間絶縁膜４２ａから十分に離脱させることが可能である。
【００６０】
従って、Ｈｅプラズマ処理を行うことにより、層間絶縁膜４２ｂの比誘電率を十分に低減することができる。比較的低い温度でＨｅプラズマ処理を行うため、層間絶縁膜４２ｂの膜ストレスが著しく大きくなってしまうこともない。即ち、このようにしてＨｅプラズマ処理を行うことにより、膜ストレスの著しい上昇を招くことなく、層間絶縁膜４２ｂの比誘電率を十分に低下させることができる。なお、層間絶縁膜４２ｂのヤング率は、Ｈｅプラズマ処理を行うことによっては殆ど変化しない。
【００６１】
なお、基板温度を１００℃〜３５０℃の範囲内とするのは、以下のような理由によるものである。即ち、比較的高い温度でＨｅプラズマ処理を行った場合には、層間絶縁膜４２ａに大きな膜ストレスが生じてしまう。大きな膜ストレスを生じさせることなく、層間絶縁膜４２ａを硬化するためには、比較的低い温度でＨｅプラズマ処理を行うことが好ましい。３５０℃以下でＨｅプラズマ処理を行えば、層間絶縁膜に大きな膜ストレスが生じるのを防止しつつ、層間絶縁膜を硬化し得る。このため、本実施形態では、基板温度を３５０℃以下としている。一方、比較的低い温度でＨｅプラズマ処理を行った場合には、層間絶縁膜４２ａの比誘電率を十分に低減し得ない。このため、Ｈｅプラズマ処理を行う際の基板温度は、低すぎないことが好ましい。１００℃以上でＨｅプラズマ処理を行えば、層間絶縁膜４２ａの比誘電率を十分に低減し得る。このため、本実施形態では、Ｈｅプラズマ処理の際の基板温度を１００℃〜３５０℃の範囲内としている。
【００６２】
なお、Ｈｅプラズマ処理を行う際の基板温度を１００℃より低くした場合であっても、層間絶縁膜４２の比誘電率をある程度低くすることは可能である。従って、Ｈｅプラズマ処理を行う際の基板温度は、必ずしも１００℃以上でなくてもよい。ただし、十分に低い比誘電率を得る観点からは、Ｈｅプラズマ処理を行う際の基板温度が過度に低すぎないことが好ましい。
【００６３】
このように、本実施形態では、比較的低い温度で層間絶縁膜４２に対してＵＶキュアを行うことため、膜ストレスの著しい上昇を招くことなく、硬度の高い層間絶縁膜４２ａを得ることができる。ＵＶキュアを行う際の温度が比較的低いため、ＵＶキュアが終了した段階では、層間絶縁膜４２ａの比誘電率は十分に低くなっていない。このため、本実施形態では、Ｈｅプラズマ処理を行うことにより、層間絶縁膜４２ａの比誘電率を十分に低減する。ＵＶキュアは、比較的低い温度であっても、層間絶縁膜の硬度を十分に高くすることが可能である。また、Ｈｅプラズマ処理は、比較的低い温度であっても、層間絶縁膜の比誘電率を十分に低減することが可能である。従って、本実施形態によれば、膜ストレスの著しく上昇を招くことなく、硬度が高く、比誘電率の十分に低い層間絶縁膜４２ｂを得ることができる。
【００６４】
このようにしてＵＶキュア及びＨｅプラズマ処理を行うことにより、膜ストレスが例えば５５ＭＰａ以下、比誘電率が例えば２．７以下、ヤング率が例えば８ＧＰａ以上の層間絶縁膜４２ｂが得られる。
【００６５】
次に、全面に、例えばプラズマＣＶＤ法により、例えば膜厚１５〜６０ｎｍのキャップ膜４４を形成する（図４（ｂ）参照）。キャップ膜４４としては、例えば炭化シリコン（ＳｉＣ）膜、炭化窒化シリコン（ＳｉＣＮ）膜、ＢＮ膜等を用いることができる。
【００６６】
次に、全面に、例えばスピンコート法により、フォトレジスト膜４６を形成する。
【００６７】
次に、フォトリソグラフィ技術を用い、フォトレジスト膜４６に開口部４８を形成する。開口部４８は、配線５４を埋め込むための溝５０を、層間絶縁膜４２及びキャップ膜４４に形成するためのものである。
【００６８】
次に、フォトレジスト膜４６をマスクとして、例えばプラズマエッチング法により、キャップ膜４４及び層間絶縁膜４２を異方性エッチングする。エッチングガスとしては、例えばフッ素含有ガスを用いる。これにより、配線５４を埋め込むための溝５０が層間絶縁膜４２及びキャップ膜４４に形成される。溝５０の底面には、導体プラグ４０の上面が露出される。
【００６９】
この後、例えばアッシングにより、フォトレジスト膜４６を除去する（図５（ａ）参照）。アッシングする際の反応ガスとしては、例えば酸素ガスが用いられる。
【００７０】
次に、全面に、例えばスパッタリング法により、例えば膜厚１５ｎｍのバリアメタル膜５２を形成する。バリアメタル膜５２としては、例えばタンタル膜を用いる。バリアメタル膜５２は、配線５４（図６（ａ）参照）中のＣｕ（銅）が層間絶縁膜４２中等へ拡散するのを防止するためのものである。
【００７１】
次に、全面に、例えばスパッタリング法により、例えば膜厚３０ｎｍのシード層（図示せず）を形成する。シード層の材料としては、例えばＣｕを用いる。
【００７２】
次に、例えば電解めっき法により、Ｃｕ層５４を形成する（図５（ｂ）参照）。Ｃｕ層５４の厚さは、溝５０内がＣｕ層５４により十分に埋め込まれるような厚さとする。
【００７３】
次に、例えばＣＭＰ法により、キャップ膜４４の表面が露出するまで、Ｃｕ層５４及びバリアメタル膜５２を研磨する。これにより、溝５０内に、Ｃｕの配線５４が埋め込まれる（図６（ａ）参照）。
【００７４】
なお、ここでは、配線５４の材料としてＣｕを用いる場合を例に説明したが、配線５４の材料はＣｕに限定されるものではない。配線５４の材料として、例えばＣｕ合金等を用いてもよい。
【００７５】
次に、全面に、例えばプラズマＣＶＤ法により、例えば膜厚１５〜６０ｎｍのエッチングストッパ膜５６を形成する。エッチングストッパ膜５６としては、例えばＳｉＣ膜、ＳｉＣＮ膜、ＢＮ膜等を用いることができる。
【００７６】
次に、全面に、例えばＣＶＤ法により、例えば膜厚１５０〜２５０ｎｍの層間絶縁膜５８を形成する（図６（ｂ）参照）。層間絶縁膜５８としては、低誘電率材料の層間絶縁膜を形成する。具体的には、層間絶縁膜５８として、例えば、シリコンと酸素と炭素とを含む膜を形成する。より具体的には、層間絶縁膜５８として、ＳｉＯＣ膜を形成する。層間絶縁膜５８は、図３（ａ）を用いて上述した層間絶縁膜４２の形成方法と同様にして形成することができる。即ち、成膜室内に導入するガスとしては、例えばＴＭＳＡガス、Ｏ２ガス及びＣＯ２ガスを用いる。ＴＭＳＡガスの流量は、例えば３ｓｃｃｍ程度とする。Ｏ２ガスの流量は、例えば２００ｓｃｃｍ程度とする。ＣＯ２ガスの流量は、例えば５０００ｓｃｃｍ程度とする。成膜室内の圧力は、例えば１０ｍＴｏｒｒ程度とする。基板温度は、例えば４００℃程度とする。
【００７７】
次に、層間絶縁膜５８に対して、加熱しながら紫外線を照射することにより、ＵＶキュアを行う（図７（ａ）参照）。層間絶縁膜５８に対するＵＶキュアは、図３（ｂ）を用いて上述した層間絶縁膜４２に対するＵＶキュアと同様にして行うことができる。ただし、層間絶縁膜５８は層間絶縁膜４２より膜厚が厚いため、層間絶縁膜５８に対して十分なＵＶキュアが為されるように、ＵＶキュアの時間を長めに設定したり、ＵＶランプのパワーを大きめに設定してもよい。層間絶縁膜５８に対するＵＶキュアは、層間絶縁膜４２に対するＵＶキュアと同様に、例えばＵＶアニール装置を用いて行うことができる。ＵＶランプの主な波長領域は、例えば２００〜５００ｎｍ程度とする。ＵＶランプの出力は、例えば１８００Ｗ程度とする。反応室内の圧力は、例えば５０Ｔｏｒｒ程度とする。反応室内に導入するガスは、例えばＨｅガスとする。Ｈｅガスの流量は、例えば７５００ｓｃｃｍ程度とする。紫外線を照射する際に加熱する温度、即ち、基板温度は、３５０℃以下とする。好ましくは、基板温度を、２３０℃〜３５０℃の範囲内とする。ここでは、基板温度を例えば２３０℃とする。ＵＶ照射時間は、例えば１８０秒程度とする。比較的低い温度でＵＶキュアを行うため、膜ストレスの著しい増加を招くことなく、層間絶縁膜５８ａのヤング率を向上させることができる。即ち、膜ストレスの著しい増加を招くことなく、層間絶縁膜５８ａを硬化させることができる。ＵＶキュアが終了した段階では、層間絶縁膜５８ａの比誘電率は比較的高い状態となっている。
【００７８】
次に、層間絶縁膜５８ａに対して、加熱しながらＨｅプラズマを照射することにより、Ｈｅプラズマ処理（Ｈｅプラズマキュア）を行う（図７（ｂ）参照）。層間絶縁膜５８ａに対するＨｅプラズマ処理は、上述した層間絶縁膜４２ａに対するＨｅプラズマ処理と同様にして行うことができる。但し、層間絶縁膜５８ａは層間絶縁膜４２ａより膜厚が厚いため、層間絶縁膜５８ａに対して十分なＨｅプラズマ処理が為されるように、処理時間を長めに設定したり、プラズマの出力を大きめに設定してもよい。層間絶縁膜５８ａに対するＨｅプラズマ処理は、層間絶縁膜４２ａに対するＨｅプラズマ処理と同様に、例えばプラズマＣＶＤ装置等のプラズマ処理装置を用いて行うことができる。反応室内に導入するＨｅガスの流量は、例えば９０００ｓｃｃｍ程度とする。反応室内の圧力は、例えば８Ｔｏｒｒ程度とする。プラズマの出力は、例えば２００Ｗ程度とする。Ｈｅプラズマを行う際に加熱する温度、即ち、基板温度は、即ち、１００℃〜３５０℃の範囲内とする。ここでは、基板温度を、例えば３５０℃とする。Ｈｅプラズマの照射時間は、例えば３０秒程度とする。Ｈｅプラズマ処理を行うことにより、層間絶縁膜５８ｂの比誘電率を十分に低くすることができる。比較的低い温度でＨｅプラズマ処理を行うため、層間絶縁膜５８ｂの膜ストレスの著しい上昇を招くことはない。即ち、このようにしてＨｅプラズマ処理を行うことにより、膜ストレスの著しい上昇を招くことなく、層間絶縁膜５８ｂの比誘電率を十分に低下させることができる。なお、層間絶縁膜５８ｂのヤング率は、Ｈｅプラズマ処理を行うことによっては殆ど変化しない。
【００７９】
このように、本実施形態では、比較的低い温度で層間絶縁膜５８に対してＵＶキュアを行うことため、膜ストレスの著しい上昇を招くことなく、硬度の高い層間絶縁膜５８ａを得ることができる。ＵＶキュアを行う際の温度が比較的低いため、ＵＶキュアが終了した段階では、層間絶縁膜５８ａの比誘電率は十分に低くなっていない。次に、層間絶縁膜５８ａに対して、Ｈｅプラズマ処理を行うことにより、層間絶縁膜５８ｂの比誘電率を十分に低減する。ＵＶキュアとＨｅプラズマ処理のいずれも比較的低い温度で行うため、膜ストレスの著しく上昇を招くことなく、硬度が高く、比誘電率の十分に低い層間絶縁膜５８ｂを得ることができる。
【００８０】
このようにしてＵＶキュア及びＨｅプラズマ処理を行うことにより、膜ストレスが例えば５５ＭＰａ以下、比誘電率が例えば２．７以下、ヤング率が例えば８ＧＰａ以上の層間絶縁膜５８ｂが得られる。
【００８１】
次に、全面に、例えばプラズマＣＶＤ法により、例えば膜厚１５〜６０ｎｍのキャップ膜６０を形成する（図８（ａ）参照）。キャップ膜６０としては、例えばＳｉＣ膜、ＳｉＣＮ膜、ＢＮ膜等を用いることができる。
【００８２】
次に、全面に、例えばスピンコート法により、フォトレジスト膜６２を形成する。
【００８３】
次に、フォトリソグラフィ技術を用い、フォトレジスト膜６２に開口部６４を形成する。開口部６４は、層間絶縁膜５８等にコンタクトホール６６（図８（ｂ）参照）を形成するためのものである。
【００８４】
次に、フォトレジスト膜６２をマスクとし、例えばプラズマエッチング法により、キャップ膜６０及び層間絶縁膜５８をエッチングすることにより、コンタクトホール６６を形成する。エッチングガスとしては、例えばＣＦ４を含むガスを用いる。
【００８５】
この後、例えば酸素プラズマにより、フォトレジスト膜６２を除去する。
【００８６】
こうして、コンタクトホール６６がキャップ膜６０及び層間絶縁膜５８に形成される（図８（ｂ）参照）。
【００８７】
次に、全面に、例えばスピンコート法により、熱硬化性の樹脂（レジン）を塗布することにより、樹脂膜６８を形成する（図９（ａ）参照）。これにより、コンタクトホール６６内及びキャップ膜６０上に樹脂膜６８が形成される。
【００８８】
次に、熱処理を行うことにより、樹脂膜６８を硬化する。熱処理温度は、例えば２５０℃程度とする。熱処理時間は、例えば６０秒程度とする。
【００８９】
次に、全面に、例えばスピンコート法により、フォトレジスト膜７０を形成する。
【００９０】
次に、フォトリソグラフィ技術を用い、フォトレジスト膜７０に開口部７２を形成する。開口部７２は、層間絶縁膜５８等に溝７４を形成するためのものである。
【００９１】
次に、フォトレジスト膜７０をマスクとし、例えばプラズマエッチング法により、キャップ膜６０及び層間絶縁膜５８をエッチングすることにより、層間絶縁膜５８及びキャップ膜６０に溝７４を形成する。溝７４の深さは、例えば１００ｎｍ程度とする。エッチングガスとしては、例えばフッ素系ガスを用いる。なお、エッチングストッパ膜５６は、樹脂膜６８により保護されているため、この段階ではエッチングストッパ膜５６はエッチングされない。
【００９２】
次に、例えば酸素プラズマにより、フォトレジスト膜７０及び樹脂膜６８を除去する（図９（ｂ）参照）。
【００９３】
次に、プラズマエッチング法により、コンタクトホール６６内に露出するフォトレジスト膜５６をエッチングする（図１０（ａ）参照）。エッチングガスとしては、例えばＣＨ２Ｆ２ガスとＯ２ガスとを含む混合ガスを用いる。これにより、コンタクトホール６６が配線５４の上面に達する。また、このエッチングにより、キャップ膜６０のうちの上部がエッチングされるとともに、溝７４の深さが深くなる。
【００９４】
次に、全面に、例えばスパッタリング法により、例えば膜厚１５ｎｍのバリアメタル膜７６を形成する（図１０（ｂ）参照）。バリアメタル膜７６としては、例えばタンタル膜を用いる。バリアメタル膜７６は、Ｃｕ層７８中のＣｕが層間絶縁膜５８等に拡散するのを防止するためのものである。
【００９５】
次に、全面に、例えばスパッタリング法により、例えば膜厚３０ｎｍのシード層（図示せず）を形成する。シード層の材料としては、例えばＣｕを用いる。
【００９６】
次に、例えば電解めっき法により、Ｃｕ層７８を形成する。Ｃｕ層７８の厚さは、コンタクトホール６６及び溝７４内がＣｕ層７８により十分に埋め込まれるような厚さとする。
【００９７】
次に、例えばＣＭＰ法により、キャップ膜６０の表面が露出するまで、Ｃｕ層７８、バリアメタル膜７６を研磨する。これにより、溝７４及びコンタクトホール６６内に、Ｃｕ層７８が埋め込まれる。こうして、Ｃｕ層７８のうちのコンタクトホール６６内に埋め込まれた部分は、導体プラグ７８ａとなる。Ｃｕ層７８のうちの溝７４内に埋め込まれた部分は、配線７８ｂとなる。こうして、デュアルダマシン法により、導体プラグ７８ａと配線７８ｂとが一体的に形成される（図１１参照）。
【００９８】
なお、ここでは、配線７８ａ及び導体プラグ７８ｂの材料としてＣｕを用いる場合を例に説明したが、配線７８ａ及び導体プラグ７８ｂの材料はＣｕに限定されるものではない。例えば配線７８ａ及び導体プラグ７８ｂの材料として、Ｃｕ合金等を用いてもよい。
【００９９】
こうして、本実施形態による半導体装置が製造される。
【０１００】
（評価結果）
次に、本実施形態による半導体装置の製造方法の評価結果を図１２乃至図１４を用いて説明する。
【０１０１】
図１２は、比較例１の場合、即ち、４００℃でＳｉＯＣの層間絶縁膜に対してＵＶキュアを行った場合における比誘電率、ヤング率及び膜ストレスを示すグラフである。図１２（ａ）は、ＵＶ照射時間と層間絶縁膜の比誘電率との関係を示すグラフである。図１２（ｂ）は、ＵＶ照射時間と層間絶縁膜のヤング率との関係を示すグラフである。図１２（ｃ）は、ＵＶ照射時間と層間絶縁膜の膜ストレスとの関係を示すグラフである。
【０１０２】
ＳｉＯＣの層間絶縁膜を形成する際の成膜条件は、以下の通りとした。即ち、層間絶縁膜を形成するＣＶＤ装置としては、ノベラス社製のＶＥＣＴＯＲを用いた。基板としては、シリコン基板を用いた。反応室（チャンバ）内に導入するガスとしては、ＴＭＳＡガス、Ｏ２ガス及びＣＯ２ガスを用いた。ＴＭＳＡガスの流量は２ｓｃｃｍとし、Ｏ２ガスの流量は３００ｓｃｃｍとし、ＣＯ２ガスの流量は４０００ｓｃｃｍとした。反応室内の圧力は、５．５Ｔｏｒｒとした。印加する高周波電力は、１９００Ｗとした。印加する低周波電力は、３００Ｗとした。
【０１０３】
ＳｉＯＣの層間絶縁膜に対するＵＶキュアの条件は、以下の通りとした。即ち、ＵＶキュアを行う際に用いる装置としては、ノベラス社製のＳＯＬＡを用いた。ＵＶランプとしては、主な波長領域が２００〜５００ｎｍであるＵＶランプを用いた。ＵＶランプの出力は、１８００Ｗとした。反応室内の圧力は、５０Ｔｏｒｒとした。反応室内に導入するガスとしては、Ｈｅガスを用いた。Ｈｅガスの流量は、７５００ｓｃｃｍとした。基板温度は、上述したように４００℃とした。
【０１０４】
図１２（ａ）から分かるように、ＵＶキュアの時間が長くなるに伴って、層間絶縁膜の比誘電率が上昇する。
【０１０５】
また、図１２（ｂ）から分かるように、ＵＶキュアの時間が長くなるに伴って、層間絶縁膜のヤング率が上昇する。
【０１０６】
図１２（ａ）及び図１２（ｂ）から分かるように、５分程度のＵＶキュアを行った場合には、比較的小さい比誘電率が得られるとともに、比較的高いヤング率が得られると考えられる。
【０１０７】
しかし、５分程度のＵＶキュアを行った場合には、図１２（ｃ）から分かるように、膜ストレスは比較的大きくなってしまう。
【０１０８】
このことから、比較例１の場合、即ち、４００℃の基板温度でＵＶキュアを行った場合には、膜ストレスが比較的大きくなってしまうことが分かる。
【０１０９】
図１３は、比誘電率、ヤング率及び膜ストレスの比較結果を示すグラフである。図１３（ａ）は、層間絶縁膜の収縮率と比誘電率との関係を示すグラフである。図１３（ｂ）は、層間絶縁膜の収縮率とヤング率との関係を示すグラフである。図１３（ｃ）は、層間絶縁膜の収縮率と膜ストレスとの関係を示すグラフである。◆印のプロットは、比較例２の場合、即ち、４００℃の基板温度でＵＶキュアを行った場合を示している。■印のプロットは、比較例３の場合、即ち、２３０℃の基板温度でＵＶキュアを行った場合を示している。△印のプロットは、実施例１の場合、即ち、２３０℃の基板温度でＵＶキュアを行った後、Ｈｅプラズマ処理を行った場合を示している。
【０１１０】
いずれの場合も、図１２に示す比較例１の場合と同様にして、ＳｉＯＣの層間絶縁膜を形成した。
【０１１１】
また、いずれの場合も、図１２に示す比較例１の場合と同様にして、ＳｉＯＣの層間絶縁膜に対してＵＶキュアを行った。但し、比較例２においては、ＵＶキュアの際の基板温度を４００℃とした。比較例３及び実施例１においては、ＵＶキュアの際の基板温度を２５０℃とした。
【０１１２】
実施例１においては、以下のようにしてＨｅプラズマ処理を行った。即ち、Ｈｅガスの流量は、９０００ｓｃｃｍとした。反応室内の圧力は、８Ｔｏｒｒとした。プラズマの出力は、２００Ｗとした。基板温度は、３５０℃とした。Ｈｅプラズマの照射時間は、１５秒とした。
【０１１３】
ＵＶキュアの際の基板温度を変化させると、層間絶縁膜において生ずる反応の速度が著しく変化するため、横軸をＵＶ照射時間としたグラフでは、それぞれの基板温度での層間絶縁膜の物性を比較することは容易ではない。このため、図１３においては、横軸を層間絶縁膜の収縮率としている。
【０１１４】
図１３（ｂ）から分かるように、実施例１では、比較例２と同様に、比較的高いヤング率が得られている。このことから、実施例１のようにＵＶキュア時の基板温度が２３０℃と比較的低い場合であっても、比較例２、即ち、ＵＶキュア時の基板温度が４００℃の場合とほぼ同様に、層間絶縁膜を十分に硬化し得ることが分かる。
【０１１５】
図１３（ｃ）から分かるように、実施例１では、比較例２と比較して、膜ストレスが十分に低くなっている。このことから、ＵＶキュアの際の基板温度を比較的低く設定することにより、層間絶縁膜の膜ストレスを低減し得ることが分かる。
【０１１６】
図１３（ａ）から分かるように、実施例１では、比較例３と比較して、比誘電率が十分に低くなっている。このことから、Ｈｅプラズマ処理を行うことにより、ＵＶキュアの基板温度を比較的低く設定した場合であっても、層間絶縁膜の比誘電率を十分に低減し得ることが分かる。
【０１１７】
これらの結果から、比較的低い基板温度でＵＶキュアを行い、この後、Ｈｅプラズマ処理を行えば、膜ストレスが大きくなるのを防止しつつ、層間絶縁膜を硬化し得るとともに、層間絶縁膜の比誘電率を十分に低減し得ることが分かる。
【０１１８】
図１４は、ＵＶキュアの際の基板温度と比誘電率、ヤング率及び膜ストレスとの関係を示すグラフである。図１４（ａ）は、ＵＶキュアの際の基板温度と層間絶縁膜の比誘電率との関係を示すグラフである。図１４（ｂ）は、ＵＶキュアの際の基板温度と層間絶縁膜のヤング率との関係を示すグラフである。図１４（ａ）は、ＵＶキュアの際の基板温度と層間絶縁膜の膜ストレスとの関係を示すグラフである。
【０１１９】
いずれの場合も、層間絶縁膜に対してＵＶキュアを行った後、Ｈｅプラズマ処理を行った。ＵＶキュアの条件及びＨｅプラズマ処理の条件は、上記実施例１の場合と同様とした。但し、基板温度については、適宜設定した。
【０１２０】
図１４（ａ）から分かるように、ＵＶキュアの際の基板温度が２３０℃〜３５０℃の範囲内では、ＵＶキュアの際の基板温度が４００℃の場合と同様に、比較的低い比誘電率が得られている。
【０１２１】
図１４（ｂ）から分かるように、ＵＶキュアの際の基板温度が２３０℃〜３５０℃の範囲内では、ＵＶキュアの際の基板温度が４００℃の場合と同様に、比較的高いヤング率が得られている。
【０１２２】
図１４（ｃ）から分かるように、ＵＶキュアの際の基板温度が２３０℃〜３５０℃の範囲内では、ＵＶキュアの際の基板温度が４００℃の場合と比較して、膜ストレスが十分に小さく抑制されている。
【０１２３】
これらのことから、ＵＶキュア時の基板温度を２３０℃〜３５０℃とすることにより、層間絶縁膜の膜ストレスが大きくなるのを確実に防止し得ることが分かる。
【０１２４】
このように、本実施形態では、３５０℃以下という比較的低い基板温度に設定した状態でＳｉＯＣの層間絶縁膜に対してＵＶキュアを行う。比較的低い基板温度に設定した状態でＵＶキュアを行うため、本実施形態によれば、層間絶縁膜の膜ストレスが大きくなってしまうのを防止しつつ、層間絶縁膜の硬度を高くすることができる。ＵＶキュアの際の基板温度が比較的低いため、ＵＶキュアが終了した段階では、層間絶縁膜の比誘電率は十分に低減されていない。このため、本実施形態では、層間絶縁膜の比誘電率を十分に低減すべく、層間絶縁膜に対してＨｅプラズマ処理を行う。本実施形態では、Ｈｅプラズマ処理を行うため、層間絶縁膜の比誘電率を十分に低減することができる。しかも、Ｈｅプラズマ処理は、比較的低い温度であっても、層間絶縁膜の比誘電率を十分に低減し得るため、Ｈｅプラズマ処理の際に膜ストレスが著しく大きくなってしまうこともない。従って、本実施形態によれば、層間絶縁膜の膜ストレスが著しく大きくなってしまうのを防止しつつ、層間絶縁膜を硬化し得るとともに、層間絶縁膜の比誘電率を十分に低減し得る。従って、本実施形態によれば、信頼性が高く、電気的特性の良好な半導体装置を提供することが可能となる。
【０１２５】
［変形実施形態］
上記実施形態に限らず種々の変形が可能である。
【０１２６】
例えば、上記実施形態では、シリコンと炭素と酸素とを含む層間絶縁膜としてＳｉＯＣ膜を形成する場合を例に説明したが、ＳｉＯＣ膜に限定されるものではない。シリコンと炭素と酸素とを含む層間絶縁膜に広く適用することが可能である。例えば、層間絶縁膜がＳｉＯＣＨ膜であってもよい。
【符号の説明】
【０１２７】
２…ＮＭＯＳトランジスタ形成領域
１０…半導体基板
１２…素子分離領域
１４…素子領域
１６…ウェル
１８…ゲート絶縁膜
２０…ゲート電極
２２…エクステンション領域
２４…サイドウォール絶縁膜
２６…不純物領域
２８…ソース／ドレイン拡散層
３０…シリサイド膜
３２…トランジスタ
３４…層間絶縁膜
３６…コンタクトホール
３８…下地金属膜
４０…導体プラグ
４２…層間絶縁膜
４２ａ…ＵＶキュア後の層間絶縁膜
４２ｂ…Ｈｅプラズマ処理後の層間絶縁膜
４４…キャップ膜
４６…フォトレジスト膜
４８…開口部
５０…溝
５２…バリアメタル膜
５４…Ｃｕ層、配線
５６…エッチングストッパ膜
５８…層間絶縁膜
５８ａ…ＵＶキュア後の層間絶縁膜
５８ｂ…Ｈｅプラズマ処理後の層間絶縁膜
６０…キャップ膜
６２…フォトレジスト膜
６４…開口部
６６…コンタクトホール
６８…樹脂層
７０…フォトレジスト膜
７２…開口部
７４…溝
７６…バリアメタル膜
７８…Ｃｕ層
７８ａ…導体プラグ
７８ｂ…配線
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
近時、半導体装置の信号の周波数はますます高くなっており、これに伴い、層間絶縁膜の材料として低誘電率（ｌｏｗ−ｋ）材料を用いることが重要となってきている。
【０００３】
低誘電率の絶縁膜としては、例えばＳｉＯＣ膜が用いられる。ＳｉＯＣ膜の膜中には多数の空隙が形成されており、これにより、比較的低い比誘電率が実現される。
【０００４】
ＳｉＯＣ膜は、例えばＣＶＤ（Chemical Vapor Deposition、化学気相堆積）法により形成される。
【０００５】
ＳｉＯＣ膜をＣＶＤ法により成膜しただけでは、十分な強度のＳｉＯＣ膜が得られず、また、十分に低い比誘電率も得られない。このため、強度を向上するとともに、比誘電率を低減するためのＵＶキュア（紫外線硬化）が、ＳｉＯＣの層間絶縁膜に対して行われる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−１７５０８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、単にＵＶキュアを行った場合には、層間絶縁膜の膜ストレスが著しく大きくなってしまい、膜の剥がれ等が生じやすくなり、必ずしも十分に信頼性の高い半導体装置が得られない。
【０００８】
本発明の目的は、信頼性が損なわれるのを防止しつつ、電気的特性の良好な半導体装置を提供することにある。
【課題を解決するための手段】
【０００９】
実施形態の一観点によれば、半導体基板上に、化学気相堆積法により、シリコンと酸素と炭素とを含む絶縁膜を形成する工程と、前記絶縁膜を形成する工程の後、３５０℃以下の温度で加熱しながら前記絶縁膜に対して紫外線キュアを行う工程と、前記紫外線キュアを行う工程の後、前記絶縁膜に対してヘリウムプラズマ処理を行う工程とを有することを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【００１０】
開示の半導体装置の製造方法によれば、３５０℃以下の温度で加熱しながら絶縁膜に対して紫外線キュアを行い、更に、ヘリウムプラズマ処理を行うため、膜ストレスが大きくなるのを防止しつつ、絶縁膜を硬化することができるとともに、絶縁膜の比誘電率を十分に低減することができる。従って、信頼性が損なわれるのを防止しつつ、電気的特性の良好な半導体装置を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】一実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図２】一実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図３】一実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図４】一実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
【図５】一実施形態による半導体装置の製造方法を示す工程断面図（その５）である。
【図６】一実施形態による半導体装置の製造方法を示す工程断面図（その６）である。
【図７】一実施形態による半導体装置の製造方法を示す工程断面図（その７）である。
【図８】一実施形態による半導体装置の製造方法を示す工程断面図（その８）である。
【図９】一実施形態による半導体装置の製造方法を示す工程断面図（その９）である。
【図１０】一実施形態による半導体装置の製造方法を示す工程断面図（その１０）である。
【図１１】一実施形態による半導体装置の製造方法を示す工程断面図（その１１）である。
【図１２】４００℃の基板温度でＵＶキュアを行った場合における比誘電率、ヤング率及び膜ストレスを示すグラフである。
【図１３】比誘電率、ヤング率及び膜ストレスの比較結果を示すグラフである。
【図１４】ＵＶキュアの際の基板温度と、比誘電率、ヤング率及び膜ストレスとの関係を示すグラフである。
【発明を実施するための形態】
【００１２】
例えば、４００℃で加熱しながらＳｉＯＣの層間絶縁膜に対してＵＶキュアを行えば、層間絶縁膜の強度を十分に高くすることができるとともに、層間絶縁膜の比誘電率を十分に低減することが可能である。即ち、４００℃でＵＶキュアを行えば、層間絶縁膜中において結合が十分に強化され、十分な強度の層間絶縁膜が得られる。また、４００℃でＵＶキュアを行えば、シラノール基（Ｓｉ−ＯＨ）等の不要な物質が層間絶縁膜中から層間絶縁膜の外部に放出され、十分に比誘電率の低い層間絶縁膜が得られる。
【００１３】
しかしながら、４００℃で加熱しながらＵＶキュアを行った場合には、層間絶縁膜の膜ストレスが極めて大きくなってしまう。４００℃で層間絶縁膜中の結合が強化された後に層間絶縁膜が冷却されることとなるため、層間絶縁膜と他の構成要素との間の熱膨張率の相違によって、このような大きい膜ストレスが生じるものと考えられる。
【００１４】
ＵＶキュアの際の加熱温度を低くすれば、それに応じて層間絶縁膜の膜ストレスは低くなるが、ＵＶキュアの際の加熱温度を低くすると、シラノール基等の不要な物質が層間絶縁膜中から除去されにくくなり、比誘電率を十分に低減し得なくなる。
【００１５】
本願発明者らは、鋭意検討した結果、後述するように、ＵＶキュアの後にＨｅプラズマ処理を行えば、ＵＶキュアの際の加熱温度を比較的低く設定した場合であっても、層間絶縁膜の比誘電率を十分に低減し得ることに想到した。
【００１６】
［一実施形態］
一実施形態による半導体装置の製造方法を図１乃至図１４を用いて説明する。図１乃至図１１は、本実施形態による半導体装置の製造方法を示す工程断面図である。
【００１７】
まず、例えばＳＴＩ（Shallow Trench Isolation）法により、半導体基板１０に素子分離領域１２を形成する（図１（ａ）参照）。半導体基板１０としては、例えばＮ型又はＰ型のシリコン基板を用いる。素子分離領域１２の材料としては、例えばシリコン酸化膜が用いられる。なお、半導体基板１０として、ＳＯＩ（Semiconductor On Insulator）基板を用いてもよい。また、素子分離領域１２をＬＯＣＯＳ（LOCal Oxidation of Silicon）法により形成してもよい。こうして、素子分離領域１２により素子領域１４が確定される。
【００１８】
次に、全面に、例えばスピンコート法により、フォトレジスト膜（図示せず）を形成する。
【００１９】
次に、フォトリソグラフィ技術を用い、ＮＭＯＳトランジスタ形成領域２を開口する開口部（図示せず）をフォトレジスト膜に形成する。
【００２０】
次に、フォトレジスト膜をマスクとし、例えばイオン注入法により、半導体基板１０内にＰ型のドーパント不純物を導入することにより、Ｐウェル１６を形成する。Ｐ型のドーパント不純物としては、例えばＢ（ボロン）を用いる。
【００２１】
この後、例えばアッシングにより、フォトレジスト膜を除去する。
【００２２】
なお、図示しないＰＭＯＳトランジスタ形成領域には、Ｎ型ウェル（図示せず）が形成され、Ｎ型ウェル上には、後工程においてＰＭＯＳトランジスタ（図示せず）が形成される。本実施形態では、主として、ＮＭＯＳトランジスタ形成領域２について説明し、ＰＭＯＳトランジスタ形成領域についての説明は省略する。
【００２３】
次に、半導体基板１０の表面に、例えばドライ熱酸化法により、例えば膜厚１．５ｎｍのシリコン酸化膜のゲート絶縁膜１８を形成する。
【００２４】
次に、全面に、例えばＣＶＤ（Chemical Vapor Deposition、化学気相堆積）法により、例えば膜厚１００ｎｍのポリシリコン膜を形成する。
【００２５】
次に、全面に、例えばスピンコート法により、フォトレジスト膜（図示せず）を形成する。
【００２６】
次に、フォトリソグラフィ技術を用い、ＮＭＯＳトランジスタ形成領域２を開口する開口部（図示せず）をフォトレジスト膜に形成する。
【００２７】
次に、フォトレジスト膜をマスクとし、例えばイオン注入法により、ポリシリコン膜にＮ型のドーパント不純物を導入する。Ｎ型のドーパント不純物としては、例えばリンを用いる。こうして、ＮＭＯＳトランジスタ形成領域２内のポリシリコン膜がＮ型となる。
【００２８】
この後、例えばアッシングによりフォトレジスト膜を除去する。
【００２９】
次に、例えばＲＴＡ（Rapid Thermal Annealing）法により、ドーパント不純物を活性化するための熱処理を行う。
【００３０】
次に、フォトリソグラフィ技術を用いて、ポリシリコン膜をパターニングすることにより、ポリシリコンのゲート電極２０を形成する（図１（ｂ）参照）。ゲート長は、例えば３２ｎｍ程度とする。
【００３１】
次に、全面に、例えばスピンコート法により、フォトレジスト膜（図示せず）を形成する。
【００３２】
次に、フォトリソグラフィ技術を用い、ＮＭＯＳトランジスタ形成領域２を開口する開口部（図示せず）をフォトレジスト膜に形成する。
【００３３】
次に、フォトレジスト膜及びゲート電極２０をマスクとし、例えばイオン注入法によりＮ型のドーパント不純物を導入することにより、ゲート電極２０の両側の半導体基板１０内にＮ型のエクステンション領域２２を形成する（図１（ｃ）参照）。Ｎ型のドーパント不純物としては、例えばリン又は砒素を用いる。加速エネルギーは、例えば７ｋｅＶ程度とする。ドーズ量は、例えば７．０×１０１４ｃｍ−２程度とする。
【００３４】
この後、例えばアッシングにより、フォトレジスト膜を除去する。
【００３５】
次に、全面に、例えばＣＶＤ法により、例えば膜厚８ｎｍのシリコン酸化膜を形成する。
【００３６】
次に、シリコン酸化膜を異方性エッチングすることにより、ゲート電極２０の側壁部分にシリコン酸化膜のサイドウォール絶縁膜２４を形成する（図１（ｄ）参照）。
【００３７】
次に、全面に、例えばスピンコート法により、フォトレジスト膜（図示せず）を形成する。
【００３８】
次に、フォトリソグラフィ技術を用い、ＮＭＯＳトランジスタ形成領域２を開口する開口部（図示せず）をフォトレジスト膜に形成する。
【００３９】
次に、サイドウォール絶縁膜２４が形成されたゲート電極２０とフォトレジスト膜とをマスクとして、半導体基板１０内にＮ型のドーパント不純物を導入する。Ｎ型のドーパント不純物としては、例えば砒素（Ａｓ）を用いる。加速エネルギーは、例えば１２ｋｅＶ程度とする。ドーズ量は、例えば２．０×１０１５ｃｍ−２程度とする。これにより、エクステンションソース／ドレイン構造の深い領域を形成するＮ型の不純物領域２６が形成される。（図２（ａ）参照）。
【００４０】
この後、例えばアッシングにより、フォトレジスト膜を除去する。
【００４１】
次に、例えばＲＴＡ（Rapid Thermal Annealing）法により、ドーパント不純物を活性化するための熱処理を行う。こうして、エクステンション領域２２と不純物領域２６とによりエクステンションソース／ドレイン構造のソース／ドレイン拡散層２８が形成される（図２（ａ）参照）。
【００４２】
次に、全面に、例えばスパッタリング法により、例えば膜厚２０ｎｍの高融点金属膜を形成する。高融点金属膜としては、例えばニッケル膜を用いる。
【００４３】
次に、熱処理を行うことにより、半導体基板１０表面のシリコンと高融点金属膜中のニッケルとを反応させるとともに、ゲート電極２０表面のシリコンと高融点金属膜中のニッケルとを反応させる。
【００４４】
次に、未反応の高融点金属膜をエッチング除去する。こうして、ソース／ドレイン拡散層２８上及びゲート電極２０上に、ニッケルシリサイドのシリサイド膜３０がそれぞれ形成される（図２（ｂ）参照）。ソース／ドレイン拡散層２８上のシリサイド膜３０は、ソース／ドレイン電極として機能する。
【００４５】
こうして、ゲート電極２０とソース／ドレイン拡散層２８とを有するトランジスタ（ＮＭＯＳトランジスタ）３２が形成される。
【００４６】
次に、全面に、例えばＣＶＤ法により、例えば膜厚６００ｎｍのＰＳＧ（Phospho Silicate Glass）膜の層間絶縁膜３４を形成する（図２（ｃ）参照）。
【００４７】
次に、例えばＣＭＰ（Chemical Mechanical Polishing、化学的機械的研磨）法により、層間絶縁膜３４の表面を平坦化する。
【００４８】
次に、フォトリソグラフィ技術を用い、ソース／ドレイン電極３０に達するコンタクトホール３６を層間絶縁膜３４に形成する。
【００４９】
次に、全面に、例えばスパッタリング法により、例えば膜厚７ｎｍのＴｉ膜と、膜厚２ｎｍのＴｉＮ膜とを順次形成する。これにより、Ｔｉ膜とＴｉＮ膜とにより形成された下地金属膜（密着膜、バリアメタル膜）３８が形成される。
【００５０】
次に、全面に、例えばＣＶＤ法により、例えばタングステンの導電膜４０を形成する。導電膜４０の膜厚は、コンタクトホール３６内が導電膜４０により十分に充填される膜厚とする。
【００５１】
次に、例えばＣＭＰ法により、層間絶縁膜３４の表面が露出するまでタングステン膜４０及び下地金属膜３８を研磨する。こうして、コンタクトホール３６内に、例えばタングステンの導体プラグ４０が埋め込まれる（図２（ｃ）参照）。
【００５２】
次に、全面に、例えばプラズマＣＶＤ法により、例えば膜厚５０〜２００ｎｍの層間絶縁膜４２を形成する（図３（ａ）参照）。層間絶縁膜４２としては、低誘電率（ｌｏｗ−ｋ）材料の層間絶縁膜を形成する。具体的には、層間絶縁膜４２として、例えば、シリコンと酸素と炭素とを含む膜を形成する。より具体的には、層間絶縁膜４２として、ＳｉＯＣ膜を形成する。層間絶縁膜４２は、例えば以下のようにして形成される。成膜室内に導入するガスとしては、例えば、ＴＭＳＡ（Trimethylsilylacetylene）ガス、Ｏ２ガス及びＣＯ２ガスを用いる。ＴＭＳＡガスの流量は、例えば３ｓｃｃｍ程度とする。Ｏ２ガスの流量は、例えば２００ｓｃｃｍ程度とする。ＣＯ２ガスの流量は、例えば５０００ｓｃｃｍ程度とする。成膜室内の圧力は、例えば１０ｍＴｏｒｒ程度とする。基板温度は、例えば４００℃程度とする。こうして、層間絶縁膜４２が形成される。
【００５３】
次に、層間絶縁膜４２に対して、加熱しながらＵＶ（紫外線）を照射することにより、ＵＶキュア（紫外線硬化、紫外線処理）を行う（図３（ｂ）参照）。ＵＶキュアを行う際には、例えばＵＶアニール装置等を用いることができる。ＵＶキュアは、例えばＵＶアニール装置の反応室（チャンバ）内に半導体基板１０を導入し、半導体基板１０を加熱しながら、ＵＶランプ等により紫外線を照射することにより行うことができる。ＵＶランプの主な波長領域は、例えば２００〜５００ｎｍ程度とする。ＵＶランプの出力は、例えば１８００Ｗ程度とする。反応室内の圧力は、例えば５０Ｔｏｒｒ程度とする。反応室内に導入するガスは、例えばＨｅガスとする。Ｈｅガスの流量は、例えば７５００ｓｃｃｍ程度とする。紫外線を照射する際に加熱する温度、即ち、基板温度は、３５０℃以下とする。好ましくは、基板温度を２３０℃〜３５０℃の範囲内とする。ここでは、基板温度を例えば２３０℃とする。ＵＶ照射時間は、例えば５分程度とする。比較的低い温度でＵＶキュアを行うため、膜ストレスの著しい増加を招くことなく、層間絶縁膜４２ａのヤング率を向上させることができる。即ち、膜ストレスの著しい増加を招くことなく、層間絶縁膜４２ａを硬化させることができる。ＵＶキュアを行う際の温度が比較的高いため、層間絶縁膜４２ａの比誘電率は、ＵＶキュアによっては十分に低減し得ない。ＵＶキュアが終了した段階では、層間絶縁膜４２ａの比誘電率は比較的高い状態となっている。
【００５４】
３５０℃以下のＵＶキュアを終了した段階で層間絶縁膜４２ａの比誘電率が比較的高い状態となっているのは、以下のような理由によるものと考えられる。即ち、ＳｉＯＣの層間絶縁膜４２ａ中には、シラノール基等の不要な物質が含まれていると考えられる。シラノール基の層間絶縁膜４２ａ中からの離脱温度は、約４００℃以上と考えられる。このため、３５０℃以下でＵＶキュアを行った場合には、シラノール基等が層間絶縁膜４２ａ中に残存してしまう。このため、３５０℃以下でのＵＶキュアを終了した段階では、層間絶縁膜４２ａの比誘電率は比較的高い状態になっていると考えられる。
【００５５】
なお、基板温度を３５０℃以下とするのは、以下のような理由によるものである。即ち、比較的高い温度でＵＶキュアを行った場合には、層間絶縁膜４２に大きな膜ストレスが生じてしまう。大きな膜ストレスを生じさせることなく、層間絶縁膜４２を硬化するためには、比較的低い温度でＵＶキュアを行うことが好ましい。３５０℃以下でＵＶキュアを行えば、大きな膜ストレスが生じるのを防止しつつ、層間絶縁膜４２を硬化し得る。このため、本実施形態では、基板温度を３５０℃以下としている。
【００５６】
一方、比較的低い温度でＵＶキュアを行った場合には、層間絶縁膜４２を十分に硬化し得ない。このため、ＵＶキュアを行う際の基板温度は、低すぎないことが好ましい。２３０℃以上でＵＶキュアを行えば、層間絶縁膜４２を十分に硬化し得る。このため、ＵＶキュアを行う際の基板温度は、２３０℃以上とすることが好ましい。
【００５７】
なお、ＵＶキュアを行う際の基板温度を２３０℃より低くした場合であっても、層間絶縁膜４２をある程度硬化することは可能である。従って、ＵＶキュアを行う際の基板温度は、必ずしも２３０℃以上でなくてもよい。ただし、十分な強度を得る観点からは、ＵＶキュアを行う際の基板温度が過度に低すぎないことが好ましい。
【００５８】
次に、層間絶縁膜４２ａに対して、加熱しながらヘリウム（Ｈｅ）プラズマを照射することにより、Ｈｅプラズマ処理（Ｈｅプラズマキュア）を行う（図４（ａ）参照）。Ｈｅプラズマ処理を行う際は、例えば、プラズマＣＶＤ装置等のプラズマ処理装置を用いることができる。Ｈｅプラズマ処理は、例えばプラズマ処理装置の反応室内に半導体基板１０導入し、半導体基板１０を加熱しながら、Ｈｅプラズマを照射することにより行うことができる。反応室内に導入するＨｅガスの流量は、例えば９０００ｓｃｃｍ程度とする。反応室内の圧力は、例えば８Ｔｏｒｒ程度とする。プラズマの出力は、例えば２００Ｗ程度とする。Ｈｅプラズマを行う際に加熱する温度、即ち、基板温度は、１００℃〜３５０℃の範囲内とする。ここでは、基板温度を、例えば３５０℃とする。Ｈｅプラズマの照射時間は、例えば１５秒程度とする。
【００５９】
小さい原子で且つ不活性なＨｅによるプラズマ処理は、シラノール基等を層間絶縁膜４２ａ中から脱離させる効果を奏する。しかも、３５０℃程度の比較的低い温度であっても、Ｈｅプラズマ処理を行えば、シラノール基等を層間絶縁膜４２ａから十分に離脱させることが可能である。
【００６０】
従って、Ｈｅプラズマ処理を行うことにより、層間絶縁膜４２ｂの比誘電率を十分に低減することができる。比較的低い温度でＨｅプラズマ処理を行うため、層間絶縁膜４２ｂの膜ストレスが著しく大きくなってしまうこともない。即ち、このようにしてＨｅプラズマ処理を行うことにより、膜ストレスの著しい上昇を招くことなく、層間絶縁膜４２ｂの比誘電率を十分に低下させることができる。なお、層間絶縁膜４２ｂのヤング率は、Ｈｅプラズマ処理を行うことによっては殆ど変化しない。
【００６１】
なお、基板温度を１００℃〜３５０℃の範囲内とするのは、以下のような理由によるものである。即ち、比較的高い温度でＨｅプラズマ処理を行った場合には、層間絶縁膜４２ａに大きな膜ストレスが生じてしまう。大きな膜ストレスを生じさせることなく、層間絶縁膜４２ａを硬化するためには、比較的低い温度でＨｅプラズマ処理を行うことが好ましい。３５０℃以下でＨｅプラズマ処理を行えば、層間絶縁膜に大きな膜ストレスが生じるのを防止しつつ、層間絶縁膜を硬化し得る。このため、本実施形態では、基板温度を３５０℃以下としている。一方、比較的低い温度でＨｅプラズマ処理を行った場合には、層間絶縁膜４２ａの比誘電率を十分に低減し得ない。このため、Ｈｅプラズマ処理を行う際の基板温度は、低すぎないことが好ましい。１００℃以上でＨｅプラズマ処理を行えば、層間絶縁膜４２ａの比誘電率を十分に低減し得る。このため、本実施形態では、Ｈｅプラズマ処理の際の基板温度を１００℃〜３５０℃の範囲内としている。
【００６２】
なお、Ｈｅプラズマ処理を行う際の基板温度を１００℃より低くした場合であっても、層間絶縁膜４２の比誘電率をある程度低くすることは可能である。従って、Ｈｅプラズマ処理を行う際の基板温度は、必ずしも１００℃以上でなくてもよい。ただし、十分に低い比誘電率を得る観点からは、Ｈｅプラズマ処理を行う際の基板温度が過度に低すぎないことが好ましい。
【００６３】
このように、本実施形態では、比較的低い温度で層間絶縁膜４２に対してＵＶキュアを行うことため、膜ストレスの著しい上昇を招くことなく、硬度の高い層間絶縁膜４２ａを得ることができる。ＵＶキュアを行う際の温度が比較的低いため、ＵＶキュアが終了した段階では、層間絶縁膜４２ａの比誘電率は十分に低くなっていない。このため、本実施形態では、Ｈｅプラズマ処理を行うことにより、層間絶縁膜４２ａの比誘電率を十分に低減する。ＵＶキュアは、比較的低い温度であっても、層間絶縁膜の硬度を十分に高くすることが可能である。また、Ｈｅプラズマ処理は、比較的低い温度であっても、層間絶縁膜の比誘電率を十分に低減することが可能である。従って、本実施形態によれば、膜ストレスの著しく上昇を招くことなく、硬度が高く、比誘電率の十分に低い層間絶縁膜４２ｂを得ることができる。
【００６４】
このようにしてＵＶキュア及びＨｅプラズマ処理を行うことにより、膜ストレスが例えば５５ＭＰａ以下、比誘電率が例えば２．７以下、ヤング率が例えば８ＧＰａ以上の層間絶縁膜４２ｂが得られる。
【００６５】
次に、全面に、例えばプラズマＣＶＤ法により、例えば膜厚１５〜６０ｎｍのキャップ膜４４を形成する（図４（ｂ）参照）。キャップ膜４４としては、例えば炭化シリコン（ＳｉＣ）膜、炭化窒化シリコン（ＳｉＣＮ）膜、ＢＮ膜等を用いることができる。
【００６６】
次に、全面に、例えばスピンコート法により、フォトレジスト膜４６を形成する。
【００６７】
次に、フォトリソグラフィ技術を用い、フォトレジスト膜４６に開口部４８を形成する。開口部４８は、配線５４を埋め込むための溝５０を、層間絶縁膜４２及びキャップ膜４４に形成するためのものである。
【００６８】
次に、フォトレジスト膜４６をマスクとして、例えばプラズマエッチング法により、キャップ膜４４及び層間絶縁膜４２を異方性エッチングする。エッチングガスとしては、例えばフッ素含有ガスを用いる。これにより、配線５４を埋め込むための溝５０が層間絶縁膜４２及びキャップ膜４４に形成される。溝５０の底面には、導体プラグ４０の上面が露出される。
【００６９】
この後、例えばアッシングにより、フォトレジスト膜４６を除去する（図５（ａ）参照）。アッシングする際の反応ガスとしては、例えば酸素ガスが用いられる。
【００７０】
次に、全面に、例えばスパッタリング法により、例えば膜厚１５ｎｍのバリアメタル膜５２を形成する。バリアメタル膜５２としては、例えばタンタル膜を用いる。バリアメタル膜５２は、配線５４（図６（ａ）参照）中のＣｕ（銅）が層間絶縁膜４２中等へ拡散するのを防止するためのものである。
【００７１】
次に、全面に、例えばスパッタリング法により、例えば膜厚３０ｎｍのシード層（図示せず）を形成する。シード層の材料としては、例えばＣｕを用いる。
【００７２】
次に、例えば電解めっき法により、Ｃｕ層５４を形成する（図５（ｂ）参照）。Ｃｕ層５４の厚さは、溝５０内がＣｕ層５４により十分に埋め込まれるような厚さとする。
【００７３】
次に、例えばＣＭＰ法により、キャップ膜４４の表面が露出するまで、Ｃｕ層５４及びバリアメタル膜５２を研磨する。これにより、溝５０内に、Ｃｕの配線５４が埋め込まれる（図６（ａ）参照）。
【００７４】
なお、ここでは、配線５４の材料としてＣｕを用いる場合を例に説明したが、配線５４の材料はＣｕに限定されるものではない。配線５４の材料として、例えばＣｕ合金等を用いてもよい。
【００７５】
次に、全面に、例えばプラズマＣＶＤ法により、例えば膜厚１５〜６０ｎｍのエッチングストッパ膜５６を形成する。エッチングストッパ膜５６としては、例えばＳｉＣ膜、ＳｉＣＮ膜、ＢＮ膜等を用いることができる。
【００７６】
次に、全面に、例えばＣＶＤ法により、例えば膜厚１５０〜２５０ｎｍの層間絶縁膜５８を形成する（図６（ｂ）参照）。層間絶縁膜５８としては、低誘電率材料の層間絶縁膜を形成する。具体的には、層間絶縁膜５８として、例えば、シリコンと酸素と炭素とを含む膜を形成する。より具体的には、層間絶縁膜５８として、ＳｉＯＣ膜を形成する。層間絶縁膜５８は、図３（ａ）を用いて上述した層間絶縁膜４２の形成方法と同様にして形成することができる。即ち、成膜室内に導入するガスとしては、例えばＴＭＳＡガス、Ｏ２ガス及びＣＯ２ガスを用いる。ＴＭＳＡガスの流量は、例えば３ｓｃｃｍ程度とする。Ｏ２ガスの流量は、例えば２００ｓｃｃｍ程度とする。ＣＯ２ガスの流量は、例えば５０００ｓｃｃｍ程度とする。成膜室内の圧力は、例えば１０ｍＴｏｒｒ程度とする。基板温度は、例えば４００℃程度とする。
【００７７】
次に、層間絶縁膜５８に対して、加熱しながら紫外線を照射することにより、ＵＶキュアを行う（図７（ａ）参照）。層間絶縁膜５８に対するＵＶキュアは、図３（ｂ）を用いて上述した層間絶縁膜４２に対するＵＶキュアと同様にして行うことができる。ただし、層間絶縁膜５８は層間絶縁膜４２より膜厚が厚いため、層間絶縁膜５８に対して十分なＵＶキュアが為されるように、ＵＶキュアの時間を長めに設定したり、ＵＶランプのパワーを大きめに設定してもよい。層間絶縁膜５８に対するＵＶキュアは、層間絶縁膜４２に対するＵＶキュアと同様に、例えばＵＶアニール装置を用いて行うことができる。ＵＶランプの主な波長領域は、例えば２００〜５００ｎｍ程度とする。ＵＶランプの出力は、例えば１８００Ｗ程度とする。反応室内の圧力は、例えば５０Ｔｏｒｒ程度とする。反応室内に導入するガスは、例えばＨｅガスとする。Ｈｅガスの流量は、例えば７５００ｓｃｃｍ程度とする。紫外線を照射する際に加熱する温度、即ち、基板温度は、３５０℃以下とする。好ましくは、基板温度を、２３０℃〜３５０℃の範囲内とする。ここでは、基板温度を例えば２３０℃とする。ＵＶ照射時間は、例えば１８０秒程度とする。比較的低い温度でＵＶキュアを行うため、膜ストレスの著しい増加を招くことなく、層間絶縁膜５８ａのヤング率を向上させることができる。即ち、膜ストレスの著しい増加を招くことなく、層間絶縁膜５８ａを硬化させることができる。ＵＶキュアが終了した段階では、層間絶縁膜５８ａの比誘電率は比較的高い状態となっている。
【００７８】
次に、層間絶縁膜５８ａに対して、加熱しながらＨｅプラズマを照射することにより、Ｈｅプラズマ処理（Ｈｅプラズマキュア）を行う（図７（ｂ）参照）。層間絶縁膜５８ａに対するＨｅプラズマ処理は、上述した層間絶縁膜４２ａに対するＨｅプラズマ処理と同様にして行うことができる。但し、層間絶縁膜５８ａは層間絶縁膜４２ａより膜厚が厚いため、層間絶縁膜５８ａに対して十分なＨｅプラズマ処理が為されるように、処理時間を長めに設定したり、プラズマの出力を大きめに設定してもよい。層間絶縁膜５８ａに対するＨｅプラズマ処理は、層間絶縁膜４２ａに対するＨｅプラズマ処理と同様に、例えばプラズマＣＶＤ装置等のプラズマ処理装置を用いて行うことができる。反応室内に導入するＨｅガスの流量は、例えば９０００ｓｃｃｍ程度とする。反応室内の圧力は、例えば８Ｔｏｒｒ程度とする。プラズマの出力は、例えば２００Ｗ程度とする。Ｈｅプラズマを行う際に加熱する温度、即ち、基板温度は、即ち、１００℃〜３５０℃の範囲内とする。ここでは、基板温度を、例えば３５０℃とする。Ｈｅプラズマの照射時間は、例えば３０秒程度とする。Ｈｅプラズマ処理を行うことにより、層間絶縁膜５８ｂの比誘電率を十分に低くすることができる。比較的低い温度でＨｅプラズマ処理を行うため、層間絶縁膜５８ｂの膜ストレスの著しい上昇を招くことはない。即ち、このようにしてＨｅプラズマ処理を行うことにより、膜ストレスの著しい上昇を招くことなく、層間絶縁膜５８ｂの比誘電率を十分に低下させることができる。なお、層間絶縁膜５８ｂのヤング率は、Ｈｅプラズマ処理を行うことによっては殆ど変化しない。
【００７９】
このように、本実施形態では、比較的低い温度で層間絶縁膜５８に対してＵＶキュアを行うことため、膜ストレスの著しい上昇を招くことなく、硬度の高い層間絶縁膜５８ａを得ることができる。ＵＶキュアを行う際の温度が比較的低いため、ＵＶキュアが終了した段階では、層間絶縁膜５８ａの比誘電率は十分に低くなっていない。次に、層間絶縁膜５８ａに対して、Ｈｅプラズマ処理を行うことにより、層間絶縁膜５８ｂの比誘電率を十分に低減する。ＵＶキュアとＨｅプラズマ処理のいずれも比較的低い温度で行うため、膜ストレスの著しく上昇を招くことなく、硬度が高く、比誘電率の十分に低い層間絶縁膜５８ｂを得ることができる。
【００８０】
このようにしてＵＶキュア及びＨｅプラズマ処理を行うことにより、膜ストレスが例えば５５ＭＰａ以下、比誘電率が例えば２．７以下、ヤング率が例えば８ＧＰａ以上の層間絶縁膜５８ｂが得られる。
【００８１】
次に、全面に、例えばプラズマＣＶＤ法により、例えば膜厚１５〜６０ｎｍのキャップ膜６０を形成する（図８（ａ）参照）。キャップ膜６０としては、例えばＳｉＣ膜、ＳｉＣＮ膜、ＢＮ膜等を用いることができる。
【００８２】
次に、全面に、例えばスピンコート法により、フォトレジスト膜６２を形成する。
【００８３】
次に、フォトリソグラフィ技術を用い、フォトレジスト膜６２に開口部６４を形成する。開口部６４は、層間絶縁膜５８等にコンタクトホール６６（図８（ｂ）参照）を形成するためのものである。
【００８４】
次に、フォトレジスト膜６２をマスクとし、例えばプラズマエッチング法により、キャップ膜６０及び層間絶縁膜５８をエッチングすることにより、コンタクトホール６６を形成する。エッチングガスとしては、例えばＣＦ４を含むガスを用いる。
【００８５】
この後、例えば酸素プラズマにより、フォトレジスト膜６２を除去する。
【００８６】
こうして、コンタクトホール６６がキャップ膜６０及び層間絶縁膜５８に形成される（図８（ｂ）参照）。
【００８７】
次に、全面に、例えばスピンコート法により、熱硬化性の樹脂（レジン）を塗布することにより、樹脂膜６８を形成する（図９（ａ）参照）。これにより、コンタクトホール６６内及びキャップ膜６０上に樹脂膜６８が形成される。
【００８８】
次に、熱処理を行うことにより、樹脂膜６８を硬化する。熱処理温度は、例えば２５０℃程度とする。熱処理時間は、例えば６０秒程度とする。
【００８９】
次に、全面に、例えばスピンコート法により、フォトレジスト膜７０を形成する。
【００９０】
次に、フォトリソグラフィ技術を用い、フォトレジスト膜７０に開口部７２を形成する。開口部７２は、層間絶縁膜５８等に溝７４を形成するためのものである。
【００９１】
次に、フォトレジスト膜７０をマスクとし、例えばプラズマエッチング法により、キャップ膜６０及び層間絶縁膜５８をエッチングすることにより、層間絶縁膜５８及びキャップ膜６０に溝７４を形成する。溝７４の深さは、例えば１００ｎｍ程度とする。エッチングガスとしては、例えばフッ素系ガスを用いる。なお、エッチングストッパ膜５６は、樹脂膜６８により保護されているため、この段階ではエッチングストッパ膜５６はエッチングされない。
【００９２】
次に、例えば酸素プラズマにより、フォトレジスト膜７０及び樹脂膜６８を除去する（図９（ｂ）参照）。
【００９３】
次に、プラズマエッチング法により、コンタクトホール６６内に露出するフォトレジスト膜５６をエッチングする（図１０（ａ）参照）。エッチングガスとしては、例えばＣＨ２Ｆ２ガスとＯ２ガスとを含む混合ガスを用いる。これにより、コンタクトホール６６が配線５４の上面に達する。また、このエッチングにより、キャップ膜６０のうちの上部がエッチングされるとともに、溝７４の深さが深くなる。
【００９４】
次に、全面に、例えばスパッタリング法により、例えば膜厚１５ｎｍのバリアメタル膜７６を形成する（図１０（ｂ）参照）。バリアメタル膜７６としては、例えばタンタル膜を用いる。バリアメタル膜７６は、Ｃｕ層７８中のＣｕが層間絶縁膜５８等に拡散するのを防止するためのものである。
【００９５】
次に、全面に、例えばスパッタリング法により、例えば膜厚３０ｎｍのシード層（図示せず）を形成する。シード層の材料としては、例えばＣｕを用いる。
【００９６】
次に、例えば電解めっき法により、Ｃｕ層７８を形成する。Ｃｕ層７８の厚さは、コンタクトホール６６及び溝７４内がＣｕ層７８により十分に埋め込まれるような厚さとする。
【００９７】
次に、例えばＣＭＰ法により、キャップ膜６０の表面が露出するまで、Ｃｕ層７８、バリアメタル膜７６を研磨する。これにより、溝７４及びコンタクトホール６６内に、Ｃｕ層７８が埋め込まれる。こうして、Ｃｕ層７８のうちのコンタクトホール６６内に埋め込まれた部分は、導体プラグ７８ａとなる。Ｃｕ層７８のうちの溝７４内に埋め込まれた部分は、配線７８ｂとなる。こうして、デュアルダマシン法により、導体プラグ７８ａと配線７８ｂとが一体的に形成される（図１１参照）。
【００９８】
なお、ここでは、配線７８ａ及び導体プラグ７８ｂの材料としてＣｕを用いる場合を例に説明したが、配線７８ａ及び導体プラグ７８ｂの材料はＣｕに限定されるものではない。例えば配線７８ａ及び導体プラグ７８ｂの材料として、Ｃｕ合金等を用いてもよい。
【００９９】
こうして、本実施形態による半導体装置が製造される。
【０１００】
（評価結果）
次に、本実施形態による半導体装置の製造方法の評価結果を図１２乃至図１４を用いて説明する。
【０１０１】
図１２は、比較例１の場合、即ち、４００℃でＳｉＯＣの層間絶縁膜に対してＵＶキュアを行った場合における比誘電率、ヤング率及び膜ストレスを示すグラフである。図１２（ａ）は、ＵＶ照射時間と層間絶縁膜の比誘電率との関係を示すグラフである。図１２（ｂ）は、ＵＶ照射時間と層間絶縁膜のヤング率との関係を示すグラフである。図１２（ｃ）は、ＵＶ照射時間と層間絶縁膜の膜ストレスとの関係を示すグラフである。
【０１０２】
ＳｉＯＣの層間絶縁膜を形成する際の成膜条件は、以下の通りとした。即ち、層間絶縁膜を形成するＣＶＤ装置としては、ノベラス社製のＶＥＣＴＯＲを用いた。基板としては、シリコン基板を用いた。反応室（チャンバ）内に導入するガスとしては、ＴＭＳＡガス、Ｏ２ガス及びＣＯ２ガスを用いた。ＴＭＳＡガスの流量は２ｓｃｃｍとし、Ｏ２ガスの流量は３００ｓｃｃｍとし、ＣＯ２ガスの流量は４０００ｓｃｃｍとした。反応室内の圧力は、５．５Ｔｏｒｒとした。印加する高周波電力は、１９００Ｗとした。印加する低周波電力は、３００Ｗとした。
【０１０３】
ＳｉＯＣの層間絶縁膜に対するＵＶキュアの条件は、以下の通りとした。即ち、ＵＶキュアを行う際に用いる装置としては、ノベラス社製のＳＯＬＡを用いた。ＵＶランプとしては、主な波長領域が２００〜５００ｎｍであるＵＶランプを用いた。ＵＶランプの出力は、１８００Ｗとした。反応室内の圧力は、５０Ｔｏｒｒとした。反応室内に導入するガスとしては、Ｈｅガスを用いた。Ｈｅガスの流量は、７５００ｓｃｃｍとした。基板温度は、上述したように４００℃とした。
【０１０４】
図１２（ａ）から分かるように、ＵＶキュアの時間が長くなるに伴って、層間絶縁膜の比誘電率が上昇する。
【０１０５】
また、図１２（ｂ）から分かるように、ＵＶキュアの時間が長くなるに伴って、層間絶縁膜のヤング率が上昇する。
【０１０６】
図１２（ａ）及び図１２（ｂ）から分かるように、５分程度のＵＶキュアを行った場合には、比較的小さい比誘電率が得られるとともに、比較的高いヤング率が得られると考えられる。
【０１０７】
しかし、５分程度のＵＶキュアを行った場合には、図１２（ｃ）から分かるように、膜ストレスは比較的大きくなってしまう。
【０１０８】
このことから、比較例１の場合、即ち、４００℃の基板温度でＵＶキュアを行った場合には、膜ストレスが比較的大きくなってしまうことが分かる。
【０１０９】
図１３は、比誘電率、ヤング率及び膜ストレスの比較結果を示すグラフである。図１３（ａ）は、層間絶縁膜の収縮率と比誘電率との関係を示すグラフである。図１３（ｂ）は、層間絶縁膜の収縮率とヤング率との関係を示すグラフである。図１３（ｃ）は、層間絶縁膜の収縮率と膜ストレスとの関係を示すグラフである。◆印のプロットは、比較例２の場合、即ち、４００℃の基板温度でＵＶキュアを行った場合を示している。■印のプロットは、比較例３の場合、即ち、２３０℃の基板温度でＵＶキュアを行った場合を示している。△印のプロットは、実施例１の場合、即ち、２３０℃の基板温度でＵＶキュアを行った後、Ｈｅプラズマ処理を行った場合を示している。
【０１１０】
いずれの場合も、図１２に示す比較例１の場合と同様にして、ＳｉＯＣの層間絶縁膜を形成した。
【０１１１】
また、いずれの場合も、図１２に示す比較例１の場合と同様にして、ＳｉＯＣの層間絶縁膜に対してＵＶキュアを行った。但し、比較例２においては、ＵＶキュアの際の基板温度を４００℃とした。比較例３及び実施例１においては、ＵＶキュアの際の基板温度を２５０℃とした。
【０１１２】
実施例１においては、以下のようにしてＨｅプラズマ処理を行った。即ち、Ｈｅガスの流量は、９０００ｓｃｃｍとした。反応室内の圧力は、８Ｔｏｒｒとした。プラズマの出力は、２００Ｗとした。基板温度は、３５０℃とした。Ｈｅプラズマの照射時間は、１５秒とした。
【０１１３】
ＵＶキュアの際の基板温度を変化させると、層間絶縁膜において生ずる反応の速度が著しく変化するため、横軸をＵＶ照射時間としたグラフでは、それぞれの基板温度での層間絶縁膜の物性を比較することは容易ではない。このため、図１３においては、横軸を層間絶縁膜の収縮率としている。
【０１１４】
図１３（ｂ）から分かるように、実施例１では、比較例２と同様に、比較的高いヤング率が得られている。このことから、実施例１のようにＵＶキュア時の基板温度が２３０℃と比較的低い場合であっても、比較例２、即ち、ＵＶキュア時の基板温度が４００℃の場合とほぼ同様に、層間絶縁膜を十分に硬化し得ることが分かる。
【０１１５】
図１３（ｃ）から分かるように、実施例１では、比較例２と比較して、膜ストレスが十分に低くなっている。このことから、ＵＶキュアの際の基板温度を比較的低く設定することにより、層間絶縁膜の膜ストレスを低減し得ることが分かる。
【０１１６】
図１３（ａ）から分かるように、実施例１では、比較例３と比較して、比誘電率が十分に低くなっている。このことから、Ｈｅプラズマ処理を行うことにより、ＵＶキュアの基板温度を比較的低く設定した場合であっても、層間絶縁膜の比誘電率を十分に低減し得ることが分かる。
【０１１７】
これらの結果から、比較的低い基板温度でＵＶキュアを行い、この後、Ｈｅプラズマ処理を行えば、膜ストレスが大きくなるのを防止しつつ、層間絶縁膜を硬化し得るとともに、層間絶縁膜の比誘電率を十分に低減し得ることが分かる。
【０１１８】
図１４は、ＵＶキュアの際の基板温度と比誘電率、ヤング率及び膜ストレスとの関係を示すグラフである。図１４（ａ）は、ＵＶキュアの際の基板温度と層間絶縁膜の比誘電率との関係を示すグラフである。図１４（ｂ）は、ＵＶキュアの際の基板温度と層間絶縁膜のヤング率との関係を示すグラフである。図１４（ａ）は、ＵＶキュアの際の基板温度と層間絶縁膜の膜ストレスとの関係を示すグラフである。
【０１１９】
いずれの場合も、層間絶縁膜に対してＵＶキュアを行った後、Ｈｅプラズマ処理を行った。ＵＶキュアの条件及びＨｅプラズマ処理の条件は、上記実施例１の場合と同様とした。但し、基板温度については、適宜設定した。
【０１２０】
図１４（ａ）から分かるように、ＵＶキュアの際の基板温度が２３０℃〜３５０℃の範囲内では、ＵＶキュアの際の基板温度が４００℃の場合と同様に、比較的低い比誘電率が得られている。
【０１２１】
図１４（ｂ）から分かるように、ＵＶキュアの際の基板温度が２３０℃〜３５０℃の範囲内では、ＵＶキュアの際の基板温度が４００℃の場合と同様に、比較的高いヤング率が得られている。
【０１２２】
図１４（ｃ）から分かるように、ＵＶキュアの際の基板温度が２３０℃〜３５０℃の範囲内では、ＵＶキュアの際の基板温度が４００℃の場合と比較して、膜ストレスが十分に小さく抑制されている。
【０１２３】
これらのことから、ＵＶキュア時の基板温度を２３０℃〜３５０℃とすることにより、層間絶縁膜の膜ストレスが大きくなるのを確実に防止し得ることが分かる。
【０１２４】
このように、本実施形態では、３５０℃以下という比較的低い基板温度に設定した状態でＳｉＯＣの層間絶縁膜に対してＵＶキュアを行う。比較的低い基板温度に設定した状態でＵＶキュアを行うため、本実施形態によれば、層間絶縁膜の膜ストレスが大きくなってしまうのを防止しつつ、層間絶縁膜の硬度を高くすることができる。ＵＶキュアの際の基板温度が比較的低いため、ＵＶキュアが終了した段階では、層間絶縁膜の比誘電率は十分に低減されていない。このため、本実施形態では、層間絶縁膜の比誘電率を十分に低減すべく、層間絶縁膜に対してＨｅプラズマ処理を行う。本実施形態では、Ｈｅプラズマ処理を行うため、層間絶縁膜の比誘電率を十分に低減することができる。しかも、Ｈｅプラズマ処理は、比較的低い温度であっても、層間絶縁膜の比誘電率を十分に低減し得るため、Ｈｅプラズマ処理の際に膜ストレスが著しく大きくなってしまうこともない。従って、本実施形態によれば、層間絶縁膜の膜ストレスが著しく大きくなってしまうのを防止しつつ、層間絶縁膜を硬化し得るとともに、層間絶縁膜の比誘電率を十分に低減し得る。従って、本実施形態によれば、信頼性が高く、電気的特性の良好な半導体装置を提供することが可能となる。
【０１２５】
［変形実施形態］
上記実施形態に限らず種々の変形が可能である。
【０１２６】
例えば、上記実施形態では、シリコンと炭素と酸素とを含む層間絶縁膜としてＳｉＯＣ膜を形成する場合を例に説明したが、ＳｉＯＣ膜に限定されるものではない。シリコンと炭素と酸素とを含む層間絶縁膜に広く適用することが可能である。例えば、層間絶縁膜がＳｉＯＣＨ膜であってもよい。
【符号の説明】
【０１２７】
２…ＮＭＯＳトランジスタ形成領域
１０…半導体基板
１２…素子分離領域
１４…素子領域
１６…ウェル
１８…ゲート絶縁膜
２０…ゲート電極
２２…エクステンション領域
２４…サイドウォール絶縁膜
２６…不純物領域
２８…ソース／ドレイン拡散層
３０…シリサイド膜
３２…トランジスタ
３４…層間絶縁膜
３６…コンタクトホール
３８…下地金属膜
４０…導体プラグ
４２…層間絶縁膜
４２ａ…ＵＶキュア後の層間絶縁膜
４２ｂ…Ｈｅプラズマ処理後の層間絶縁膜
４４…キャップ膜
４６…フォトレジスト膜
４８…開口部
５０…溝
５２…バリアメタル膜
５４…Ｃｕ層、配線
５６…エッチングストッパ膜
５８…層間絶縁膜
５８ａ…ＵＶキュア後の層間絶縁膜
５８ｂ…Ｈｅプラズマ処理後の層間絶縁膜
６０…キャップ膜
６２…フォトレジスト膜
６４…開口部
６６…コンタクトホール
６８…樹脂層
７０…フォトレジスト膜
７２…開口部
７４…溝
７６…バリアメタル膜
７８…Ｃｕ層
７８ａ…導体プラグ
７８ｂ…配線
【特許請求の範囲】
【請求項１】
半導体基板上に、化学気相堆積法により、シリコンと酸素と炭素とを含む絶縁膜を形成する工程と、
前記絶縁膜を形成する工程の後、３５０℃以下の温度で加熱しながら前記絶縁膜に対して紫外線キュアを行う工程と、
前記紫外線キュアを行う工程の後、前記絶縁膜に対してヘリウムプラズマ処理を行う工程と
を有することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記絶縁膜は、ＳｉＯＣ膜である
ことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１又は２記載の半導体装置の製造方法において、
前記紫外線キュアを行う工程では、２３０℃〜３５０℃の範囲内の温度で加熱しながら、前記絶縁膜に対して紫外線キュアを行う
ことを特徴とする半導体装置の製造方法。
【請求項４】
請求項１乃至３のいずれか１項に記載の半導体装置の製造方法において、
前記ヘリウムプラズマ処理を行う工程では、３５０℃以下の温度で加熱しながら、前記絶縁膜に対してヘリウムプラズマ処理を行う
ことを特徴とする半導体装置の製造方法。
【請求項５】
請求項４記載の半導体装置の製造方法において、
前記ヘリウムプラズマ処理を行う工程では、１００℃〜３５０℃の範囲内の温度で加熱しながら、前記絶縁膜に対してヘリウムプラズマ処理を行う
ことを特徴とする半導体装置の製造方法。
【請求項１】
半導体基板上に、化学気相堆積法により、シリコンと酸素と炭素とを含む絶縁膜を形成する工程と、
前記絶縁膜を形成する工程の後、３５０℃以下の温度で加熱しながら前記絶縁膜に対して紫外線キュアを行う工程と、
前記紫外線キュアを行う工程の後、前記絶縁膜に対してヘリウムプラズマ処理を行う工程と
を有することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記絶縁膜は、ＳｉＯＣ膜である
ことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１又は２記載の半導体装置の製造方法において、
前記紫外線キュアを行う工程では、２３０℃〜３５０℃の範囲内の温度で加熱しながら、前記絶縁膜に対して紫外線キュアを行う
ことを特徴とする半導体装置の製造方法。
【請求項４】
請求項１乃至３のいずれか１項に記載の半導体装置の製造方法において、
前記ヘリウムプラズマ処理を行う工程では、３５０℃以下の温度で加熱しながら、前記絶縁膜に対してヘリウムプラズマ処理を行う
ことを特徴とする半導体装置の製造方法。
【請求項５】
請求項４記載の半導体装置の製造方法において、
前記ヘリウムプラズマ処理を行う工程では、１００℃〜３５０℃の範囲内の温度で加熱しながら、前記絶縁膜に対してヘリウムプラズマ処理を行う
ことを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１２−４４０１（Ｐ２０１２−４４０１Ａ）
【公開日】平成２４年１月５日（２０１２．１．５）
【国際特許分類】
【出願番号】特願２０１０−１３９０１８（Ｐ２０１０−１３９０１８）
【出願日】平成２２年６月１８日（２０１０．６．１８）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２４年１月５日（２０１２．１．５）
【国際特許分類】
【出願日】平成２２年６月１８日（２０１０．６．１８）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]