半導体装置の製造方法
【課題】半導体装置の配線間容量を低減する。
【解決手段】半導体装置の製造方法は、基板の上方に絶縁膜を形成する工程と、絶縁膜を貫通する第1の溝及び絶縁膜の内部で終端する第2の溝を絶縁膜に形成する工程と、絶縁膜の内部で終端する配線溝を絶縁膜に形成する工程と、第1の溝の表面及び配線溝の表面に第1の金属膜を形成するともに、第2の溝の上方を覆うように第1の金属膜を形成する工程と、第1の溝及び配線溝に第2の金属膜を埋め込む工程と、を備える。
【解決手段】半導体装置の製造方法は、基板の上方に絶縁膜を形成する工程と、絶縁膜を貫通する第1の溝及び絶縁膜の内部で終端する第2の溝を絶縁膜に形成する工程と、絶縁膜の内部で終端する配線溝を絶縁膜に形成する工程と、第1の溝の表面及び配線溝の表面に第1の金属膜を形成するともに、第2の溝の上方を覆うように第1の金属膜を形成する工程と、第1の溝及び配線溝に第2の金属膜を埋め込む工程と、を備える。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【0002】
半導体装置の微細化及び高集積化により、配線間隔の短縮化が行われている。配線間隔が短くなると配線間容量が増加し、信号伝播の遅延となる。配線間隔が短い半導体装置では、信号伝播の遅延を抑制するために、比誘電率が低い層間絶縁膜を用いる場合がある。また、配線間の層間絶縁膜をエッチングで除去して空洞を形成する方法がある。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開平10−284597号公報
【特許文献2】特開2008−311585号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本件は、半導体装置の配線間容量を低減することを目的とする。
【課題を解決するための手段】
【0005】
本件の一観点による半導体装置の製造方法は、基板の上方に絶縁膜を形成する工程と、前記絶縁膜を貫通する第1の溝及び前記絶縁膜の内部で終端する第2の溝を前記絶縁膜に形成する工程と、前記絶縁膜の内部で終端する配線溝を前記絶縁膜に形成する工程と、前記第1の溝の表面及び前記配線溝の表面に第1の金属膜を形成するともに、前記第2の溝の上方を覆うように前記第1の金属膜を形成する工程と、前記第1の溝及び前記配線溝に第2の金属膜を埋め込む工程と、を備える。
【発明の効果】
【0006】
本件によれば、半導体装置の配線間容量を低減することができる。
【図面の簡単な説明】
【0007】
【図1】実施例1に係る半導体装置の製造工程図(その1)である。
【図2】実施例1に係る半導体装置の製造工程図(その2)である。
【図3】実施例1に係る半導体装置の製造工程図(その3)である。
【図4】実施例1に係る半導体装置の製造工程図(その4)である。
【図5】実施例1に係る半導体装置の製造工程図(その5)である。
【図6】実施例1に係る半導体装置の製造工程図(その6)である。
【図7】実施例1に係る半導体装置の製造工程図(その7)である。
【図8】実施例1に係る半導体装置の製造工程図(その8)である。
【図9】実施例1に係る半導体装置の製造工程図(その9)である。
【図10】溝の開口の周辺を拡大した半導体装置の断面図である。
【図11】実施例1に係る半導体装置の製造工程図(その10)である。
【図12】溝の開口の周辺を拡大した半導体装置の断面図である。
【図13】実施形態に係る半導体装置の製造工程図(その11)である。
【図14】実施形態に係る半導体装置の製造工程図(その12)である。
【図15】溝の開口の周辺を拡大した半導体装置の断面図である。
【図16】実施例2に係る半導体装置の製造工程図(その1)である。
【図17】実施例2に係る半導体装置の製造工程図(その2)である。
【図18】実施例2に係る半導体装置の製造工程図(その3)である。
【図19】実施例2に係る半導体装置の製造工程図(その4)である。
【図20】実施例2に係る半導体装置の製造工程図(その5)である。
【図21】溝の開口の周辺を拡大した半導体装置の断面図である。
【図22】実施例2に係る半導体装置の製造工程図(その6)である。
【図23】溝の開口の周辺を拡大した半導体装置の断面図である。
【図24】実施例2に係る半導体装置の製造工程図(その7)である。
【図25】実施例2に係る半導体装置の製造工程図(その8)である。
【図26】溝の開口の周辺を拡大した半導体装置の断面図である。
【発明を実施するための形態】
【0008】
以下、図面を参照して本実施形態に係る半導体装置及びその製造方法について説明する。以下の実施例の構成は例示であり、本実施形態に係る半導体装置及びその製造方法は実施例の構成に限定されない。
【実施例1】
【0009】
本実施形態に係る半導体装置及びその製造方法の第1の実施例を説明する。図1は、実施例1に係る半導体装置の製造工程図である。図1では、下層層間膜1にバリアメタル2及び下層配線3が形成されている。下層層間膜1は、微細孔を有する絶縁体であり、例えば、ポーラス酸化シリコン(SiO)膜である。下層層間膜1は、例えば、塗布法又はプラズマCVD(Chemical Vapor Deposition:化学気相蒸着)法で形成してもよい。これ
に限らず、他の方法で、下層層間膜1を形成してもよい。バリアメタル2は、例えば、Ta、Ti、TaN、TiN等である。バリアメタル2は、例えば、スパッタリング、CVD法又はALD(Atomic Layer Deposition:原子層蒸着)法で形成してもよい。これに
限らず、他の方法で、バリアメタル2を形成してもよい。下層配線3は、例えば、Al又はCu等の金属配線である。下層配線3は、例えば、電界メッキ法で形成してもよい。これに限らず、他の方法で、下層配線3を形成してもよい。
【0010】
下層配線3を有する配線層は、トランジスタ4等が形成された半導体基板5の上方に形成される。半導体基板5は、例えば、シリコン(Si)基板である。半導体基板5には素子領域を画定する素子分離膜6が形成され、ゲート絶縁膜7の上にゲート電極8が形成されている。ゲート電極8の側面にはサイドウォール膜9が形成され、ゲート電極8の両側の半導体基板5にソース・ドレイン領域10が形成されている。トランジスタ4の上に層間絶縁膜11、ソース・ドレイン領域10に接続されたコンタクトプラグ12及びキャップ膜13が形成され、さらに下層層間膜1が形成されて、コンタクトプラグ12と接続されるように、バリアメタル2及び下層配線3が形成される。
【0011】
下層層間膜1にバリアメタル2及び下層配線3を形成した後、図2に示すように、下層層間膜1及び下層配線3の上に絶縁膜20、層間膜21、絶縁膜22、23、24、レジスト膜25及び絶縁膜26を順に形成する。
【0012】
詳細には、まず、下層層間膜1及び下層配線3の上に絶縁膜20を形成する。絶縁膜20は、例えば、炭化シリコン(SiC)膜である。絶縁膜20は、例えば、プラズマCVD法で形成してもよい。これに限らず、他の方法で、絶縁膜20を形成してもよい。絶縁膜20の膜厚は、例えば、27nm以上33nm以下程度である。
【0013】
次に、絶縁膜20の上に層間膜21を形成する。層間膜21は、微細孔を有する絶縁体であり、例えば、ポーラス酸化シリコン(SiO)膜である。層間膜21は、例えば、塗布法又はプラズマCVD法で形成してもよい。これに限らず、他の方法で、層間膜21を形成してもよい。層間膜21の膜厚は、例えば、245nm以上265nm以下程度であ
る。
【0014】
次いで、層間膜21の上に、ハードマスクとしての絶縁膜22を形成する。絶縁膜22は、例えば、酸化シリコン(SiO)膜である。絶縁膜22は、例えば、プラズマCVD法で形成してもよい。これに限らず、他の方法で、絶縁膜22を形成してもよい。絶縁膜22の膜厚は、例えば、126nm以上154nm以下程度である。
【0015】
そして、絶縁膜22の上に、反射防止膜としての絶縁膜23を形成する。絶縁膜23は、例えば、シリコン窒化(SiN)膜である。絶縁膜23は、例えば、プラズマCVD法で形成してもよい。これに限らず、他の方法で、絶縁膜23を形成してもよい。絶縁膜23の膜厚は、例えば、63nm以上77nm以下程度である。
【0016】
次に、絶縁膜23の上に、保護膜としての絶縁膜24を形成する。絶縁膜24は、例えば、酸化シリコン(SiO)膜である。絶縁膜24は、例えば、プラズマCVD法で形成してもよい。これに限らず、他の方法で、絶縁膜24を形成してもよい。絶縁膜24の膜厚は、例えば、18nm以上22nm以下程度である。
【0017】
次いで、絶縁膜24の上にレジスト膜25を形成する。レジスト膜25は、例えば、有機ポリマーである。レジスト膜25は、例えば、塗布法で形成してもよい。これに限らず、他の方法で、レジスト膜25を形成してもよい。レジスト膜25の膜厚は、例えば、198nm以上220nm以下程度である。
【0018】
そして、レジスト膜25の上に絶縁膜26を形成する。絶縁膜26は、例えば、酸化シリコン(SiO)膜である。絶縁膜26は、例えば、プラズマCVD法で形成してもよい。これに限らず、他の方法で、絶縁膜26を形成してもよい。絶縁膜26の膜厚は、例えば、18nm以上22nm以下程度である。
【0019】
次に、絶縁膜26の上にレジスト膜27を形成する。レジスト膜27は、例えば、有機ポリマー、架橋材及び光酸発生材の複合材料である。レジスト膜27は、例えば、塗布法で形成してもよい。これに限らず、他の方法で、レジスト膜27を形成してもよい。レジスト膜27の膜厚は、例えば、100nm以上200nm以下程度である。
【0020】
レジスト膜27の形成後、液浸露光機を用いてレジスト膜27に開口パターンを露光することにより、図3に示すように、レジスト膜27に、開口27A及び27Bを形成する。図3の(A)は、半導体装置の製造工程の上面図であり、図3の(B)は、図3の(A)の点線Cで示した位置を矢印方向Dから見た半導体装置の製造工程の断面図である。
【0021】
開口27Aは、円形状、楕円形状、正方形状及び長方形状等の点形状であるが、図3では、例として、開口27Aを円形状にしている。開口27Aの直径は、例えば、65nm以上71nm以下程度である。これに限らず、開口27Aの直径は、他の値であってもよい。開口27Bは、円形状、楕円形状、正方形状及び長方形状等の点形状であってもよいが、図3では、例として、開口27Bを円形状にしている。開口27Bの直径は、例えば、38nm以上42nm以下程度である。これに限らず、開口27Bの直径は、他の値であってもよい。ただし、開口27Bの直径は、開口27Aの直径よりも小さい値である。なお、露光時のドーズ量は、例えば、192J/m2以上217J/m2以下程度である。
【0022】
次に、レジスト膜27をマスクとして、ドライエッチングを行うことにより、図4に示すように、層間膜21、絶縁膜22、23及び24を貫通し、絶縁膜20に達する溝28と、絶縁膜22、23及び24を貫通し、層間膜21内で終端する溝29とを形成する。図4の(A)は、半導体装置の製造工程の上面図であり、図4の(B)は、図4の(A)
の点線Cで示した位置を矢印方向Dから見た半導体装置の製造工程の断面図である。
【0023】
ドライエッチングは、例えば、CO、Ar及びC4F8を含むガスを用いたプラズマによるエッチング処理であってもよい。溝28の開口は、円形状、楕円形状、正方形状及び長方形状等の点形状であるが、図4では、例として、溝28の開口を円形状にしている。溝28の開口径は、例えば、60nm以上67nm以下程度である。これに限らず、溝28の開口径は、他の値であってもよい。溝29の開口は、円形状、楕円形状、正方形状及び長方形状等の点形状であるが、図4では、例として、溝29の開口を円形状にしている。溝29の開口径は、例えば、33nm以上38nm以下程度である。これに限らず、溝29の開口径は、他の値であってもよい。ただし、溝29の開口径は、溝28の開口径よりも小さい値である。溝28と比較して、溝29は、層間膜21の深さ方向に対して浅く形成されている。これは、溝28の開口径と比較して、溝29の開口径が小さく、ドライエッチングが層間膜21に対して進みにくいためである。溝28の開口径を60nm以上67nm以下とし、溝29の開口径を33nm以上38nm以下とする場合、溝28が絶縁膜20に達した時点でエッチングを終了すると、溝29は、層間膜21の深さ方向に対して、175nm以上185nm以下の位置で終端する。ただし、ドライエッチングの条件を調整することにより、層間膜21に対する溝29の深さを変更することは可能である。
【0024】
実施例1に係る半導体装置及びその製造方法では、溝29の開口径が、溝28の開口径よりも小さくなるように設定することで、溝29を形成するための層間膜21に対するドライエッチングを進みにくくすることができる。溝28が、層間膜21を貫通し、絶縁膜20に達した時点でドライエッチングを終了すると、溝29は、層間膜21を貫通せず、層間膜21の内部で終端するため、溝29は、層間膜21の下方の下層配線3まで到達しない。そのため、下層配線3の配置を変更せずに、層間膜21に溝29を形成することができる。
【0025】
なお、レジスト膜25、絶縁膜26及びレジスト膜27は、溝28及び29を形成する際のドライエッチングにより除去される。レジスト膜25が残存している場合、レジスト膜25をアッシング(灰化処理)により除去してもよい。
【0026】
半導体装置の製造工程の説明に戻る。層間膜21に溝28及び29を形成した後、絶縁膜24の上にレジスト膜30を形成する。レジスト膜30は、例えば、有機ポリマーである。レジスト膜30は、例えば、塗布法で形成してもよい。これに限らず、他の方法で、レジスト膜30を形成してもよい。レジスト膜30の膜厚は、例えば、252nm以上308nm以下程度である。絶縁膜24の上にレジスト膜30を形成することにより、溝28及び29には、レジスト膜30が埋め込まれる。
【0027】
レジスト膜30の形成後、図5に示すように、レジスト膜30の上に絶縁膜31を形成する。図5の(A)は、半導体装置の製造工程の上面図であり、図5の(B)は、図5の(A)の点線Cで示した位置を矢印方向Dから見た半導体装置の製造工程の断面図である。絶縁膜31は、例えば、酸化シリコン(SiO)膜である。絶縁膜31は、例えば、プラズマCVD法で形成してもよい。これに限らず、他の方法で、絶縁膜31を形成してもよい。絶縁膜31の膜厚は、例えば、18nm以上22nm以下程度である。
【0028】
そして、絶縁膜31の上にレジスト膜32を形成する。レジスト膜32は、例えば、有機ポリマー、架橋材及び光酸発生材の複合材料である。レジスト膜32は、例えば、塗布法で形成してもよい。これに限らず、他の方法で、レジスト膜32を形成してもよい。レジスト膜32の膜厚は、例えば、100nm以上200nm以下程度である。
【0029】
レジスト膜32の形成後、液浸露光機を用いてレジスト膜32に配線パターンを露光す
ることにより、図6に示すように、レジスト膜32に、開口32A及び32Bを形成する。図6の(A)は、半導体装置の製造工程の上面図であり、図6の(B)は、図6の(A)の点線Cで示した位置を矢印方向Dから見た半導体装置の製造工程の断面図である。開口32A及び32Bの幅は、60nm以上70nm以下程度である。
【0030】
ただし、開口32A及び32Bの幅の値が、60nm以上70nm以下程度となるのは、開口32Aと開口32Bとが最密ピッチの場合であり、これに限らず、開口32A及び32Bの幅は、他の値であってもよい。なお、露光時のドーズ量は、例えば、244J/m2以上259J/m2以下程度である。
【0031】
次に、レジスト膜32をマスクとして、ドライエッチングを行うことにより、レジスト膜32のパターンをレジスト膜30に転写する。次いで、パターンが転写されたレジスト膜30をマスクとして、ドライエッチングを行うことにより、図7に示すように、層間膜21の内部で終端する配線溝33及び34を層間膜21に形成する。図7の(A)は、半導体装置の製造工程の上面図であり、図7の(B)は、図7の(A)の点線Cで示した位置を矢印方向Dから見た半導体装置の製造工程の断面図である。
【0032】
配線溝33は、溝28が設けられた位置と部分的に重なる位置に形成されている。配線溝34は、溝28が設けられた位置と重ならない位置に形成されている。すなわち、配線溝34は、溝28が設けられた位置と異なる位置に形成されている。配線溝33及び34は、層間膜21の深さ方向に対して、175nm以上185nm以下程度の位置まで形成されている。ただし、ドライエッチングの条件を調整することにより、層間膜21に対する配線溝33及び34の深さを変更することは可能である。
【0033】
ここでは、配線溝33及び34の長手方向と、複数の溝29が並んで形成されている方向とが平行となるように、溝29、配線溝33及び34が層間膜21に形成されている。また、図7に示すように、複数の溝29のうち一部の溝29は、配線溝33と配線溝34との間に設けられている。
【0034】
ドライエッチングは、例えば、CO、Ar及びC4F8を含むガスを用いたプラズマによるエッチング処理であってもよい。配線溝33及び34を形成する際のドライエッチングにより、層間膜21の上方の絶縁膜23、24、レジスト膜30、絶縁膜31、レジスト膜32及び絶縁膜33が除去され、層間膜21の上の絶縁膜22の表層部分が削られる。
【0035】
溝28が設けられている位置に対して、配線溝33を設ける位置を部分的に重ねている。溝28を設ける位置と配線溝33を設ける位置とを部分的に重ねることにより、溝28と配線溝33とが部分的に重複し、溝28と配線溝33とが導通する。図7に示す例では、配線溝33の幅は、溝28の開口径よりも大きいが、配線溝33の幅と溝28の開口径とが一致していてもよいし、配線溝33の幅は、溝28の開口径よりも小さくてもよい。
【0036】
図7に示す例では、層間膜21に対する溝29の深さと、層間膜21に対する配線溝34の深さとを一致させている。そのため、配線溝34が設けられた位置と重なる位置に元々存在していた溝29は、配線溝34に取り込まれて消滅する。例えば、層間膜21に溝29をランダムに形成する場合、溝29が設けられた位置と配線溝34が設けられた位置とが重なることがある。一方、配線溝34が設けられている位置と重ならない位置に存在する溝29は、そのまま存在することになる。ここでは、配線溝34が設けられた位置と重なる位置に一部の溝29を設けたが、配線溝34が設けられた位置と重なる位置に溝29を設けないようにしてもよい。
【0037】
配線溝33及び34の形成後、レジスト膜30をアッシング(灰化処理)により除去す
る。そして、ドライエッチングを行うことにより、図8に示すように、溝28の底に存在している絶縁膜20を除去するとともに、絶縁膜23及び24を除去し、絶縁膜22の上部を除去する。図8の(A)は、半導体装置の製造工程の上面図であり、図8の(B)は、図8の(A)の点線Cで示した位置を矢印方向Dから見た半導体装置の製造工程の断面図である。溝28の下方の絶縁膜20を除去することにより、金属配線3の上部が露出する。
【0038】
溝28の下方の絶縁膜20を除去した後、図9に示すように、バリアメタル40を絶縁膜22の表面、溝28の表面、配線溝33及び34の表面に形成するとともに、溝29の上方を覆うようにバリアメタル40を形成する。図9の(A)は、半導体装置の製造工程の上面図であり、図9の(B)は、図9の(A)の点線Cで示した位置を矢印方向Dから見た半導体装置の製造工程の断面図である。バリアメタル40は、例えば、Ta、Ti、TaN、TiN等の金属膜である。バリアメタル40は、例えば、スパッタリング、CVD法又はALD法で形成してもよい。これに限らず、他の方法で、バリアメタル40を形成してもよい。バリアメタル40の膜厚は、例えば、18nm以上22nm以下程度である。
【0039】
バリアメタル40は、溝28、配線溝33及び34の側壁及び底面に形成されている。金属配線3の上方の絶縁膜20が除去されることによって金属配線3の上部が露出したため、金属配線3とバリアメタル40とが接触している。溝29の開口径は小さいため、バリアメタル40の形成時のオーバーハングによって、溝29の上方を覆うようにバリアメタル40が形成される。そのため、図10に示すように、溝29の開口がバリアメタル40によって塞がれ、バリアメタル40が溝29の内部まで入り込まなくなり、溝29は、層間膜21中にエアギャップ(空孔)として存在することになる。図10は、溝29の開口の周辺を拡大した半導体装置の断面図である。
【0040】
バリアメタル40の形成後、図11に示すように、溝28、配線溝33及び34に金属膜41を埋め込むとともに、バリアメタル40の上に金属膜41を形成する。図11の(A)は、半導体装置の製造工程の上面図であり、図11の(B)は、図11の(A)の点線Cで示した位置を矢印方向Dから見た半導体装置の製造工程の断面図である。金属膜41は、例えば、Al又はCu等である。金属膜41は、例えば、電界メッキ法で形成してもよい。これに限らず、他の方法で、金属膜41を形成してもよい。金属膜41の膜厚は、例えば、630nm以上770nm以下程度である。
【0041】
図12に示すように、溝29の開口がバリアメタル40によって塞がれているため、金属膜41は溝29に埋め込まれない。図12は、溝29の開口の周辺を拡大した半導体装置の断面図である。
【0042】
金属膜41の形成後、CMP(Chemical Mechanical Polishing:化学機械研磨)法に
より、図13に示すように、金属膜41の上部、絶縁膜22上のバリアメタル40及び絶縁膜22を除去する。図13の(A)は、半導体装置の製造工程の上面図であり、図13の(B)は、図13の(A)の点線Cで示した位置を矢印方向Dから見た半導体装置の製造工程の断面図である。CMP法は、例えば、砥粒、分散剤、キレート剤及び防食剤を含むスラリーを供給しつつ、研磨パッドを金属膜41に押し当てながら研磨パッド及び半導体基板5をそれぞれ回転させる。絶縁膜22を除去する際、層間膜21の表層部分を15nm以上25以下程度削るようにしてもよい。絶縁膜22上のバリアメタル40を除去することにより、バリアメタル40によって塞がれていた溝29の開口が露出する。金属膜41の上部を除去することにより、溝28にビアプラグ42が形成され、配線溝33に金属配線43が形成され、配線溝34に金属配線44が形成される。
【0043】
絶縁膜22を除去した後、図14に示すように、層間膜21の上、バリアメタル40の上、金属配線43及び44の上に絶縁膜45を形成するとともに、溝29の上方を覆うように絶縁膜45を形成する。図14の(A)は、半導体装置の製造工程の上面図であり、図14の(B)は、図14の(A)の点線Cで示した位置を矢印方向Dから見た半導体装置の製造工程の断面図である。絶縁膜45は、例えば、酸化シリコン(SiO)である。絶縁膜45は、例えば、段差被覆性の悪い条件でのプラズマCVD法で形成してもよい。これに限らず、他の方法により、段差被覆性の悪い条件で絶縁膜45を形成してもよい。絶縁膜45の膜厚は、例えば、30nm以上50nm以下程度である。
【0044】
段差被覆性の悪い条件で絶縁膜45を形成することによって、溝29の上方を覆うように絶縁膜45が形成される。そのため、図15に示すように、溝29の開口が絶縁膜45によって塞がれ、絶縁膜45が溝29の内部まで入り込まなくなり、溝29は、層間膜21中にエアギャップ(空孔)として存在することになる。図15は、溝29の開口の周辺を拡大した半導体装置の断面図である。
【0045】
実施例1に係る半導体装置及びその製造方法では、層間膜21中にエアギャップ(空孔)として溝29を形成することにより、半導体装置の配線間の容量を低減することができる。実施例1に係る半導体装置及びその製造方法では、層間膜21に対する溝28の形成と、層間膜21に対する溝29の形成とが、同一のエッチング工程で行われる。そのため、エッチング工程及び露光工程を増やすことなく、層間膜21中にエアギャップ(空孔)を存在させることが可能となる。
【0046】
実施例1に係る半導体装置及びその製造方法では、金属配線43及び44を形成する工程の前に、層間膜21に溝29を形成する工程を行っている。そのため、層間膜21に溝29を形成する工程によって、金属配線43及び44にダメージを与える恐れが無い。例えば、金属配線43及び44を形成する工程の後に、層間膜21に溝29を形成する工程を行う場合、金属配線43及び44にダメージを与える可能性がある。
【0047】
実施例1に係る半導体装置及びその製造方法では、レジスト膜27に対する溝29の開口パターンの露光と、レジスト膜32に対する配線溝33及び34の配線パターンの露光とが、異なる露光工程で行われる。また、配線溝33と配線溝34との間に溝29を設ける場合であっても、レジスト膜32に対する配線溝33及び34の配線パターンの露光工程に変更を加える必要がない。そのため、配線溝33と配線溝34とが密ピッチであっても、レジスト膜32に対する配線溝33及び34の配線パターンの露光工程に負荷がかからない。
【0048】
実施例1では、レジスト膜25及びレジスト膜27を形成する例を示したが、これに限らず、レジスト膜27を形成しないようにしてもよい。すなわち、単層レジスト膜を用いて、層間膜21に溝28及び29を形成するようにしてもよい。例えば、液浸露光機を用いてレジスト膜25に開口パターンを露光し、レジスト膜25をマスクとして、ドライエッチングを行うことにより、層間膜21に溝28及び29を形成するようにしてもよい。
【実施例2】
【0049】
本実施形態に係る半導体装置及びその製造方法の第2の実施例を説明する。実施例1に係る半導体装置の製造方法においては、レジスト膜27に点形状の開口27Bを形成し、層間膜21に点形状の開口を有する溝29を形成した。実施例2に係る半導体装置の製造方法においては、レジスト膜27に線形状の開口50を形成し、層間膜21に線形状の開口を有する溝51を形成する例を説明する。なお、同一の構成要素については、実施例1と同一の符号を付し、その説明を省略する。
【0050】
実施例2に係る半導体装置の製造方法は、実施例1の図1及び図2を用いて説明した工程と同様の工程を行った後、図16に示すように、レジスト膜27に、開口27A及び開口50を形成する。図16の(A)は、半導体装置の製造工程の上面図であり、図16の(B)は、図16の(A)の点線Cで示した位置を矢印方向Dから見た半導体装置の製造工程の断面図である。
【0051】
開口27Aは、円形状、楕円形状、正方形状及び長方形状等の点形状であるが、図16では、例として、開口27Aを円形状にしている。開口27Aの直径は、例えば、65nm以上71nm以下程度である。これに限らず、開口27Aの直径は、他の値であってもよい。開口50は、線形状である。開口50の幅は、例えば、36nm以上40nm以下程度である。これに限らず、開口50の幅は、他の値であってもよい。ただし、開口50の幅は、開口27Aの直径よりも小さい値である。なお、露光時のドーズ量は、例えば、190J/m2以上220J/m2以下程度である。
【0052】
次に、レジスト膜27をマスクとして、ドライエッチングを行うことにより、図17に示すように、層間膜21、絶縁膜22、23及び24を貫通し、絶縁膜20に達する溝28と、絶縁膜22、23及び24を貫通し、層間膜21内で終端する溝51とを形成する。図17の(A)は、半導体装置の製造工程の上面図であり、図17の(B)は、図17の(A)の点線Cで示した位置を矢印方向Dから見た半導体装置の製造工程の断面図である。
【0053】
ドライエッチングは、例えば、CO、Ar及びC4F8を含むガスを用いたプラズマによるエッチング処理であってもよい。溝28の開口は、円形状、楕円形状、正方形状及び長方形状等の点形状であるが、図17では、例として、溝28の開口を円形状にしている。溝28の開口径は、例えば、60nm以上67nm以下程度である。これに限らず、溝28の開口径は、他の値であってもよい。溝51の開口は、線形状である。溝51の開口幅は、例えば、33nm以上38nm以下程度である。これに限らず、溝51の開口幅は、他の値であってもよい。ただし、溝51の開口幅は、溝28の開口径よりも小さい値である。溝28と比較して、溝51は、層間膜21の深さ方向に対して浅く形成されている。これは、溝28の開口径と比較して、溝51の開口幅が小さく、ドライエッチングが層間膜21に対して進みにくいためである。溝28の開口径を60nm以上67nm以下とし、溝51の開口幅を33nm以上38nm以下とする場合、溝28が絶縁膜20に達した時点でエッチングを終了すると、溝51は、層間膜21の深さ方向に対して、175nm以上185nm以下の位置で終端する。ただし、ドライエッチングの条件を調整することにより、層間膜21に対する溝51の深さを変更することは可能である。
【0054】
実施例2に係る半導体装置及びその製造方法では、溝51の開口幅が、溝28の開口径よりも小さくなるように設定することで、溝51を形成するための層間膜21に対するドライエッチングを進みにくくすることができる。溝28が、層間膜21を貫通し、絶縁膜20に達した時点でドライエッチングを終了すると、溝51は、層間膜21を貫通せず、層間膜21の内部で終端するため、溝51は、層間膜21の下方の下層配線3まで到達しない。そのため、下層配線3の配置を変更せずに、層間膜21に溝51を形成することができる。
【0055】
なお、レジスト膜25、絶縁膜26及びレジスト膜27は、溝28及び51を形成する際のドライエッチングにより除去される。レジスト膜25が残存している場合、レジスト膜25をアッシング(灰化処理)により除去してもよい。
【0056】
半導体装置の製造工程の説明に戻る。層間膜21に溝28及び51を形成した後、絶縁膜24の上にレジスト膜30を形成する。レジスト膜30は、例えば、有機ポリマーであ
る。レジスト膜30は、例えば、塗布法で形成してもよい。これに限らず、他の方法で、レジスト膜30を形成してもよい。レジスト膜30の膜厚は、例えば、252nm以上308nm以下程度である。絶縁膜24の上にレジスト膜30を形成することにより、溝28及び29には、レジスト膜30が埋め込まれる。
【0057】
次に、実施例1の図5及び図6を用いて説明した工程と同様の工程を行った後、レジスト膜32をマスクとして、ドライエッチングを行うことにより、レジスト膜32のパターンをレジスト膜30に転写する。次いで、パターンが転写されたレジスト膜30をマスクとして、ドライエッチングを行うことにより、図18に示すように、層間膜21の内部で終端する配線溝33及び34を層間膜21に形成する。図18の(A)は、半導体装置の製造工程の上面図であり、図18の(B)は、図18の(A)の点線Cで示した位置を矢印方向Dから見た半導体装置の製造工程の断面図である。
【0058】
配線溝33は、溝28が設けられた位置と部分的に重なる位置に形成されている。配線溝34は、溝28が設けられた位置と重ならない位置に形成されている。すなわち、配線溝34は、溝28が設けられた位置と異なる位置に形成されている。配線溝33及び34は、層間膜21の深さ方向に対して、175nm以上185nm以下程度の位置まで形成されている。ただし、ドライエッチングの条件を調整することにより、層間膜21に対する配線溝33及び34の深さを変更することは可能である。
【0059】
ここでは、配線溝33及び34の長手方向と溝51の長手方向とが平行となるように、配線溝33、34及び溝51が、層間膜21に形成されている。図18に示すように、複数の溝51のうち一部の溝51は、配線溝33と配線溝34との間に設けられている。
【0060】
ドライエッチングは、例えば、CO、Ar及びC4F8を含むガスを用いたプラズマによるエッチング処理であってもよい。配線溝33及び34を形成する際のドライエッチングにより、層間膜21の上方の絶縁膜23、24、レジスト膜30、絶縁膜31、レジスト膜32及び絶縁膜33が除去され、層間膜21の上の絶縁膜22の表層部分が削られる。
【0061】
溝28が設けられている位置に対して、配線溝33を設ける位置を部分的に重ねている。溝28を設ける位置と配線溝33を設ける位置とを部分的に重ねることにより、溝28と配線溝33とが部分的に重複し、溝28と配線溝33とが導通する。図18に示す例では、配線溝33の幅は、溝28の開口径よりも大きいが、配線溝33の幅と溝28の開口径とが一致していてもよいし、配線溝33の幅は、溝28の開口径よりも小さくてもよい。
【0062】
図18に示す例では、層間膜21に対する溝51の深さと、層間膜21に対する配線溝34の深さとを一致させている。そのため、配線溝34が設けられた位置と重なる位置に元々存在していた溝51は、配線溝34に取り込まれて消滅する。例えば、層間膜21に溝51をランダムに形成する場合、溝51が設けられた位置と配線溝34が設けられた位置とが重なることがある。一方、配線溝34が設けられている位置と重ならない位置に存在する溝51は、そのまま存在することになる。ここでは、配線溝34が設けられた位置と重なる位置に一部の溝51を設けたが、配線溝34が設けられた位置と重なる位置に溝51を設けないようにしてもよい。
【0063】
配線溝33及び34の形成後、レジスト膜30をアッシング(灰化処理)により除去する。そして、ドライエッチングを行うことにより、図19に示すように、溝28の底に存在している絶縁膜20を除去するとともに、絶縁膜23及び24を除去し、絶縁膜22の上部を除去する。図19の(A)は、半導体装置の製造工程の上面図であり、図19の(B)は、図19の(A)の点線Cで示した位置を矢印方向Dから見た半導体装置の製造工
程の断面図である。溝28の下方の絶縁膜20を除去することにより、金属配線3の上部が露出する。
【0064】
溝28の下方の絶縁膜20を除去した後、図20に示すように、バリアメタル40を絶縁膜22の表面、溝28の表面、配線溝33及び34の表面に形成するとともに、溝51の上方を覆うようにバリアメタル40を形成する。図20の(A)は、半導体装置の製造工程の上面図であり、図20の(B)は、図20の(A)の点線Cで示した位置を矢印方向Dから見た半導体装置の製造工程の断面図である。バリアメタル40は、例えば、Ta、Ti、TaN、TiN等の金属膜である。バリアメタル40は、例えば、スパッタリング、CVD法又はALD法で形成してもよい。これに限らず、他の方法で、バリアメタル40を形成してもよい。バリアメタル40の膜厚は、例えば、18nm以上22nm以下程度である。
【0065】
バリアメタル40は、溝28、配線溝33及び34の側壁及び底面に形成されている。金属配線3の上方の絶縁膜20が除去されることによって金属配線3の上部が露出したため、金属配線3とバリアメタル40とが接触している。溝51の開口幅は小さいため、バリアメタル40の形成時のオーバーハングによって、溝51の上方を覆うようにバリアメタル40が形成される。そのため、図21に示すように、溝51の開口がバリアメタル40によって塞がれ、バリアメタル40が溝51の内部まで入り込まなくなり、溝51は、層間膜21中にエアギャップ(空孔)として存在することになる。図21は、溝51の開口の周辺を拡大した半導体装置の断面図である。
【0066】
バリアメタル40の形成後、図22に示すように、溝28、配線溝33及び34に金属膜41を埋め込むとともに、バリアメタル40の上に金属膜41を形成する。図22の(A)は、半導体装置の製造工程の上面図であり、図22の(B)は、図22の(A)の点線Cで示した位置を矢印方向Dから見た半導体装置の製造工程の断面図である。金属膜41は、例えば、Al又はCu等である。金属膜41は、例えば、電界メッキ法で形成してもよい。これに限らず、他の方法で、金属膜41を形成してもよい。金属膜41の膜厚は、例えば、630nm以上770nm以下程度である。
【0067】
図23に示すように、溝51の開口がバリアメタル40によって塞がれているため、金属膜41は溝51に埋め込まれない。図23は、溝51の開口の周辺を拡大した半導体装置の断面図である。
【0068】
金属膜41の形成後、CMP法により、図24に示すように、金属膜41の上部、絶縁膜22上のバリアメタル40及び絶縁膜22を除去する。図24の(A)は、半導体装置の製造工程の上面図であり、図24の(B)は、図24の(A)の点線Cで示した位置を矢印方向Dから見た半導体装置の製造工程の断面図である。CMP法は、例えば、砥粒、分散剤、キレート剤及び防食剤を含むスラリーを供給しつつ、研磨パッドを金属膜41に押し当てながら研磨パッド及び半導体基板5をそれぞれ回転させる。絶縁膜22を除去する際、層間膜21の表層部分を15nm以上25以下程度削るようにしてもよい。絶縁膜22上のバリアメタル40を除去することにより、バリアメタル40によって塞がれていた溝51の開口が露出する。金属膜41の上部を除去することにより、溝28にビアプラグ42が形成され、配線溝33に金属配線43が形成され、配線溝34に金属配線44が形成される。
【0069】
絶縁膜22を除去した後、図25に示すように、層間膜21の上、バリアメタル40の上、金属配線43及び44の上に絶縁膜45を形成するとともに、溝51の上方を覆うように絶縁膜45を形成する。図25の(A)は、半導体装置の製造工程の上面図であり、図25の(B)は、図25の(A)の点線Cで示した位置を矢印方向Dから見た半導体装
置の製造工程の断面図である。絶縁膜45は、例えば、酸化シリコン(SiO)である。絶縁膜45は、例えば、段差被覆性の悪い条件でのプラズマCVD法で形成してもよい。これに限らず、他の方法により、段差被覆性の悪い条件で絶縁膜45を形成してもよい。絶縁膜45の膜厚は、例えば、30nm以上50nm以下程度である。
【0070】
段差被覆性の悪い条件で絶縁膜45を形成することによって、溝51の上方を覆うように絶縁膜45が形成される。そのため、図26に示すように、溝51の開口が絶縁膜45によって塞がれ、絶縁膜45が溝51の内部まで入り込まなくなり、溝51は、層間膜21中にエアギャップとして存在することになる。図26は、溝51の開口の周辺を拡大した半導体装置の断面図である。
【0071】
実施例2に係る半導体装置及びその製造方法では、層間膜21中にエアギャップ(空孔)として溝51を形成することにより、半導体装置の配線間の容量を低減することができる。実施例2に係る半導体装置及びその製造方法では、層間膜21に対する溝28の形成と、層間膜21に対する溝51の形成とが、同一のエッチング工程で行われる。そのため、エッチング工程及び露光工程を増やすことなく、層間膜21中にエアギャップ(空孔)を存在させることが可能となる。
【0072】
実施例2に係る半導体装置及びその製造方法では、金属配線43及び44を形成する工程の前に、層間膜21に溝51を形成する工程を行っている。そのため、層間膜21に溝51を形成する工程によって、金属配線43及び44にダメージを与える恐れが無い。例えば、金属配線43及び44を形成する工程の後に、層間膜21に溝51を形成する工程を行う場合、金属配線43及び44にダメージを与える可能性がある。
【0073】
実施例2に係る半導体装置及びその製造方法では、レジスト膜27に対する溝51の開口パターンの露光と、レジスト膜32に対する配線溝33及び34の配線パターンの露光とが、異なる露光工程で行われる。また、配線溝33と配線溝34との間に溝51を設ける場合であっても、レジスト膜32に対する配線溝33及び34の配線パターンの露光工程に変更を加える必要がない。そのため、配線溝33と配線溝34とが密ピッチであっても、レジスト膜32に対する配線溝33及び34の配線パターンの露光工程に負荷がかからない。
【0074】
実施例2では、レジスト膜25及びレジスト膜27を形成する例を示したが、これに限らず、レジスト膜27を形成しないようにしてもよい。すなわち、単層レジスト膜を用いて、層間膜21に溝28及び51を形成するようにしてもよい。例えば、液浸露光機を用いてレジスト膜25に開口パターンを露光し、レジスト膜25をマスクとして、ドライエッチングを行うことにより、層間膜21に溝28及び51を形成するようにしてもよい。
【0075】
実施例1及び実施例2では、トランジスタ4を備える半導体装置及びその製造方法について説明したが、これに限らず、実施例1及び実施例2に係る半導体装置は、コンデンサやダイオード等の素子を備えていてもよい。すなわち、実施例1及び実施例2に係る半導体装置及びその製造方法は、コンデンサやダイオード等の素子を備える半導体装置及びその製造方法に適用してもよい。また、実施例1及び実施例2に係る半導体装置及びその製造方法は、多層配線の半導体装置及びその製造方法を含むものである。
【0076】
以上の実施形態に関し、更に以下の付記を開示する。
【0077】
(付記1)
基板の上方に絶縁膜を形成する工程と、
前記絶縁膜を貫通する第1の溝及び前記絶縁膜の内部で終端する第2の溝を前記絶縁膜
に形成する工程と、
前記絶縁膜の内部で終端する配線溝を前記絶縁膜に形成する工程と、
前記第1の溝の表面及び前記配線溝の表面に第1の金属膜を形成するともに、前記第2の溝の上方を覆うように前記第1の金属膜を形成する工程と、
前記第1の溝及び前記配線溝に第2の金属膜を埋め込む工程と、
を備えることを特徴とする半導体装置の製造方法。
【0078】
(付記2)
前記第2の溝の開口は、前記第1の溝の開口より小さく、前記第1の溝の形成及び前記第2の溝の形成は、同一のエッチング工程によって行われることを特徴とする付記1に記載の半導体装置の製造方法。
【0079】
(付記3)
前記配線溝を前記絶縁膜に形成する工程は、前記第1の溝が設けられた位置と部分的に重なる位置に前記絶縁膜の内部で終端する第3の溝と、前記第1の溝が設けられた位置と異なる位置に前記絶縁膜の内部で終端する第4の溝とを前記絶縁膜に形成することを含み、
前記第1の金属膜を形成する工程は、前記第1の溝の表面、前記第3の溝の表面及び前記第4の溝の表面に前記第1の金属膜を形成するともに、前記第2の溝の上方を覆うように前記第1の金属膜を形成することを含み、
前記第2の金属膜を埋め込む工程は、前記第1の溝、前記第3の溝及び前記第4の溝に前記第2の金属膜を埋め込むことを含むことを特徴する付記1又は2に記載の半導体装置の製造方法。
【0080】
(付記4)
前記第2の溝は、前記第3の溝と前記第4の溝との間に設けられていることを特徴とする付記3に記載の半導体装置の製造方法。
【0081】
(付記5)
前記第2の溝が設けられた位置と、前記第4の溝が設けられた位置とが重なることを特徴とする付記3に記載の半導体装置の製造方法。
【0082】
(付記6)
前記第1の溝及び前記第2の溝の下方には金属配線が形成されており、前記第1の金属膜と前記金属配線とが接触していることを特徴とする付記1から5の何れか一項に記載の半導体装置の製造方法。
【0083】
(付記7)
前記第2の溝の開口は、点形状又は線形状であることを特徴とする付記1から6の何れか一項に記載の半導体装置の製造方法。
【符号の説明】
【0084】
1 下層層間膜
2、40 バリアメタル
3 下層配線
4 トランジスタ
5 半導体基板
6 素子分離膜
7 ゲート絶縁膜
8 ゲート電極
9 サイドウォール膜
10 ソース・ドレイン領域
11 層間絶縁膜
12 コンタクトプラグ
13 キャップ膜
20、22、23、24、26、31、45 絶縁膜
21 層間膜
25、27、30、32 レジスト膜
27A、27B、32A、32B、50 開口
28、29、51 溝
33、34 配線溝
41 金属膜
42 ビアプラグ
43、44 金属配線
【技術分野】
【0001】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【0002】
半導体装置の微細化及び高集積化により、配線間隔の短縮化が行われている。配線間隔が短くなると配線間容量が増加し、信号伝播の遅延となる。配線間隔が短い半導体装置では、信号伝播の遅延を抑制するために、比誘電率が低い層間絶縁膜を用いる場合がある。また、配線間の層間絶縁膜をエッチングで除去して空洞を形成する方法がある。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開平10−284597号公報
【特許文献2】特開2008−311585号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本件は、半導体装置の配線間容量を低減することを目的とする。
【課題を解決するための手段】
【0005】
本件の一観点による半導体装置の製造方法は、基板の上方に絶縁膜を形成する工程と、前記絶縁膜を貫通する第1の溝及び前記絶縁膜の内部で終端する第2の溝を前記絶縁膜に形成する工程と、前記絶縁膜の内部で終端する配線溝を前記絶縁膜に形成する工程と、前記第1の溝の表面及び前記配線溝の表面に第1の金属膜を形成するともに、前記第2の溝の上方を覆うように前記第1の金属膜を形成する工程と、前記第1の溝及び前記配線溝に第2の金属膜を埋め込む工程と、を備える。
【発明の効果】
【0006】
本件によれば、半導体装置の配線間容量を低減することができる。
【図面の簡単な説明】
【0007】
【図1】実施例1に係る半導体装置の製造工程図(その1)である。
【図2】実施例1に係る半導体装置の製造工程図(その2)である。
【図3】実施例1に係る半導体装置の製造工程図(その3)である。
【図4】実施例1に係る半導体装置の製造工程図(その4)である。
【図5】実施例1に係る半導体装置の製造工程図(その5)である。
【図6】実施例1に係る半導体装置の製造工程図(その6)である。
【図7】実施例1に係る半導体装置の製造工程図(その7)である。
【図8】実施例1に係る半導体装置の製造工程図(その8)である。
【図9】実施例1に係る半導体装置の製造工程図(その9)である。
【図10】溝の開口の周辺を拡大した半導体装置の断面図である。
【図11】実施例1に係る半導体装置の製造工程図(その10)である。
【図12】溝の開口の周辺を拡大した半導体装置の断面図である。
【図13】実施形態に係る半導体装置の製造工程図(その11)である。
【図14】実施形態に係る半導体装置の製造工程図(その12)である。
【図15】溝の開口の周辺を拡大した半導体装置の断面図である。
【図16】実施例2に係る半導体装置の製造工程図(その1)である。
【図17】実施例2に係る半導体装置の製造工程図(その2)である。
【図18】実施例2に係る半導体装置の製造工程図(その3)である。
【図19】実施例2に係る半導体装置の製造工程図(その4)である。
【図20】実施例2に係る半導体装置の製造工程図(その5)である。
【図21】溝の開口の周辺を拡大した半導体装置の断面図である。
【図22】実施例2に係る半導体装置の製造工程図(その6)である。
【図23】溝の開口の周辺を拡大した半導体装置の断面図である。
【図24】実施例2に係る半導体装置の製造工程図(その7)である。
【図25】実施例2に係る半導体装置の製造工程図(その8)である。
【図26】溝の開口の周辺を拡大した半導体装置の断面図である。
【発明を実施するための形態】
【0008】
以下、図面を参照して本実施形態に係る半導体装置及びその製造方法について説明する。以下の実施例の構成は例示であり、本実施形態に係る半導体装置及びその製造方法は実施例の構成に限定されない。
【実施例1】
【0009】
本実施形態に係る半導体装置及びその製造方法の第1の実施例を説明する。図1は、実施例1に係る半導体装置の製造工程図である。図1では、下層層間膜1にバリアメタル2及び下層配線3が形成されている。下層層間膜1は、微細孔を有する絶縁体であり、例えば、ポーラス酸化シリコン(SiO)膜である。下層層間膜1は、例えば、塗布法又はプラズマCVD(Chemical Vapor Deposition:化学気相蒸着)法で形成してもよい。これ
に限らず、他の方法で、下層層間膜1を形成してもよい。バリアメタル2は、例えば、Ta、Ti、TaN、TiN等である。バリアメタル2は、例えば、スパッタリング、CVD法又はALD(Atomic Layer Deposition:原子層蒸着)法で形成してもよい。これに
限らず、他の方法で、バリアメタル2を形成してもよい。下層配線3は、例えば、Al又はCu等の金属配線である。下層配線3は、例えば、電界メッキ法で形成してもよい。これに限らず、他の方法で、下層配線3を形成してもよい。
【0010】
下層配線3を有する配線層は、トランジスタ4等が形成された半導体基板5の上方に形成される。半導体基板5は、例えば、シリコン(Si)基板である。半導体基板5には素子領域を画定する素子分離膜6が形成され、ゲート絶縁膜7の上にゲート電極8が形成されている。ゲート電極8の側面にはサイドウォール膜9が形成され、ゲート電極8の両側の半導体基板5にソース・ドレイン領域10が形成されている。トランジスタ4の上に層間絶縁膜11、ソース・ドレイン領域10に接続されたコンタクトプラグ12及びキャップ膜13が形成され、さらに下層層間膜1が形成されて、コンタクトプラグ12と接続されるように、バリアメタル2及び下層配線3が形成される。
【0011】
下層層間膜1にバリアメタル2及び下層配線3を形成した後、図2に示すように、下層層間膜1及び下層配線3の上に絶縁膜20、層間膜21、絶縁膜22、23、24、レジスト膜25及び絶縁膜26を順に形成する。
【0012】
詳細には、まず、下層層間膜1及び下層配線3の上に絶縁膜20を形成する。絶縁膜20は、例えば、炭化シリコン(SiC)膜である。絶縁膜20は、例えば、プラズマCVD法で形成してもよい。これに限らず、他の方法で、絶縁膜20を形成してもよい。絶縁膜20の膜厚は、例えば、27nm以上33nm以下程度である。
【0013】
次に、絶縁膜20の上に層間膜21を形成する。層間膜21は、微細孔を有する絶縁体であり、例えば、ポーラス酸化シリコン(SiO)膜である。層間膜21は、例えば、塗布法又はプラズマCVD法で形成してもよい。これに限らず、他の方法で、層間膜21を形成してもよい。層間膜21の膜厚は、例えば、245nm以上265nm以下程度であ
る。
【0014】
次いで、層間膜21の上に、ハードマスクとしての絶縁膜22を形成する。絶縁膜22は、例えば、酸化シリコン(SiO)膜である。絶縁膜22は、例えば、プラズマCVD法で形成してもよい。これに限らず、他の方法で、絶縁膜22を形成してもよい。絶縁膜22の膜厚は、例えば、126nm以上154nm以下程度である。
【0015】
そして、絶縁膜22の上に、反射防止膜としての絶縁膜23を形成する。絶縁膜23は、例えば、シリコン窒化(SiN)膜である。絶縁膜23は、例えば、プラズマCVD法で形成してもよい。これに限らず、他の方法で、絶縁膜23を形成してもよい。絶縁膜23の膜厚は、例えば、63nm以上77nm以下程度である。
【0016】
次に、絶縁膜23の上に、保護膜としての絶縁膜24を形成する。絶縁膜24は、例えば、酸化シリコン(SiO)膜である。絶縁膜24は、例えば、プラズマCVD法で形成してもよい。これに限らず、他の方法で、絶縁膜24を形成してもよい。絶縁膜24の膜厚は、例えば、18nm以上22nm以下程度である。
【0017】
次いで、絶縁膜24の上にレジスト膜25を形成する。レジスト膜25は、例えば、有機ポリマーである。レジスト膜25は、例えば、塗布法で形成してもよい。これに限らず、他の方法で、レジスト膜25を形成してもよい。レジスト膜25の膜厚は、例えば、198nm以上220nm以下程度である。
【0018】
そして、レジスト膜25の上に絶縁膜26を形成する。絶縁膜26は、例えば、酸化シリコン(SiO)膜である。絶縁膜26は、例えば、プラズマCVD法で形成してもよい。これに限らず、他の方法で、絶縁膜26を形成してもよい。絶縁膜26の膜厚は、例えば、18nm以上22nm以下程度である。
【0019】
次に、絶縁膜26の上にレジスト膜27を形成する。レジスト膜27は、例えば、有機ポリマー、架橋材及び光酸発生材の複合材料である。レジスト膜27は、例えば、塗布法で形成してもよい。これに限らず、他の方法で、レジスト膜27を形成してもよい。レジスト膜27の膜厚は、例えば、100nm以上200nm以下程度である。
【0020】
レジスト膜27の形成後、液浸露光機を用いてレジスト膜27に開口パターンを露光することにより、図3に示すように、レジスト膜27に、開口27A及び27Bを形成する。図3の(A)は、半導体装置の製造工程の上面図であり、図3の(B)は、図3の(A)の点線Cで示した位置を矢印方向Dから見た半導体装置の製造工程の断面図である。
【0021】
開口27Aは、円形状、楕円形状、正方形状及び長方形状等の点形状であるが、図3では、例として、開口27Aを円形状にしている。開口27Aの直径は、例えば、65nm以上71nm以下程度である。これに限らず、開口27Aの直径は、他の値であってもよい。開口27Bは、円形状、楕円形状、正方形状及び長方形状等の点形状であってもよいが、図3では、例として、開口27Bを円形状にしている。開口27Bの直径は、例えば、38nm以上42nm以下程度である。これに限らず、開口27Bの直径は、他の値であってもよい。ただし、開口27Bの直径は、開口27Aの直径よりも小さい値である。なお、露光時のドーズ量は、例えば、192J/m2以上217J/m2以下程度である。
【0022】
次に、レジスト膜27をマスクとして、ドライエッチングを行うことにより、図4に示すように、層間膜21、絶縁膜22、23及び24を貫通し、絶縁膜20に達する溝28と、絶縁膜22、23及び24を貫通し、層間膜21内で終端する溝29とを形成する。図4の(A)は、半導体装置の製造工程の上面図であり、図4の(B)は、図4の(A)
の点線Cで示した位置を矢印方向Dから見た半導体装置の製造工程の断面図である。
【0023】
ドライエッチングは、例えば、CO、Ar及びC4F8を含むガスを用いたプラズマによるエッチング処理であってもよい。溝28の開口は、円形状、楕円形状、正方形状及び長方形状等の点形状であるが、図4では、例として、溝28の開口を円形状にしている。溝28の開口径は、例えば、60nm以上67nm以下程度である。これに限らず、溝28の開口径は、他の値であってもよい。溝29の開口は、円形状、楕円形状、正方形状及び長方形状等の点形状であるが、図4では、例として、溝29の開口を円形状にしている。溝29の開口径は、例えば、33nm以上38nm以下程度である。これに限らず、溝29の開口径は、他の値であってもよい。ただし、溝29の開口径は、溝28の開口径よりも小さい値である。溝28と比較して、溝29は、層間膜21の深さ方向に対して浅く形成されている。これは、溝28の開口径と比較して、溝29の開口径が小さく、ドライエッチングが層間膜21に対して進みにくいためである。溝28の開口径を60nm以上67nm以下とし、溝29の開口径を33nm以上38nm以下とする場合、溝28が絶縁膜20に達した時点でエッチングを終了すると、溝29は、層間膜21の深さ方向に対して、175nm以上185nm以下の位置で終端する。ただし、ドライエッチングの条件を調整することにより、層間膜21に対する溝29の深さを変更することは可能である。
【0024】
実施例1に係る半導体装置及びその製造方法では、溝29の開口径が、溝28の開口径よりも小さくなるように設定することで、溝29を形成するための層間膜21に対するドライエッチングを進みにくくすることができる。溝28が、層間膜21を貫通し、絶縁膜20に達した時点でドライエッチングを終了すると、溝29は、層間膜21を貫通せず、層間膜21の内部で終端するため、溝29は、層間膜21の下方の下層配線3まで到達しない。そのため、下層配線3の配置を変更せずに、層間膜21に溝29を形成することができる。
【0025】
なお、レジスト膜25、絶縁膜26及びレジスト膜27は、溝28及び29を形成する際のドライエッチングにより除去される。レジスト膜25が残存している場合、レジスト膜25をアッシング(灰化処理)により除去してもよい。
【0026】
半導体装置の製造工程の説明に戻る。層間膜21に溝28及び29を形成した後、絶縁膜24の上にレジスト膜30を形成する。レジスト膜30は、例えば、有機ポリマーである。レジスト膜30は、例えば、塗布法で形成してもよい。これに限らず、他の方法で、レジスト膜30を形成してもよい。レジスト膜30の膜厚は、例えば、252nm以上308nm以下程度である。絶縁膜24の上にレジスト膜30を形成することにより、溝28及び29には、レジスト膜30が埋め込まれる。
【0027】
レジスト膜30の形成後、図5に示すように、レジスト膜30の上に絶縁膜31を形成する。図5の(A)は、半導体装置の製造工程の上面図であり、図5の(B)は、図5の(A)の点線Cで示した位置を矢印方向Dから見た半導体装置の製造工程の断面図である。絶縁膜31は、例えば、酸化シリコン(SiO)膜である。絶縁膜31は、例えば、プラズマCVD法で形成してもよい。これに限らず、他の方法で、絶縁膜31を形成してもよい。絶縁膜31の膜厚は、例えば、18nm以上22nm以下程度である。
【0028】
そして、絶縁膜31の上にレジスト膜32を形成する。レジスト膜32は、例えば、有機ポリマー、架橋材及び光酸発生材の複合材料である。レジスト膜32は、例えば、塗布法で形成してもよい。これに限らず、他の方法で、レジスト膜32を形成してもよい。レジスト膜32の膜厚は、例えば、100nm以上200nm以下程度である。
【0029】
レジスト膜32の形成後、液浸露光機を用いてレジスト膜32に配線パターンを露光す
ることにより、図6に示すように、レジスト膜32に、開口32A及び32Bを形成する。図6の(A)は、半導体装置の製造工程の上面図であり、図6の(B)は、図6の(A)の点線Cで示した位置を矢印方向Dから見た半導体装置の製造工程の断面図である。開口32A及び32Bの幅は、60nm以上70nm以下程度である。
【0030】
ただし、開口32A及び32Bの幅の値が、60nm以上70nm以下程度となるのは、開口32Aと開口32Bとが最密ピッチの場合であり、これに限らず、開口32A及び32Bの幅は、他の値であってもよい。なお、露光時のドーズ量は、例えば、244J/m2以上259J/m2以下程度である。
【0031】
次に、レジスト膜32をマスクとして、ドライエッチングを行うことにより、レジスト膜32のパターンをレジスト膜30に転写する。次いで、パターンが転写されたレジスト膜30をマスクとして、ドライエッチングを行うことにより、図7に示すように、層間膜21の内部で終端する配線溝33及び34を層間膜21に形成する。図7の(A)は、半導体装置の製造工程の上面図であり、図7の(B)は、図7の(A)の点線Cで示した位置を矢印方向Dから見た半導体装置の製造工程の断面図である。
【0032】
配線溝33は、溝28が設けられた位置と部分的に重なる位置に形成されている。配線溝34は、溝28が設けられた位置と重ならない位置に形成されている。すなわち、配線溝34は、溝28が設けられた位置と異なる位置に形成されている。配線溝33及び34は、層間膜21の深さ方向に対して、175nm以上185nm以下程度の位置まで形成されている。ただし、ドライエッチングの条件を調整することにより、層間膜21に対する配線溝33及び34の深さを変更することは可能である。
【0033】
ここでは、配線溝33及び34の長手方向と、複数の溝29が並んで形成されている方向とが平行となるように、溝29、配線溝33及び34が層間膜21に形成されている。また、図7に示すように、複数の溝29のうち一部の溝29は、配線溝33と配線溝34との間に設けられている。
【0034】
ドライエッチングは、例えば、CO、Ar及びC4F8を含むガスを用いたプラズマによるエッチング処理であってもよい。配線溝33及び34を形成する際のドライエッチングにより、層間膜21の上方の絶縁膜23、24、レジスト膜30、絶縁膜31、レジスト膜32及び絶縁膜33が除去され、層間膜21の上の絶縁膜22の表層部分が削られる。
【0035】
溝28が設けられている位置に対して、配線溝33を設ける位置を部分的に重ねている。溝28を設ける位置と配線溝33を設ける位置とを部分的に重ねることにより、溝28と配線溝33とが部分的に重複し、溝28と配線溝33とが導通する。図7に示す例では、配線溝33の幅は、溝28の開口径よりも大きいが、配線溝33の幅と溝28の開口径とが一致していてもよいし、配線溝33の幅は、溝28の開口径よりも小さくてもよい。
【0036】
図7に示す例では、層間膜21に対する溝29の深さと、層間膜21に対する配線溝34の深さとを一致させている。そのため、配線溝34が設けられた位置と重なる位置に元々存在していた溝29は、配線溝34に取り込まれて消滅する。例えば、層間膜21に溝29をランダムに形成する場合、溝29が設けられた位置と配線溝34が設けられた位置とが重なることがある。一方、配線溝34が設けられている位置と重ならない位置に存在する溝29は、そのまま存在することになる。ここでは、配線溝34が設けられた位置と重なる位置に一部の溝29を設けたが、配線溝34が設けられた位置と重なる位置に溝29を設けないようにしてもよい。
【0037】
配線溝33及び34の形成後、レジスト膜30をアッシング(灰化処理)により除去す
る。そして、ドライエッチングを行うことにより、図8に示すように、溝28の底に存在している絶縁膜20を除去するとともに、絶縁膜23及び24を除去し、絶縁膜22の上部を除去する。図8の(A)は、半導体装置の製造工程の上面図であり、図8の(B)は、図8の(A)の点線Cで示した位置を矢印方向Dから見た半導体装置の製造工程の断面図である。溝28の下方の絶縁膜20を除去することにより、金属配線3の上部が露出する。
【0038】
溝28の下方の絶縁膜20を除去した後、図9に示すように、バリアメタル40を絶縁膜22の表面、溝28の表面、配線溝33及び34の表面に形成するとともに、溝29の上方を覆うようにバリアメタル40を形成する。図9の(A)は、半導体装置の製造工程の上面図であり、図9の(B)は、図9の(A)の点線Cで示した位置を矢印方向Dから見た半導体装置の製造工程の断面図である。バリアメタル40は、例えば、Ta、Ti、TaN、TiN等の金属膜である。バリアメタル40は、例えば、スパッタリング、CVD法又はALD法で形成してもよい。これに限らず、他の方法で、バリアメタル40を形成してもよい。バリアメタル40の膜厚は、例えば、18nm以上22nm以下程度である。
【0039】
バリアメタル40は、溝28、配線溝33及び34の側壁及び底面に形成されている。金属配線3の上方の絶縁膜20が除去されることによって金属配線3の上部が露出したため、金属配線3とバリアメタル40とが接触している。溝29の開口径は小さいため、バリアメタル40の形成時のオーバーハングによって、溝29の上方を覆うようにバリアメタル40が形成される。そのため、図10に示すように、溝29の開口がバリアメタル40によって塞がれ、バリアメタル40が溝29の内部まで入り込まなくなり、溝29は、層間膜21中にエアギャップ(空孔)として存在することになる。図10は、溝29の開口の周辺を拡大した半導体装置の断面図である。
【0040】
バリアメタル40の形成後、図11に示すように、溝28、配線溝33及び34に金属膜41を埋め込むとともに、バリアメタル40の上に金属膜41を形成する。図11の(A)は、半導体装置の製造工程の上面図であり、図11の(B)は、図11の(A)の点線Cで示した位置を矢印方向Dから見た半導体装置の製造工程の断面図である。金属膜41は、例えば、Al又はCu等である。金属膜41は、例えば、電界メッキ法で形成してもよい。これに限らず、他の方法で、金属膜41を形成してもよい。金属膜41の膜厚は、例えば、630nm以上770nm以下程度である。
【0041】
図12に示すように、溝29の開口がバリアメタル40によって塞がれているため、金属膜41は溝29に埋め込まれない。図12は、溝29の開口の周辺を拡大した半導体装置の断面図である。
【0042】
金属膜41の形成後、CMP(Chemical Mechanical Polishing:化学機械研磨)法に
より、図13に示すように、金属膜41の上部、絶縁膜22上のバリアメタル40及び絶縁膜22を除去する。図13の(A)は、半導体装置の製造工程の上面図であり、図13の(B)は、図13の(A)の点線Cで示した位置を矢印方向Dから見た半導体装置の製造工程の断面図である。CMP法は、例えば、砥粒、分散剤、キレート剤及び防食剤を含むスラリーを供給しつつ、研磨パッドを金属膜41に押し当てながら研磨パッド及び半導体基板5をそれぞれ回転させる。絶縁膜22を除去する際、層間膜21の表層部分を15nm以上25以下程度削るようにしてもよい。絶縁膜22上のバリアメタル40を除去することにより、バリアメタル40によって塞がれていた溝29の開口が露出する。金属膜41の上部を除去することにより、溝28にビアプラグ42が形成され、配線溝33に金属配線43が形成され、配線溝34に金属配線44が形成される。
【0043】
絶縁膜22を除去した後、図14に示すように、層間膜21の上、バリアメタル40の上、金属配線43及び44の上に絶縁膜45を形成するとともに、溝29の上方を覆うように絶縁膜45を形成する。図14の(A)は、半導体装置の製造工程の上面図であり、図14の(B)は、図14の(A)の点線Cで示した位置を矢印方向Dから見た半導体装置の製造工程の断面図である。絶縁膜45は、例えば、酸化シリコン(SiO)である。絶縁膜45は、例えば、段差被覆性の悪い条件でのプラズマCVD法で形成してもよい。これに限らず、他の方法により、段差被覆性の悪い条件で絶縁膜45を形成してもよい。絶縁膜45の膜厚は、例えば、30nm以上50nm以下程度である。
【0044】
段差被覆性の悪い条件で絶縁膜45を形成することによって、溝29の上方を覆うように絶縁膜45が形成される。そのため、図15に示すように、溝29の開口が絶縁膜45によって塞がれ、絶縁膜45が溝29の内部まで入り込まなくなり、溝29は、層間膜21中にエアギャップ(空孔)として存在することになる。図15は、溝29の開口の周辺を拡大した半導体装置の断面図である。
【0045】
実施例1に係る半導体装置及びその製造方法では、層間膜21中にエアギャップ(空孔)として溝29を形成することにより、半導体装置の配線間の容量を低減することができる。実施例1に係る半導体装置及びその製造方法では、層間膜21に対する溝28の形成と、層間膜21に対する溝29の形成とが、同一のエッチング工程で行われる。そのため、エッチング工程及び露光工程を増やすことなく、層間膜21中にエアギャップ(空孔)を存在させることが可能となる。
【0046】
実施例1に係る半導体装置及びその製造方法では、金属配線43及び44を形成する工程の前に、層間膜21に溝29を形成する工程を行っている。そのため、層間膜21に溝29を形成する工程によって、金属配線43及び44にダメージを与える恐れが無い。例えば、金属配線43及び44を形成する工程の後に、層間膜21に溝29を形成する工程を行う場合、金属配線43及び44にダメージを与える可能性がある。
【0047】
実施例1に係る半導体装置及びその製造方法では、レジスト膜27に対する溝29の開口パターンの露光と、レジスト膜32に対する配線溝33及び34の配線パターンの露光とが、異なる露光工程で行われる。また、配線溝33と配線溝34との間に溝29を設ける場合であっても、レジスト膜32に対する配線溝33及び34の配線パターンの露光工程に変更を加える必要がない。そのため、配線溝33と配線溝34とが密ピッチであっても、レジスト膜32に対する配線溝33及び34の配線パターンの露光工程に負荷がかからない。
【0048】
実施例1では、レジスト膜25及びレジスト膜27を形成する例を示したが、これに限らず、レジスト膜27を形成しないようにしてもよい。すなわち、単層レジスト膜を用いて、層間膜21に溝28及び29を形成するようにしてもよい。例えば、液浸露光機を用いてレジスト膜25に開口パターンを露光し、レジスト膜25をマスクとして、ドライエッチングを行うことにより、層間膜21に溝28及び29を形成するようにしてもよい。
【実施例2】
【0049】
本実施形態に係る半導体装置及びその製造方法の第2の実施例を説明する。実施例1に係る半導体装置の製造方法においては、レジスト膜27に点形状の開口27Bを形成し、層間膜21に点形状の開口を有する溝29を形成した。実施例2に係る半導体装置の製造方法においては、レジスト膜27に線形状の開口50を形成し、層間膜21に線形状の開口を有する溝51を形成する例を説明する。なお、同一の構成要素については、実施例1と同一の符号を付し、その説明を省略する。
【0050】
実施例2に係る半導体装置の製造方法は、実施例1の図1及び図2を用いて説明した工程と同様の工程を行った後、図16に示すように、レジスト膜27に、開口27A及び開口50を形成する。図16の(A)は、半導体装置の製造工程の上面図であり、図16の(B)は、図16の(A)の点線Cで示した位置を矢印方向Dから見た半導体装置の製造工程の断面図である。
【0051】
開口27Aは、円形状、楕円形状、正方形状及び長方形状等の点形状であるが、図16では、例として、開口27Aを円形状にしている。開口27Aの直径は、例えば、65nm以上71nm以下程度である。これに限らず、開口27Aの直径は、他の値であってもよい。開口50は、線形状である。開口50の幅は、例えば、36nm以上40nm以下程度である。これに限らず、開口50の幅は、他の値であってもよい。ただし、開口50の幅は、開口27Aの直径よりも小さい値である。なお、露光時のドーズ量は、例えば、190J/m2以上220J/m2以下程度である。
【0052】
次に、レジスト膜27をマスクとして、ドライエッチングを行うことにより、図17に示すように、層間膜21、絶縁膜22、23及び24を貫通し、絶縁膜20に達する溝28と、絶縁膜22、23及び24を貫通し、層間膜21内で終端する溝51とを形成する。図17の(A)は、半導体装置の製造工程の上面図であり、図17の(B)は、図17の(A)の点線Cで示した位置を矢印方向Dから見た半導体装置の製造工程の断面図である。
【0053】
ドライエッチングは、例えば、CO、Ar及びC4F8を含むガスを用いたプラズマによるエッチング処理であってもよい。溝28の開口は、円形状、楕円形状、正方形状及び長方形状等の点形状であるが、図17では、例として、溝28の開口を円形状にしている。溝28の開口径は、例えば、60nm以上67nm以下程度である。これに限らず、溝28の開口径は、他の値であってもよい。溝51の開口は、線形状である。溝51の開口幅は、例えば、33nm以上38nm以下程度である。これに限らず、溝51の開口幅は、他の値であってもよい。ただし、溝51の開口幅は、溝28の開口径よりも小さい値である。溝28と比較して、溝51は、層間膜21の深さ方向に対して浅く形成されている。これは、溝28の開口径と比較して、溝51の開口幅が小さく、ドライエッチングが層間膜21に対して進みにくいためである。溝28の開口径を60nm以上67nm以下とし、溝51の開口幅を33nm以上38nm以下とする場合、溝28が絶縁膜20に達した時点でエッチングを終了すると、溝51は、層間膜21の深さ方向に対して、175nm以上185nm以下の位置で終端する。ただし、ドライエッチングの条件を調整することにより、層間膜21に対する溝51の深さを変更することは可能である。
【0054】
実施例2に係る半導体装置及びその製造方法では、溝51の開口幅が、溝28の開口径よりも小さくなるように設定することで、溝51を形成するための層間膜21に対するドライエッチングを進みにくくすることができる。溝28が、層間膜21を貫通し、絶縁膜20に達した時点でドライエッチングを終了すると、溝51は、層間膜21を貫通せず、層間膜21の内部で終端するため、溝51は、層間膜21の下方の下層配線3まで到達しない。そのため、下層配線3の配置を変更せずに、層間膜21に溝51を形成することができる。
【0055】
なお、レジスト膜25、絶縁膜26及びレジスト膜27は、溝28及び51を形成する際のドライエッチングにより除去される。レジスト膜25が残存している場合、レジスト膜25をアッシング(灰化処理)により除去してもよい。
【0056】
半導体装置の製造工程の説明に戻る。層間膜21に溝28及び51を形成した後、絶縁膜24の上にレジスト膜30を形成する。レジスト膜30は、例えば、有機ポリマーであ
る。レジスト膜30は、例えば、塗布法で形成してもよい。これに限らず、他の方法で、レジスト膜30を形成してもよい。レジスト膜30の膜厚は、例えば、252nm以上308nm以下程度である。絶縁膜24の上にレジスト膜30を形成することにより、溝28及び29には、レジスト膜30が埋め込まれる。
【0057】
次に、実施例1の図5及び図6を用いて説明した工程と同様の工程を行った後、レジスト膜32をマスクとして、ドライエッチングを行うことにより、レジスト膜32のパターンをレジスト膜30に転写する。次いで、パターンが転写されたレジスト膜30をマスクとして、ドライエッチングを行うことにより、図18に示すように、層間膜21の内部で終端する配線溝33及び34を層間膜21に形成する。図18の(A)は、半導体装置の製造工程の上面図であり、図18の(B)は、図18の(A)の点線Cで示した位置を矢印方向Dから見た半導体装置の製造工程の断面図である。
【0058】
配線溝33は、溝28が設けられた位置と部分的に重なる位置に形成されている。配線溝34は、溝28が設けられた位置と重ならない位置に形成されている。すなわち、配線溝34は、溝28が設けられた位置と異なる位置に形成されている。配線溝33及び34は、層間膜21の深さ方向に対して、175nm以上185nm以下程度の位置まで形成されている。ただし、ドライエッチングの条件を調整することにより、層間膜21に対する配線溝33及び34の深さを変更することは可能である。
【0059】
ここでは、配線溝33及び34の長手方向と溝51の長手方向とが平行となるように、配線溝33、34及び溝51が、層間膜21に形成されている。図18に示すように、複数の溝51のうち一部の溝51は、配線溝33と配線溝34との間に設けられている。
【0060】
ドライエッチングは、例えば、CO、Ar及びC4F8を含むガスを用いたプラズマによるエッチング処理であってもよい。配線溝33及び34を形成する際のドライエッチングにより、層間膜21の上方の絶縁膜23、24、レジスト膜30、絶縁膜31、レジスト膜32及び絶縁膜33が除去され、層間膜21の上の絶縁膜22の表層部分が削られる。
【0061】
溝28が設けられている位置に対して、配線溝33を設ける位置を部分的に重ねている。溝28を設ける位置と配線溝33を設ける位置とを部分的に重ねることにより、溝28と配線溝33とが部分的に重複し、溝28と配線溝33とが導通する。図18に示す例では、配線溝33の幅は、溝28の開口径よりも大きいが、配線溝33の幅と溝28の開口径とが一致していてもよいし、配線溝33の幅は、溝28の開口径よりも小さくてもよい。
【0062】
図18に示す例では、層間膜21に対する溝51の深さと、層間膜21に対する配線溝34の深さとを一致させている。そのため、配線溝34が設けられた位置と重なる位置に元々存在していた溝51は、配線溝34に取り込まれて消滅する。例えば、層間膜21に溝51をランダムに形成する場合、溝51が設けられた位置と配線溝34が設けられた位置とが重なることがある。一方、配線溝34が設けられている位置と重ならない位置に存在する溝51は、そのまま存在することになる。ここでは、配線溝34が設けられた位置と重なる位置に一部の溝51を設けたが、配線溝34が設けられた位置と重なる位置に溝51を設けないようにしてもよい。
【0063】
配線溝33及び34の形成後、レジスト膜30をアッシング(灰化処理)により除去する。そして、ドライエッチングを行うことにより、図19に示すように、溝28の底に存在している絶縁膜20を除去するとともに、絶縁膜23及び24を除去し、絶縁膜22の上部を除去する。図19の(A)は、半導体装置の製造工程の上面図であり、図19の(B)は、図19の(A)の点線Cで示した位置を矢印方向Dから見た半導体装置の製造工
程の断面図である。溝28の下方の絶縁膜20を除去することにより、金属配線3の上部が露出する。
【0064】
溝28の下方の絶縁膜20を除去した後、図20に示すように、バリアメタル40を絶縁膜22の表面、溝28の表面、配線溝33及び34の表面に形成するとともに、溝51の上方を覆うようにバリアメタル40を形成する。図20の(A)は、半導体装置の製造工程の上面図であり、図20の(B)は、図20の(A)の点線Cで示した位置を矢印方向Dから見た半導体装置の製造工程の断面図である。バリアメタル40は、例えば、Ta、Ti、TaN、TiN等の金属膜である。バリアメタル40は、例えば、スパッタリング、CVD法又はALD法で形成してもよい。これに限らず、他の方法で、バリアメタル40を形成してもよい。バリアメタル40の膜厚は、例えば、18nm以上22nm以下程度である。
【0065】
バリアメタル40は、溝28、配線溝33及び34の側壁及び底面に形成されている。金属配線3の上方の絶縁膜20が除去されることによって金属配線3の上部が露出したため、金属配線3とバリアメタル40とが接触している。溝51の開口幅は小さいため、バリアメタル40の形成時のオーバーハングによって、溝51の上方を覆うようにバリアメタル40が形成される。そのため、図21に示すように、溝51の開口がバリアメタル40によって塞がれ、バリアメタル40が溝51の内部まで入り込まなくなり、溝51は、層間膜21中にエアギャップ(空孔)として存在することになる。図21は、溝51の開口の周辺を拡大した半導体装置の断面図である。
【0066】
バリアメタル40の形成後、図22に示すように、溝28、配線溝33及び34に金属膜41を埋め込むとともに、バリアメタル40の上に金属膜41を形成する。図22の(A)は、半導体装置の製造工程の上面図であり、図22の(B)は、図22の(A)の点線Cで示した位置を矢印方向Dから見た半導体装置の製造工程の断面図である。金属膜41は、例えば、Al又はCu等である。金属膜41は、例えば、電界メッキ法で形成してもよい。これに限らず、他の方法で、金属膜41を形成してもよい。金属膜41の膜厚は、例えば、630nm以上770nm以下程度である。
【0067】
図23に示すように、溝51の開口がバリアメタル40によって塞がれているため、金属膜41は溝51に埋め込まれない。図23は、溝51の開口の周辺を拡大した半導体装置の断面図である。
【0068】
金属膜41の形成後、CMP法により、図24に示すように、金属膜41の上部、絶縁膜22上のバリアメタル40及び絶縁膜22を除去する。図24の(A)は、半導体装置の製造工程の上面図であり、図24の(B)は、図24の(A)の点線Cで示した位置を矢印方向Dから見た半導体装置の製造工程の断面図である。CMP法は、例えば、砥粒、分散剤、キレート剤及び防食剤を含むスラリーを供給しつつ、研磨パッドを金属膜41に押し当てながら研磨パッド及び半導体基板5をそれぞれ回転させる。絶縁膜22を除去する際、層間膜21の表層部分を15nm以上25以下程度削るようにしてもよい。絶縁膜22上のバリアメタル40を除去することにより、バリアメタル40によって塞がれていた溝51の開口が露出する。金属膜41の上部を除去することにより、溝28にビアプラグ42が形成され、配線溝33に金属配線43が形成され、配線溝34に金属配線44が形成される。
【0069】
絶縁膜22を除去した後、図25に示すように、層間膜21の上、バリアメタル40の上、金属配線43及び44の上に絶縁膜45を形成するとともに、溝51の上方を覆うように絶縁膜45を形成する。図25の(A)は、半導体装置の製造工程の上面図であり、図25の(B)は、図25の(A)の点線Cで示した位置を矢印方向Dから見た半導体装
置の製造工程の断面図である。絶縁膜45は、例えば、酸化シリコン(SiO)である。絶縁膜45は、例えば、段差被覆性の悪い条件でのプラズマCVD法で形成してもよい。これに限らず、他の方法により、段差被覆性の悪い条件で絶縁膜45を形成してもよい。絶縁膜45の膜厚は、例えば、30nm以上50nm以下程度である。
【0070】
段差被覆性の悪い条件で絶縁膜45を形成することによって、溝51の上方を覆うように絶縁膜45が形成される。そのため、図26に示すように、溝51の開口が絶縁膜45によって塞がれ、絶縁膜45が溝51の内部まで入り込まなくなり、溝51は、層間膜21中にエアギャップとして存在することになる。図26は、溝51の開口の周辺を拡大した半導体装置の断面図である。
【0071】
実施例2に係る半導体装置及びその製造方法では、層間膜21中にエアギャップ(空孔)として溝51を形成することにより、半導体装置の配線間の容量を低減することができる。実施例2に係る半導体装置及びその製造方法では、層間膜21に対する溝28の形成と、層間膜21に対する溝51の形成とが、同一のエッチング工程で行われる。そのため、エッチング工程及び露光工程を増やすことなく、層間膜21中にエアギャップ(空孔)を存在させることが可能となる。
【0072】
実施例2に係る半導体装置及びその製造方法では、金属配線43及び44を形成する工程の前に、層間膜21に溝51を形成する工程を行っている。そのため、層間膜21に溝51を形成する工程によって、金属配線43及び44にダメージを与える恐れが無い。例えば、金属配線43及び44を形成する工程の後に、層間膜21に溝51を形成する工程を行う場合、金属配線43及び44にダメージを与える可能性がある。
【0073】
実施例2に係る半導体装置及びその製造方法では、レジスト膜27に対する溝51の開口パターンの露光と、レジスト膜32に対する配線溝33及び34の配線パターンの露光とが、異なる露光工程で行われる。また、配線溝33と配線溝34との間に溝51を設ける場合であっても、レジスト膜32に対する配線溝33及び34の配線パターンの露光工程に変更を加える必要がない。そのため、配線溝33と配線溝34とが密ピッチであっても、レジスト膜32に対する配線溝33及び34の配線パターンの露光工程に負荷がかからない。
【0074】
実施例2では、レジスト膜25及びレジスト膜27を形成する例を示したが、これに限らず、レジスト膜27を形成しないようにしてもよい。すなわち、単層レジスト膜を用いて、層間膜21に溝28及び51を形成するようにしてもよい。例えば、液浸露光機を用いてレジスト膜25に開口パターンを露光し、レジスト膜25をマスクとして、ドライエッチングを行うことにより、層間膜21に溝28及び51を形成するようにしてもよい。
【0075】
実施例1及び実施例2では、トランジスタ4を備える半導体装置及びその製造方法について説明したが、これに限らず、実施例1及び実施例2に係る半導体装置は、コンデンサやダイオード等の素子を備えていてもよい。すなわち、実施例1及び実施例2に係る半導体装置及びその製造方法は、コンデンサやダイオード等の素子を備える半導体装置及びその製造方法に適用してもよい。また、実施例1及び実施例2に係る半導体装置及びその製造方法は、多層配線の半導体装置及びその製造方法を含むものである。
【0076】
以上の実施形態に関し、更に以下の付記を開示する。
【0077】
(付記1)
基板の上方に絶縁膜を形成する工程と、
前記絶縁膜を貫通する第1の溝及び前記絶縁膜の内部で終端する第2の溝を前記絶縁膜
に形成する工程と、
前記絶縁膜の内部で終端する配線溝を前記絶縁膜に形成する工程と、
前記第1の溝の表面及び前記配線溝の表面に第1の金属膜を形成するともに、前記第2の溝の上方を覆うように前記第1の金属膜を形成する工程と、
前記第1の溝及び前記配線溝に第2の金属膜を埋め込む工程と、
を備えることを特徴とする半導体装置の製造方法。
【0078】
(付記2)
前記第2の溝の開口は、前記第1の溝の開口より小さく、前記第1の溝の形成及び前記第2の溝の形成は、同一のエッチング工程によって行われることを特徴とする付記1に記載の半導体装置の製造方法。
【0079】
(付記3)
前記配線溝を前記絶縁膜に形成する工程は、前記第1の溝が設けられた位置と部分的に重なる位置に前記絶縁膜の内部で終端する第3の溝と、前記第1の溝が設けられた位置と異なる位置に前記絶縁膜の内部で終端する第4の溝とを前記絶縁膜に形成することを含み、
前記第1の金属膜を形成する工程は、前記第1の溝の表面、前記第3の溝の表面及び前記第4の溝の表面に前記第1の金属膜を形成するともに、前記第2の溝の上方を覆うように前記第1の金属膜を形成することを含み、
前記第2の金属膜を埋め込む工程は、前記第1の溝、前記第3の溝及び前記第4の溝に前記第2の金属膜を埋め込むことを含むことを特徴する付記1又は2に記載の半導体装置の製造方法。
【0080】
(付記4)
前記第2の溝は、前記第3の溝と前記第4の溝との間に設けられていることを特徴とする付記3に記載の半導体装置の製造方法。
【0081】
(付記5)
前記第2の溝が設けられた位置と、前記第4の溝が設けられた位置とが重なることを特徴とする付記3に記載の半導体装置の製造方法。
【0082】
(付記6)
前記第1の溝及び前記第2の溝の下方には金属配線が形成されており、前記第1の金属膜と前記金属配線とが接触していることを特徴とする付記1から5の何れか一項に記載の半導体装置の製造方法。
【0083】
(付記7)
前記第2の溝の開口は、点形状又は線形状であることを特徴とする付記1から6の何れか一項に記載の半導体装置の製造方法。
【符号の説明】
【0084】
1 下層層間膜
2、40 バリアメタル
3 下層配線
4 トランジスタ
5 半導体基板
6 素子分離膜
7 ゲート絶縁膜
8 ゲート電極
9 サイドウォール膜
10 ソース・ドレイン領域
11 層間絶縁膜
12 コンタクトプラグ
13 キャップ膜
20、22、23、24、26、31、45 絶縁膜
21 層間膜
25、27、30、32 レジスト膜
27A、27B、32A、32B、50 開口
28、29、51 溝
33、34 配線溝
41 金属膜
42 ビアプラグ
43、44 金属配線
【特許請求の範囲】
【請求項1】
基板の上方に絶縁膜を形成する工程と、
前記絶縁膜を貫通する第1の溝及び前記絶縁膜の内部で終端する第2の溝を前記絶縁膜に形成する工程と、
前記絶縁膜の内部で終端する配線溝を前記絶縁膜に形成する工程と、
前記第1の溝の表面及び前記配線溝の表面に第1の金属膜を形成するともに、前記第2の溝の上方を覆うように前記第1の金属膜を形成する工程と、
前記第1の溝及び前記配線溝に第2の金属膜を埋め込む工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項2】
前記第2の溝の開口は、前記第1の溝の開口より小さく、前記第1の溝の形成及び前記第2の溝の形成は、同一のエッチング工程によって行われることを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
前記配線溝を前記絶縁膜に形成する工程は、前記第1の溝が設けられた位置と部分的に重なる位置に前記絶縁膜の内部で終端する第3の溝と、前記第1の溝が設けられた位置と異なる位置に前記絶縁膜の内部で終端する第4の溝とを前記絶縁膜に形成することを含み、
前記第1の金属膜を形成する工程は、前記第1の溝の表面、前記第3の溝の表面及び前記第4の溝の表面に前記第1の金属膜を形成するともに、前記第2の溝の上方を覆うように前記第1の金属膜を形成することを含み、
前記第2の金属膜を埋め込む工程は、前記第1の溝、前記第3の溝及び前記第4の溝に前記第2の金属膜を埋め込むことを含むことを特徴する請求項1又は2に記載の半導体装置の製造方法。
【請求項4】
前記第2の溝は、前記第3の溝と前記第4の溝との間に設けられていることを特徴とする請求項3に記載の半導体装置の製造方法。
【請求項5】
前記第1の溝及び前記第2の溝の下方には金属配線が形成されており、前記第1の金属膜と前記金属配線とが接触していることを特徴とする請求項1から4の何れか一項に記載の半導体装置の製造方法。
【請求項1】
基板の上方に絶縁膜を形成する工程と、
前記絶縁膜を貫通する第1の溝及び前記絶縁膜の内部で終端する第2の溝を前記絶縁膜に形成する工程と、
前記絶縁膜の内部で終端する配線溝を前記絶縁膜に形成する工程と、
前記第1の溝の表面及び前記配線溝の表面に第1の金属膜を形成するともに、前記第2の溝の上方を覆うように前記第1の金属膜を形成する工程と、
前記第1の溝及び前記配線溝に第2の金属膜を埋め込む工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項2】
前記第2の溝の開口は、前記第1の溝の開口より小さく、前記第1の溝の形成及び前記第2の溝の形成は、同一のエッチング工程によって行われることを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
前記配線溝を前記絶縁膜に形成する工程は、前記第1の溝が設けられた位置と部分的に重なる位置に前記絶縁膜の内部で終端する第3の溝と、前記第1の溝が設けられた位置と異なる位置に前記絶縁膜の内部で終端する第4の溝とを前記絶縁膜に形成することを含み、
前記第1の金属膜を形成する工程は、前記第1の溝の表面、前記第3の溝の表面及び前記第4の溝の表面に前記第1の金属膜を形成するともに、前記第2の溝の上方を覆うように前記第1の金属膜を形成することを含み、
前記第2の金属膜を埋め込む工程は、前記第1の溝、前記第3の溝及び前記第4の溝に前記第2の金属膜を埋め込むことを含むことを特徴する請求項1又は2に記載の半導体装置の製造方法。
【請求項4】
前記第2の溝は、前記第3の溝と前記第4の溝との間に設けられていることを特徴とする請求項3に記載の半導体装置の製造方法。
【請求項5】
前記第1の溝及び前記第2の溝の下方には金属配線が形成されており、前記第1の金属膜と前記金属配線とが接触していることを特徴とする請求項1から4の何れか一項に記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【公開番号】特開2012−33607(P2012−33607A)
【公開日】平成24年2月16日(2012.2.16)
【国際特許分類】
【出願番号】特願2010−170455(P2010−170455)
【出願日】平成22年7月29日(2010.7.29)
【出願人】(308014341)富士通セミコンダクター株式会社 (2,507)
【Fターム(参考)】
【公開日】平成24年2月16日(2012.2.16)
【国際特許分類】
【出願日】平成22年7月29日(2010.7.29)
【出願人】(308014341)富士通セミコンダクター株式会社 (2,507)
【Fターム(参考)】
[ Back to top ]