【課題】低誘電率膜であるＳｉＣＯＨ膜とＣｕ配線との夫々の露出面に炭素の脱落したダメージ層及び酸化物が夫々形成された基板に対してダメージ層を回復させ且つ酸化物を還元すること。
【解決手段】ＳｉＣＯＨを含む層間絶縁膜４とＣｕを含む配線２との夫々の露出面に炭素の脱落したダメージ層１５及び酸フッ化層１６が夫々形成されたウエハＷに対して、Ｈ2ガスの供給とシリコン及び炭素を含むＴＭＳＤＭＡガスの供給とを同一の処理容器５１においてこの順番で連続して行うことによって、酸フッ化層１６の還元処理及びダメージ層１５の回復処理を行う。 （もっと読む）

【課題】 半導体装置の製造方法に関し、炭化シリコン薄膜の機械強度を高め、膜の消失や剥離を防止する。
【解決手段】 ポーラスな誘電率低誘電率絶縁膜上に−ＣＨ_２−結合が環状になってＳｉと結合し且つ二重結合を含む官能基を有する原料を用いて炭化シリコン薄膜を形成する工程と、前記炭化シリコン薄膜を所定パターンにエッチングしてハードマスクを形成する工程と、前記ハードマスクをエッチングマスクとして前記低誘電率絶縁膜をエッチングして配線形成用溝或いはビアホールの少なくとも一方を形成する工程とを設ける。 （もっと読む）

トランジスタは、基板と、基板上の一対のスペーサと、基板上且つスペーサ対間のゲート誘電体層と、ゲート誘電体層上且つスペーサ対間のゲート電極層と、ゲート電極層上且つスペーサ対間の絶縁キャップ層と、スペーサ対に隣接する一対の拡散領域とを有する。絶縁キャップ層は、ゲートにセルフアラインされるエッチング停止構造を形成し、コンタクトエッチングがゲート電極を露出させることを防止し、それにより、ゲートとコンタクトとの間の短絡を防止する。絶縁キャップ層は、セルフアラインコンタクトを実現し、パターニング限界に対して一層ロバストな、より幅広なコンタクトを最初にパターニングすることを可能にする。
（もっと読む）

【課題】層間絶縁膜を除去するエッチング中に、異常エッチングを防止する。エッチング工程において加わる水圧や風圧によりガードリングの形状が変形して剥離し、欠陥が発生することを防止する。
【解決手段】半導体装置は、メモリセル領域を囲むように設けられたガードリングと、ガードリングの外側に設けられた周辺回路領域と、ガードリング及び周辺回路領域上に設けられた支持体膜と、周辺回路領域内に設けられたコンタクトプラグとを有する。ガードリングとコンタクトプラグは、同一の導電材料から構成される。 （もっと読む）

【課題】集積回路製造工程のバックエンドプロセス、およびフロントエンドプロセスにおいて利用することができる、高硬度、且つ低応力のハードマスク膜を提供する。
【解決手段】ハードマスク膜は、応力が約−６００ＭＰａから６００ＭＰａの範囲内であり、硬度は少なくとも約１２Ｇｐａである。ハードマスク膜は、ＰＥＣＶＤ処理チャンバにおいて、高密度化プラズマ後処理を複数回行うことによって、ドープ済または未ドープのシリコンカーバイドの副層を複数成膜することによって得られる。ハードマスク膜は、Ｓｉ_ｘＢ_ｙＣ_ｚ、Ｓｉ_ｘＢ_ｙＮ_ｚ、Ｓｉ_ｘＢ_ｙＣ_ｚＮ_ｗ、Ｂ_ｘＣ_ｙ、およびＢ_ｘＮ_ｙから成る群から選択される高硬度のホウ素含有膜を含む。ハードマスク膜は、ゲルマニウム含有率が少なくとも約６０原子パーセントと、ゲルマニウム含有率が高いＧｅＮ_ｘハードマスク材料を含む。 （もっと読む）

【課題】下地の性能を犠牲にすることなく、リフトオフ層が下地から剥離することを防止できるパターン形成方法、及び半導体装置の製造方法を提供すること。
【解決手段】本発明にかかるパターン形成方法は、基板上にカバー絶縁膜２２を形成し、第１のレジストパターン１０４をマスクとして、金属膜パターン形成領域を取り囲むようカバー絶縁膜２２に凹部１０３を形成する工程と、凹部１０３内に入り込むよう、カバー絶縁膜２２上にリフトオフ層となる第２のレジストパターン２５を形成する工程と、第２のレジストパターン２５をマスクとして、金属膜パターン形成領域のカバー絶縁膜２２に開口部を形成する工程と、第２のレジストパターン２５の上から基板表面に金属膜を成膜し、第２のレジストパターン２５とともに第２のレジストパターン２５上の金属膜を除去して金属膜パターンを形成する工程とを備えるものである。 （もっと読む）

【課題】ダマシン配線形成時に、シード膜を配線用溝の側壁に確実に形成する。
【解決手段】下地絶縁膜１の上にプラズマシリコン窒化膜２、プラズマＴＥＯＳ酸化膜３を形成する。プラズマＴＥＯＳ酸化膜３は、高周波電源および低周波電源を用いる２周波励起プラズマＣＶＤ装置により、膜密度が上部に行くほど小さくなるように形成される。配線用溝をＲＩＥ法により形成した後、ウェットエッチングで膜密度が小さい部分を速くエッチングすることでテーパ形状の配線用溝３ａを形成する。スパッタでバリアメタル膜４を形成する際に配線用溝３ａの側壁にも確実に形成でき、銅膜５のメッキをボイドなしに形成できる。 （もっと読む）

【課題】半導体デバイスの製造プロセスにおいて、シリコン酸化膜、窒化シリコン膜、シリコン含有低誘電率膜等のシリコン含有膜のエッチング速度の低下を防ぎ、レジストや下地のシリコンなどに対して、選択的にエッチングすることができるドライエッチングガス及びそれを用いたエッチング方法を提供する。
【解決手段】ＣＦ３ＣＦ＝ＣＨ２を含むドライエッチングガス。ＣＦ３ＣＦ＝ＣＨ２の含有率は、流量比５〜１００％であることが好ましい。 （もっと読む）

【課題】モリブデン系金属膜上の絶縁膜をドライエッチングする際に、選択比を比較的大きくする事ができる方法を提供する。
【解決手段】ドライエッチングにより、レジスト膜４５の開口部４６に対応する部分つまりソース電極９上におけるオーバーコート膜１３にコンタクトホール１４を形成し、また同時に、レジスト膜４５の開口部４７に対応する部分つまり金属膜２１ａ上におけるオーバーコート膜１３およびゲート絶縁膜４にコンタクトホール２２を形成し、さらに同時に、レジスト膜４５の開口部４８に対応する部分つまり金属膜３１ａ上におけるオーバーコート膜１３にコンタクトホール３２も形成する場合、エッチングガスとしてフッ素系ガス（ＳＦ_６、ＣＦ_４）、酸素ガスおよび窒素ガスからなる混合ガスを用いる事で窒化シリコン等からなるオーバーコート膜１３とモリブデン系金属からなる金属膜３１ａとの選択比を大きくする。 （もっと読む）

【課題】動作速度が低下することを抑制することができる半導体装置を提供する。
【解決手段】半導体装置は、ＭＯＳトランジスタ９を有するシリコン基板５と、シリコン基板５上に形成され、配線および絶縁膜により構成された配線層が複数積層された多層配線層と、多層配線層内に埋め込まれた、下部電極（下部電極膜９１）、容量絶縁膜９２、および上部電極（上部電極膜９３）を有しており、メモリ素子を構成する容量素子９０と、を備え、容量素子９０とＭＯＳトランジスタ９との間にダマシン形状の銅配線（第２層配線２５）が少なくとも１層以上形成され、１つの配線（第２層配線２５）の上面と容量素子９０の下面とが略同一平面上にあり、容量素子９０上に銅配線（プレート線配線９９）が少なくとも１層以上形成されている。 （もっと読む）

【課題】層間絶縁膜を備えた半導体装置において、膜剥がれの発生及びリークパスの形成を抑制する。
【解決手段】半導体装置は、複数の空孔を含む層間絶縁膜１６を備えている。層間絶縁膜１６は、単層構造の膜である。層間絶縁膜１６における、下面領域に含まれる空孔の空孔径及び上面領域に含まれる空孔の空孔径は、上面領域と下面領域との間に介在する中央領域に含まれる空孔の空孔径よりも小さい。 （もっと読む）

【課題】放熱性に優れ、製造歩留まりの向上を図ることができる半導体装置及びその製造方法を提供することを目的とする。
【解決手段】
半導体装置は、基板１の上方に設けられた化合物半導体層２，３，４と、化合物半導体層２，３，４の上方に設けられた複数のソース電極７及び複数のドレイン電極９と、化合物半導体層２，３，４を貫通し、複数のソース電極７のそれぞれに接続される複数のビア配線２２と、化合物半導体層２，３，４を貫通し、複数のドレイン電極９のそれぞれに接続される複数のビア配線２３と、複数のビア配線２２に接続され、基板１に埋め込まれたソース共通配線１８と、複数のビア配線２３に接続され、基板１に埋め込まれたドレイン共通配線２０とを有する。 （もっと読む）

【課題】階段状に加工された複数の導電層と、各導電層に達し深さの異なる複数のコンタクトホールとの接続構造の信頼性を高めた半導体装置及びその製造方法を提供する。
【解決手段】本発明の半導体装置は、基板１０の第２のコンタクト領域５上に設けられ、第２のコンタクト領域５と第１のコンタクト領域４との間に段差を形成する下地層４５ｂと、下地層４５ｂを覆って基板１０上に設けられ、下地層４５ｂ上に積層された上段部８１が階段状に加工された下層側積層体９１と、下層側積層体９１における第１のコンタクト領域４上に積層された下段部８２の上に設けられ、階段状に加工された上層側積層体９２と、階段状に加工された部分を覆う層間絶縁層６２と、層間絶縁層６２を貫通し階段状に加工された部分の各々の導電層ＷＬに達して形成されたコンタクトホール内に設けられたコンタクト電極５１と、を備えた。 （もっと読む）

【課題】 デュアルダマシンプロセスを同一チャンバ内で行っても、再現性よくビアホールを貫通させる技術が望まれる。
【解決手段】 層間絶縁膜上の第１のマスク膜及び層間絶縁膜に、層間絶縁膜の厚さ方向の途中まで達するビアホールを形成する。第１のマスク膜の上に、下層レジスト膜を形成し、その上に、配線溝に対応する開口を有する第２のマスク膜を形成する。チャンバ内において、Ｏ_２とＣＯとのプラズマを用い、下層レジスト膜をエッチングするとともに、ビアホール内の一部には、下層レジスト膜を残す。下層レジスト膜の開口の平面形状が転写された開口を、第１のマスク膜に形成するとともに、下層レジスト膜を除去し、ビアホールをさらに掘り下げて、下層配線を露出させる。層間絶縁膜を厚さ方向の途中までエッチングして配線溝を形成する。配線溝及び前記ビアホール内を、導電部材で埋め込む。 （もっと読む）

【課題】縦型ＭＯＳトランジスタを備えた半導体装置を形成する際のゲート電極とコンタクトプラグとの短絡を防止することが可能な半導体装置及びその製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、前記半導体基板上にシリコン窒化膜（ＳｉＮ膜）からなるマスク窒化膜のパターンを形成したのちに、溝および半導体ピラーを前記半導体基板に形成する第一工程と、前記マスク窒化膜を残存させたまま、前記溝を覆うゲート絶縁膜を形成したのちに前記半導体ピラーよりも低い高さのゲート電極を形成する第二工程と、前記溝を覆うように、シリコン酸窒化膜（ＳｉＯＮ膜）からなるライナー膜を形成したのちに、前記ライナー膜上を覆い、かつ、前記溝内を充填するように層間膜（ＳＯＤ膜）を形成する第三工程と、前記マスク窒化膜をエッチングにより選択的に除去する第四工程と、を採用する。 （もっと読む）

【課題】ウエハから複数の半導体装置を分離形成する際に、微小なクラック、微小なチッピング及び微小な応力の発生まで回避できるようにする。
【解決手段】ウエハ１００におけるスクライブライン領域１０１に第１の溝１０２を形成した後、第１の溝１０２に、ウエハ構成材料とは異なる材料を充填して充填部１０３を形成する。ウエハ１００上に形成した配線層１０４を覆うように保持部材１０６を貼付した後、ウエハ裏面側を研磨し、充填部１０３の端部を露出させる。その後、充填部１０３を除去した後、配線層１０４を貫通すると共に第１の溝１０２と接続する第２の溝１０７を形成する。保持部材１０６を剥離して個片の半導体装置１１０を得る。 （もっと読む）

【課題】 低誘電率膜のエッチング量を制御したデュアルダマシン構造を有する半導体装置の製造方法を提供する。
【解決手段】 半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に対しエネルギー線を照射することによって前記絶縁膜を所定の深さまで改質する工程と、前記絶縁膜をエッチングして配線パターンを形成する工程と、前記配線パターン形成後に前記絶縁膜に対しエネルギー線を照射する工程と、配線パターンが形成された前記絶縁膜をエッチングしてホールパターンを形成する工程とを備える。 （もっと読む）

【課題】 デュアルダマシン法を用いて銅の埋め込み配線および接続プラグを形成するとき、接続プラグ中のボイド発生を防止する。
【解決手段】 Ｌｏｗ−ｋ膜１３、１５、ＥＬＫ膜１４、ＴＥＯＳ膜１６からなる層間絶縁膜にプラグとなる接続孔１９ａを形成した後、酸素プラズマ処理を行って変質層２０を形成し、この層を薬液処理により選択的に除去すると、ＥＬＫ膜１４が多孔質であることに起因してその側壁２１にＬｏｗ−ｋ膜１３、１５などより大きい角度のテーパーが形成される。次に配線埋め込み用の溝の底面がＥＬＫ膜１４中にくるように形成して、プラグ開口の入口が広がる形状にした後、銅膜を埋め込む。 （もっと読む）

【課題】 今後の素子の微細化に対応できる、貫通電極を備えた半導体装置の製造方法を提供すること。
【解決手段】 半導体装置の製造方法は、第１の主面および該第１の主面に対向する第２の主面を有する半導体基板１０と、半導体基板１０の第１の主面上に設けられた電極パッド２６と、半導体基板１０の前記第１の主面と前記第２の主面との間を貫通する貫通孔１００内に設けられ、電極パッド２６と接続する貫通電極２３とを具備してなり、貫通孔１００の前記第１の主面側には、電極パッド２６と貫通電極２３とが直接的に接続する第１の接続部と、電極パッド２６と貫通電極２３とが間接的に接続する第２の接続部とを含み、前記第１の主面上に電極パッド２６を形成する工程と、半導体基板１０を加工し、貫通孔１００を形成する工程であって、貫通孔１００内において電極パッド２６の一部が露出する前記工程と、貫通孔１００内に貫通電極２３を形成する工程とを含む。 （もっと読む）

【課題】微細なパターンを精度良く形成することのできる半導体装置の製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置の製造方法は、被加工体１上にＣを含む材料からなる芯材２を選択的に形成する工程と、芯材２の上面および側面を覆うように、酸素を含まない材料からなる保護膜３を形成する工程と、保護膜３を介して芯材２と被加工体１を覆うように酸化膜４を形成する工程と、芯材２の側方に少なくとも酸化膜４からなる側壁５を加工形成する工程と、少なくとも芯材２を除去した後、側壁５をマスクとして用いて被加工体１をエッチングし、側壁５のパターンを転写する工程と、を含む。 （もっと読む）