半導体装置の製造方法および半導体装置
【課題】 デュアルダマシン法を用いて銅の埋め込み配線および接続プラグを形成するとき、接続プラグ中のボイド発生を防止する。
【解決手段】 Low−k膜13、15、ELK膜14、TEOS膜16からなる層間絶縁膜にプラグとなる接続孔19aを形成した後、酸素プラズマ処理を行って変質層20を形成し、この層を薬液処理により選択的に除去すると、ELK膜14が多孔質であることに起因してその側壁21にLow−k膜13、15などより大きい角度のテーパーが形成される。次に配線埋め込み用の溝の底面がELK膜14中にくるように形成して、プラグ開口の入口が広がる形状にした後、銅膜を埋め込む。
【解決手段】 Low−k膜13、15、ELK膜14、TEOS膜16からなる層間絶縁膜にプラグとなる接続孔19aを形成した後、酸素プラズマ処理を行って変質層20を形成し、この層を薬液処理により選択的に除去すると、ELK膜14が多孔質であることに起因してその側壁21にLow−k膜13、15などより大きい角度のテーパーが形成される。次に配線埋め込み用の溝の底面がELK膜14中にくるように形成して、プラグ開口の入口が広がる形状にした後、銅膜を埋め込む。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、特にデュアルダマシン法を用いる半導体装置の配線形成工程において、配線に電気的接続するためのアスペクト比の高い接続孔へ金属などの導電性材料を良好に埋め込むことができる製造方法に関するものである。
【背景技術】
【0002】
半導体集積回路装置の高集積化に際し、半導体素子パターンの微細加工精度に対する要求はますます厳しいものとなってきている。特に多層配線の採用が進み、8層ないし9層の配線構造がとられている近年のシステムLSIなどのデバイスにおいては、デュアルダマシン(Dual Damascene)法をはじめとした、絶縁膜の溝に配線を埋め込む埋め込み配線技術が採用されている。デュアルダマシン法とは上層と下層の配線層間を電気的に結ぶための接続孔と配線を埋め込む配線溝とを層間絶縁膜に形成した後、これら双方に同時に配線材料を埋め込み、CMP(Chemical Mechanical Polishing)法で接続孔および配線溝の外側に存在する余分な配線材料を削り、表面が平坦化された配線および配線接続用プラグを同時に形成する技術である。このデュアルダマシン配線技術によると、配線とプラグとを1回の工程で形成することができるので、大幅なプロセスコストの低減を図ることができる。
【0003】
図7〜図10は従来のデュアルダマシン法による配線構造の製造方法を工程順に示す断面図である。製造方法を説明すると、まず図7(a)に示すように、半導体基板(図示省略)上に層間絶縁膜30、層間絶縁膜30に被覆された各種半導体素子(図示省略)、および層間絶縁膜30に埋め込まれた下層配線31を形成する。次に層間絶縁膜30上にシリコン窒化膜(SiN膜)からなるエッチングストッパー膜32を形成し、その上に低誘電率の層間絶縁膜(SiOC膜)33、シリコン酸化膜であるTEOS膜34を形成する。TEOS膜34は、TEOSを原材料ガスとしてCVD法で堆積される膜であり、後の工程で形成され、配線構造の一部となるバリアメタル膜から層間絶縁膜33への汚染を防ぐためのキャップ絶縁膜として作用する。次にTEOS膜34上に一般にBARC膜と呼ばれる反射防止膜35を塗布し、その上にリソグラフィ技術により接続孔パターンを開口したレジスト膜36を形成する。
【0004】
次に図7(b)に示す工程で、レジスト膜36をマスクにして反射防止膜35、TEOS膜34および層間絶縁膜33を、エッチングストッパー膜32の表面が露出するまでエッチングし、接続孔37aを形成する。次に図8(a)に示す工程で、接続孔37aにレジスト38を埋め込む。そしてTEOS膜34上に反射防止膜39を塗布し、その上に配線溝パターンを開口したレジスト膜40を形成する。次に図8(b)に示す工程で、レジスト膜40をマスクとして反射防止膜39、TEOS膜34をエッチング除去し、さらに層間絶縁膜33を所定の深さまでエッチングすることによって配線溝41aを形成する。その後レジスト膜40、反射防止膜39およびレジスト38をプラズマアッシングとウェット洗浄により除去する。
【0005】
次に図9(a)に示すように、最初の接続孔37aの底面に露出していたエッチングストッパー膜32を除去すると、最初の底面がさらに下方へエッチングされた接続孔37bと配線溝41bとなる。次に図9(b)に示すように、接続孔37bおよび配線溝41bの内部にバリア膜42を堆積し、さらに電解メッキ用のシード膜として薄い銅膜43を堆積した後、銅膜43上に電解メッキ法により厚い銅膜44を形成する。次に図10に示すように、接続孔および配線溝の外部の銅膜43、44およびバリア膜42、さらにTEOS膜34を例えばCMP法を用いて除去し、層間絶縁膜33の表面を露出させることにより、銅膜43、44およびバリア膜42からなる上層配線とそれに接続するプラグを形成する。このようして、デュアルダマシン法による銅の埋め込み多層配線構造を有する半導体装置が製造される(特許文献1参照)。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2007−84891号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
しかしながら一般にデュアルダマシン法では図9(a)、(b)に示されるように、配線溝の内部と接続孔の内部とに配線材料を同時に埋め込む。このため従来から、配線溝の底面からさらに下方へ掘り下げられ、横方向寸法の微小化を進めることによってアスペクト比が高くなった接続孔内部には配線材料が埋め込まれ難いという問題があった。
【0008】
図11は従来のデュアルダマシン法で配線構造を形成するときに生じる問題点を示す断面図である。図11に示すように、従来の製造方法では、配線溝の底面に形成された接続孔の入口を含むコーナー部の側壁が垂直となりやすく、微細化が進むと接続孔の開口上部が一層狭くなる。このため例えばスパッタリングによって成膜されるバリアメタル膜43、電解メッキシード膜としての銅膜44は接続孔のコーナー部でオーバーハング47を生じ、接続孔の開口上部寸法あるいは直径がバリア膜43、銅膜44の堆積でさらに狭くなる。こうした状態で銅膜45を電解メッキ法で埋め込むと、オーバーハング47に起因して接続孔内部にボイド46が発生し易く、銅からなるプラグ部分の抵抗増加を招くとともにある場合にはプラグの導電性不良となる確率が高くなり、結果的に半導体集積回路装置の製造歩留まりや信頼性を低下させる。
【0009】
本発明は上記課題を解決するものであり、接続孔と配線溝とに金属のような配線用導電材料を埋め込む場合、配線層が微細化されてもボイドを形成することなく容易に埋め込みできるデュアルダマシン法を用いた配線構造形成方法を提供することを目的とするものである。
【課題を解決するための手段】
【0010】
上記従来の課題を解決するための本発明に係る半導体装置の製造方法は、基板上に設けられた下層配線の上にエッチングストッパー膜を堆積する工程と、前記エッチングストッパー膜の上に第1絶縁膜、第2絶縁膜および第3絶縁膜を順次堆積する工程と、前記第3絶縁膜、前記第2絶縁膜および前記第1絶縁膜を順次選択的にエッチングし、前記第3絶縁膜および前記第2絶縁膜を貫通して前記第1絶縁膜まで延びる開口を形成する工程と、前記開口の内部にガスのプラズマ処理を施す工程と、前記プラズマ処理工程の後、前記開口の内部に薬液処理を施す工程と、前記第3絶縁膜および前記第2絶縁膜の前記開口を含む領域を選択的にエッチングし、前記第2絶縁膜内で前記エッチングを停止して溝を形成する工程と、前記溝および前記開口内部に導電膜を埋め込む工程とを備えており、
少なくとも前記第2絶縁膜の膜密度を前記第1絶縁膜の膜密度より小さく設定することを特徴とするものである。
【0011】
さらに上記製造方法の一形態として、前記第3絶縁膜および前記第2絶縁膜をエッチングして前記溝を形成する工程は、前記第3絶縁膜の前記開口を含む領域を選択的にエッチングし、前記第3絶縁膜内で前記エッチングを停止して溝部を形成する工程と、前記溝部の底面部においてさらに前記第3絶縁膜および前記第2絶縁膜を選択的にエッチングするとともに、前記開口の下の前記エッチングストッパー膜を選択的にエッチングして、前記下層配線の表面を露出させる工程とを含む。
【0012】
本発明に係る製造方法においては、前記第2絶縁膜の比誘電率が前記第1絶縁膜の比誘電率より小さいものとすることができる。また、前記第2絶縁膜はその内部に微細な空孔を多数有し、前記第1絶縁膜は前記空孔を有していないものとすることができる。あるいはまた、前記第1絶縁膜および前記第2絶縁膜がその内部に微細な空孔を多数有し、前記第2絶縁膜の空孔密度が前記第1絶縁膜の空孔密度より大きいものとすることができる。そして前記第1絶縁膜の比誘電率として2.8〜3.5、前記第2絶縁膜の比誘電率として2.8以下となる材料膜を選ぶことができる。
【0013】
また、本発明に係る製造方法においては、前記プラズマ処理は酸素を含むガスのプラズマ処理とすることが望ましく、前記薬液処理はHFを含む薬液による処理とすることが望ましい。
【0014】
次に上記従来の課題を解決するための本発明に係る半導体装置は、基板上に設けられた下層配線と、前記下層配線上に、下から順にそれぞれ積層された第1絶縁膜、第2絶縁膜および第3絶縁膜と、前記第3絶縁膜および前記第2絶縁膜に形成され、前記第2絶縁膜中に底面を有する溝と、前記溝の底面から前記第2絶縁膜および前記第1絶縁膜を貫通し、前記下層配線に達する開口と、前記溝および前記開口内に埋め込まれた導電膜とを備え、少なくとも前記第2絶縁膜の膜密度は前記第1絶縁膜の膜密度より小さく、前記開口の上部の寸法は下部の寸法より大きいことを特徴とする構成を有する。
【0015】
本発明に係る半導体装置においては、前記第2絶縁膜の比誘電率を前記第1絶縁膜の比誘電率より小さいものとすることができる。また、前記第2絶縁膜はその内部に微細な空孔を多数有し、前記第1絶縁膜は前記空孔を有していないものとすることができる。あるいはまた、前記第1絶縁膜および前記第2絶縁膜はその内部に微細な空孔を多数有し、前記第2絶縁膜の空孔密度は前記第1絶縁膜の空孔密度より大きいものとすることができる。そして前記第1絶縁膜の比誘電率として2.8〜3.5、前記第2絶縁膜の比誘電率として2.8以下となる材料を選ぶことができる。
【0016】
また本発明に係る半導体装置において、前記開口内部における前記第2絶縁膜の側壁面の、水平面に対する角度は、前記第1絶縁膜の側壁面の角度より小さいことが望ましく、 さらにその第2絶縁膜の側壁面の前記角度を45°〜80°にすることが望ましい。
【発明の効果】
【0017】
本発明に係る半導体装置の製造方法では、上に述べたように、第1、第2および第3絶縁膜からなる積層絶縁膜のうち、少なくとも第2絶縁膜の膜密度を第1絶縁膜の膜密度より小さく設定し、かつ積層絶縁膜に設けられた開口の内部にガスのプラズマ処理と、その後の薬液処理を施す工程を行う。このことにより第2絶縁膜の側壁面に特に大きいテーパーを付けることができるか、あるいは第2絶縁膜と第1絶縁膜にまたがる側壁面を階段状にできる。従って完成時の半導体装置において、導電膜を埋め込んで配線とするための溝の下に形成されて接続孔となる前記開口上部の寸法が下部より大きくなって開口の入口が広がる。このため、開口内へ埋め込まれる導電膜にボイドなどの埋め込み不良が発生せず導電性不良が防止され、デュアルダマシン法による配線形成工程が採用される半導体集積回路装置の製造歩留まりや信頼性を向上できる。
【0018】
また第2の絶縁膜としてその内部に微細な空孔を多数有する多孔質膜、または比誘電率が2.8以下の膜を用いると開口側壁面のテーパーや階段形状を容易に形成することができる。
【図面の簡単な説明】
【0019】
【図1】本発明の実施形態による配線構造の製造方法を示す工程断面図。
【図2】本発明の実施形態による配線構造の製造方法を示す工程断面図。
【図3】本発明の実施形態による配線構造の製造方法を示す工程断面図。
【図4】本発明の実施形態による配線構造の製造方法を示す工程断面図。
【図5】本発明の実施形態による配線構造の製造方法を示す工程断面図。
【図6】Low−k膜とELK膜に対するTDS法による脱離ガス分析結果を示す図。
【図7】配線構造の従来の製造方法を示す工程断面図。
【図8】配線構造の従来の製造方法を示す工程断面図。
【図9】配線構造の従来の製造方法を示す工程断面図。
【図10】配線構造の従来の製造方法を示す工程断面図。
【図11】従来の製造方法における問題点を説明する図。
【発明を実施するための形態】
【0020】
図1〜図5は本発明の実施形態によるデュアルダマシン法を用いた、半導体集積回路における多層配線構造の製造方法を示す工程断面図であり、以下これら図面を参照して上記実施形態による製造方法を説明する。まず図1(a)に示すように、シリコンなどの半導体基板(図示省略)上に各種半導体素子(図示省略)を形成し、その半導体素子を被覆するように酸化シリコン系の材料からなる層間絶縁膜10および層間絶縁膜10に埋め込まれた銅からなる下層配線11形成する。上記層間絶縁膜10および下層配線11の表面は同一高さとなるように平坦化されている。
【0021】
次にSiXCYNZ(以下、簡単にSiCNという)膜で構成されるとともに、後に配線への接続孔19aを形成するためのエッチング工程においてエッチングストッパーとして作用するエッチングストッパー膜12を層間絶縁膜10の全面を覆うように形成する。この膜は例えばプラズマCVD法で堆積される。続いて例えば直鎖型分子構造を有するトリメチルシランやテトラメチルシランを原料として、低誘電率絶縁膜(以下Low−k膜という)13をプラズマCVD法によりエッチングストッパー膜12上に、例えば150nm程度形成する。Low−k膜13はSiXOYCZ(以下簡単にSiOC膜という)という形の酸化シリコン系の膜あるいは有機・無機ハイブリッド膜と称せられ、その比誘電率は少なくともSiO2膜(比誘電率3.9〜4)より小さく普通2.8〜3.5である。
【0022】
次にLow−k膜13上に、例えば前記のトリメチルシランやテトラメチルシランと、いわゆるポロジェンと呼ばれるSi−O結合などから構成される環状分子構造を含む有機化合物(例えば環状型シロキサン)とを混在させた材料を原料とし、SiOC系のシリコン酸化膜をプラズマCVD法によりLow−k膜13と同じく成膜する。その後この膜に紫外線照射し多孔質低誘電率絶縁膜(Porus−Low−k膜)(以下ELK膜(Extreme Low−k膜)という)14に変化させる。このELK膜14の堆積膜厚は例えば10〜100nm程度である。ELK膜14は膜中に比誘電率が真空に近い空隙を多数有する多孔質構造をとることによって2.2〜2.8という非常に小さい比誘電率を示す。
【0023】
次にELK膜14上にLow−k膜13と同一の形成方法を用い、同一の物性を有する低誘電率絶縁膜(Low−K膜またはSiOC膜)15を例えば100nm程度形成する。 次に例えば減圧CVD法によりテトラエトキソオキソシラン(TEOS)を原料として酸化シリコン系のTEOS膜16を例えば100nm程度の厚さに形成する。このTEOS膜16は、後の工程で形成されるバリアメタル膜中の金属原子がLow−k膜15へ侵入し、汚染するのを防止するため形成されるものである。次にTEOS膜16上に有機系の反射防止膜17を塗布し、さらにその上にリソグラフィ技術により配線の接続孔となる開口パターンを備えたレジスト膜18を形成する。
【0024】
次に図1(b)に示すように、レジスト膜18をマスクとし反射防止膜17、TEOS膜16、Low−k膜15、ELK膜14、Low−k膜13をエッチングストッパー膜12が露出するまで順次異方性エッチングし、ほぼ垂直で凹凸のない一様な側壁面を有する接続孔19aを開口する。このエッチングは、例えばICP(誘導結合プラズマ)方式のプラズマエッチング装置を用い、CHF3流量:10ml/min(標準状態)、CF4流量:20ml/min(標準状態)、トータルガス圧力:10Pa、エッチングチャンバーの外部に設けられた上部コイル電極の印加電力:1000W(13.56MHz)、被エッチング基板を載置した下部電極の印加電力:2000W(13.56MHz)、下部電極温度:0度、エッチング時間:60secの条件で行うことができる。
【0025】
次に図2(a)に示すように酸素プラズマアッシング処理によりレジスト膜18と反射防止膜17とを除去する。アッシングは、例えば平行平板電極を搭載したRIE方式プラズマアッシング装置を用い、O2流量:100ml/min(標準状態)、酸素ガス圧力:30Pa、被処理基板を載置した下部電極の印加電力:300W(13.56MHz)、アッシング時間:30secの条件で行うことができる。このプラズマアッシング処理はレジスト膜18および反射防止膜17を除去すると同時に、接続孔19aの内部側壁面に露出するLow−k膜13、15とELK膜14の表面部にプラズマ変質層20を形成するが、このプラズマ変質層20はアッシングプラズマ衝撃によって形成された欠陥生成層であると推定される。Low−k膜13、15とELK膜14とでは上述のように膜質が異なるためにプラズマ衝撃による変質効果が異なる。すなわちLow−k膜13および15よりELK膜14の方が変質の程度が大きく、これにより図2(a)のようにELK膜14において側壁面からより深くプラズマ変質層が形成されると考えられる。
【0026】
ここでLow−k膜とELK膜との変質効果の違いについてさらに説明する。Low−k膜は上に述べたように、例えばトリメチルシランやテトラメチルシランを原料としたCVD法により成膜する。このようなLow−k膜は微視的に見ても概ね一様な原子密度分布を有する構造をしている。これに対してELK膜は、例えばトリメチルシランやテトラメチルシランとポロジェンを混在させた材料を原料としてCVD法により成膜した後、紫外線照射によって形成される。紫外線照射を行うと成膜直後のELK膜中のポロジェン物質に対応する環状分子構造部が除去され、そのあとに微小な空孔が形成されることになる。このようにしてELK膜はLow−k膜と同じ酸化シリコン系あるいはSiOC系の膜であるにもかかわらず膜中に多数の空孔(細孔)を有するものとなるが、空孔の誘電率は約1であるから、膜全体としての平均比誘電率はLow−k膜と比較して小さくなる。空孔のSAXS(Small Angle X−Ray Scattering)法によって算出される寸法は1nm〜6nm程度である。ELK膜はまた空孔の存在によりLow−k膜に比較して膜密度が低い膜ともいえる。
【0027】
ELK膜中には極めて多数の空孔が存在するため、ELK膜を酸素プラズマアッシングした場合その空孔内に酸素原子が多く入り込みトリメチルシランやテトラメチルシラン原料を起源とするSi−CH3結合の切断およびポロジェン起源のSi−O結合の切断による分子構造的なダメージ、変質を容易に引き起こす。Low−k膜にも確かに分子構造的なダメージ、変質が生じているが基本的に空孔が存在しないのでその程度は小さいといえる。
【0028】
ELK膜とLow−k膜との膜質の差は以下のような実験からも示される。図6は、昇温脱離ガス分析法(TDS法)によりLow−k膜とELK膜の吸湿性を評価した結果を示すグラフである。縦軸は真空中で試料にランプ光を照射し、光吸収により昇温した際の試料から脱離するガスの質量分析から得た強度である。図6からわかるようにELK膜の方がLow−k膜より2倍脱離ガス強度が高い、逆に言えばそれだけ水分吸収、吸湿性が高いことから、Low−k膜より2倍程度ダメージが入り易いといえる。このことは、図2(a)で説明すると、Low−k膜13、15よりELK膜14のほうが横方向により大きい領域にわたって変質層20が生じることに対応する。
【0029】
次に図2(b)に示すように例えばHFの純水希釈液を用いて薬液洗浄処理すると、Low−k膜13、15およびELK膜14のそれぞれにおいて、プラズマ変質層20とそれ以外の部分とにエッチング速度の差があるのでプラズマ変質層20を選択的に除去することができる。この薬液処理で接続孔19aの側壁面21にはLow−k膜13、15、ELK膜14のプラズマ変質層20の厚みに応じた凹凸ができる。次に図3(a)に示すように接続孔19aを含む全面にレジスト22を塗布し、酸素を含むエッチングガスを用いたプラズマでエッチバックを行い、接続孔19aの外部に塗布されたレジスト22を除去し、接続孔19aの内部にのみレジスト22を埋め込む。さらにTEOS膜16上に有機系の反射防止膜23を塗布し、次にリソグラフィ技術により配線溝となる開口パターンを備えたレジスト膜24を形成する。
【0030】
次に図3(b)に示すように、レジストパターン24をマスクとして反射防止膜23、およびTEOS膜16を順次エッチングし、さらにレジスト22を含めてLow−k膜15をその膜厚より小さい所定の深さまでエッチングして配線溝25aを形成する。このときのエッチングは、例えばICP方式のプラズマエッチング装置を用い、CF4流量:100ml/min(標準状態)、N2流量:50ml/min(標準状態)、トータルガス圧力:10Pa、エッチングチャンバーの外部に設けられた上部コイル電極の印加電力:500W(13.56MHz)、被エッチング基板を載置する下部電極の印加電力:100W(13.56MHz)、下部電極の温度:20℃の条件で行うことができる。
【0031】
次に図4(a)に示すように、接続孔19aに埋め込まれていたレジスト22、レジスト膜24、反射防止膜23を酸素を含むガスによるプラズマアッシングとそれに続く純水で希釈したHF薬液により除去、洗浄する。この工程後ELK膜14の側壁面の傾斜角度を水平面に対して45°〜80°とすることができる。この角度はLow−k膜13、15の側壁面に形成される角度より小さい。次に図4(b)に示すように、配線溝25aの底面となっているLow−k膜15を貫通し、さらにELK膜14をその膜厚より小さい深さまでエッチングを行い、ELK膜14の深さ方向の途中でエッチングを停止させて配線溝25bとする。この際のエッチング停止はプラズマ放射光の光強度変化をモニターする公知のEPD(End Point Detector)を用い、Low−k膜15のエッチング終点検出を行うことによって制御可能である。具体的には、エッチング処理中のプラズマ放射光のうち、Low−k膜15が除去されてELK膜14が露出した際に光強度が変化する特定波長(例えばCOの波長483nm)の光を常時計測し、当該光の強度に変化が生じたことを検出することで精度良くエッチングを停止させることができる。
【0032】
このエッチングによって、銅表面の酸化を防ぐために、図1(a)〜図4(a)に示す工程で下層配線11を被覆していたエッチングストッパー膜12の接続孔19a底面の残部がすべてエッチングされ、下層配線11の表面が露出する。このときのエッチングは、例えばICP方式のプラズマエッチング装置を用い、C4F8流量:10ml/min(標準状態)、CF4流量:100ml/min(標準状態)、トータルガス圧力:20Pa、エッチングチャンバーの外部に設けられた上部コイル電極の印加電力:500W(13.56MHz)、被エッチング基板を載置する下部電極の印加電力:300W(13.56MHz)、下部電極の温度:20℃の条件で行うことができる。
【0033】
次に図5に示すように接続孔19bおよび配線溝25bの内部を含み、接続孔19bの側壁において3nm程度、その底部において20nm程度、配線溝25bの側壁およびその底部において5nm程度の膜厚となるように窒化タンタルバリアメタル膜26をスパッタリング法を用いて堆積する。次にArガスのような希ガスまたは不活性ガスを用いてスパッタエッチングにより接続孔19b底部のバリア膜26を10nm程度残存するようにエッチングを行う。次に電解メッキ用のシード膜として薄い銅膜27をスパッタリング法により堆積した後、電解メッキ法により銅膜27上に銅膜28を形成する。次に接続孔19bおよび配線溝25bの外部に形成されていた銅膜28および薄い銅膜27、バリアメタル膜26、TEOS膜16を例えばCMP法を用いて除去することにより、銅膜27、28およびバリアメタル膜26からなる配線溝25bに埋め込まれた上層配線、この上層配線と下層配線11とを接続する接続孔19bに埋め込まれたプラグを形成する。
【0034】
本発明によるデュアルダマシン法を用いた配線構造形成工程は、図2(a)の工程でLow−k膜13とELK膜14に形成されたプラズマ変質層20大きさの差を利用し、図2(b)の工程に示すように接続孔19a内におけるLow−k膜13の側壁と比較してELK膜14の側壁に、より大きいテーパーをつけるものである。あるいはELK膜14に形成されるプラズマ変質層20が酸素プラズマアッシング処理する前のELK膜側壁面と平行に一様な厚さで生じる場合は、図5の接続孔19bのコーナーを含む上部は階段状になる。このELK膜14の大きいテーパーまたは階段形状により接続孔19aの上部開口寸法を下部より大きく広げることができるので、バリアメタル膜26、銅シード膜27がオーバーハング形状に堆積されることを抑制し、各膜の膜厚を接続孔19bの上部コーナーにおいてもその側壁においてもほぼ均一に形成することができる。従ってその後のメッキ法による銅膜28などの導電膜埋め込み時の埋め込み不良、ボイド形成、プラグ導電性不良を防止することができる。
【0035】
上記実施形態では、空孔が基本的に存在しないLow−k膜と多孔質のELK膜との組み合わせ構造を用いたが、Low−k膜に代えて内部にELK膜より小さい空孔密度を有する多孔質の絶縁膜としても上記実施形態と同様の効果がある。また本発明に係る方法ではELK膜を用いたため、自動的に図5に示す膜12〜15の積層膜からなる層間絶縁膜が全体として低誘電率化されたことになるので上下配線層間の寄生容量を低減させ、半導体集積回路の高速化にも寄与する。
【産業上の利用可能性】
【0036】
以上説明したように、本発明によるデュアルダマシン法を用いた多層配線形成方法は、配線となる金属のような導電材料をボイドを生じることなく配線溝や接続孔に埋め込むことができるので、半導体集積回路装置のより微細なパターン寸法を有する多層配線形成に有用である。
【符号の説明】
【0037】
10、30 層間絶縁膜
11、31 下層配線
12、32 エッチングストッパー膜
13、15、33 Low−k膜
14 ELK膜
16、34 TEOS膜
17、23、35、39 反射防止膜
18、24、36、40 レジスト膜
19a、19b、37a、37b 接続孔
20 プラズマ変質層
21 側壁面
22、38 レジスト
25a、25b、41a、41b 配線溝
26、42 バリアメタル膜
27、28、43、44 銅膜
【技術分野】
【0001】
本発明は、特にデュアルダマシン法を用いる半導体装置の配線形成工程において、配線に電気的接続するためのアスペクト比の高い接続孔へ金属などの導電性材料を良好に埋め込むことができる製造方法に関するものである。
【背景技術】
【0002】
半導体集積回路装置の高集積化に際し、半導体素子パターンの微細加工精度に対する要求はますます厳しいものとなってきている。特に多層配線の採用が進み、8層ないし9層の配線構造がとられている近年のシステムLSIなどのデバイスにおいては、デュアルダマシン(Dual Damascene)法をはじめとした、絶縁膜の溝に配線を埋め込む埋め込み配線技術が採用されている。デュアルダマシン法とは上層と下層の配線層間を電気的に結ぶための接続孔と配線を埋め込む配線溝とを層間絶縁膜に形成した後、これら双方に同時に配線材料を埋め込み、CMP(Chemical Mechanical Polishing)法で接続孔および配線溝の外側に存在する余分な配線材料を削り、表面が平坦化された配線および配線接続用プラグを同時に形成する技術である。このデュアルダマシン配線技術によると、配線とプラグとを1回の工程で形成することができるので、大幅なプロセスコストの低減を図ることができる。
【0003】
図7〜図10は従来のデュアルダマシン法による配線構造の製造方法を工程順に示す断面図である。製造方法を説明すると、まず図7(a)に示すように、半導体基板(図示省略)上に層間絶縁膜30、層間絶縁膜30に被覆された各種半導体素子(図示省略)、および層間絶縁膜30に埋め込まれた下層配線31を形成する。次に層間絶縁膜30上にシリコン窒化膜(SiN膜)からなるエッチングストッパー膜32を形成し、その上に低誘電率の層間絶縁膜(SiOC膜)33、シリコン酸化膜であるTEOS膜34を形成する。TEOS膜34は、TEOSを原材料ガスとしてCVD法で堆積される膜であり、後の工程で形成され、配線構造の一部となるバリアメタル膜から層間絶縁膜33への汚染を防ぐためのキャップ絶縁膜として作用する。次にTEOS膜34上に一般にBARC膜と呼ばれる反射防止膜35を塗布し、その上にリソグラフィ技術により接続孔パターンを開口したレジスト膜36を形成する。
【0004】
次に図7(b)に示す工程で、レジスト膜36をマスクにして反射防止膜35、TEOS膜34および層間絶縁膜33を、エッチングストッパー膜32の表面が露出するまでエッチングし、接続孔37aを形成する。次に図8(a)に示す工程で、接続孔37aにレジスト38を埋め込む。そしてTEOS膜34上に反射防止膜39を塗布し、その上に配線溝パターンを開口したレジスト膜40を形成する。次に図8(b)に示す工程で、レジスト膜40をマスクとして反射防止膜39、TEOS膜34をエッチング除去し、さらに層間絶縁膜33を所定の深さまでエッチングすることによって配線溝41aを形成する。その後レジスト膜40、反射防止膜39およびレジスト38をプラズマアッシングとウェット洗浄により除去する。
【0005】
次に図9(a)に示すように、最初の接続孔37aの底面に露出していたエッチングストッパー膜32を除去すると、最初の底面がさらに下方へエッチングされた接続孔37bと配線溝41bとなる。次に図9(b)に示すように、接続孔37bおよび配線溝41bの内部にバリア膜42を堆積し、さらに電解メッキ用のシード膜として薄い銅膜43を堆積した後、銅膜43上に電解メッキ法により厚い銅膜44を形成する。次に図10に示すように、接続孔および配線溝の外部の銅膜43、44およびバリア膜42、さらにTEOS膜34を例えばCMP法を用いて除去し、層間絶縁膜33の表面を露出させることにより、銅膜43、44およびバリア膜42からなる上層配線とそれに接続するプラグを形成する。このようして、デュアルダマシン法による銅の埋め込み多層配線構造を有する半導体装置が製造される(特許文献1参照)。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2007−84891号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
しかしながら一般にデュアルダマシン法では図9(a)、(b)に示されるように、配線溝の内部と接続孔の内部とに配線材料を同時に埋め込む。このため従来から、配線溝の底面からさらに下方へ掘り下げられ、横方向寸法の微小化を進めることによってアスペクト比が高くなった接続孔内部には配線材料が埋め込まれ難いという問題があった。
【0008】
図11は従来のデュアルダマシン法で配線構造を形成するときに生じる問題点を示す断面図である。図11に示すように、従来の製造方法では、配線溝の底面に形成された接続孔の入口を含むコーナー部の側壁が垂直となりやすく、微細化が進むと接続孔の開口上部が一層狭くなる。このため例えばスパッタリングによって成膜されるバリアメタル膜43、電解メッキシード膜としての銅膜44は接続孔のコーナー部でオーバーハング47を生じ、接続孔の開口上部寸法あるいは直径がバリア膜43、銅膜44の堆積でさらに狭くなる。こうした状態で銅膜45を電解メッキ法で埋め込むと、オーバーハング47に起因して接続孔内部にボイド46が発生し易く、銅からなるプラグ部分の抵抗増加を招くとともにある場合にはプラグの導電性不良となる確率が高くなり、結果的に半導体集積回路装置の製造歩留まりや信頼性を低下させる。
【0009】
本発明は上記課題を解決するものであり、接続孔と配線溝とに金属のような配線用導電材料を埋め込む場合、配線層が微細化されてもボイドを形成することなく容易に埋め込みできるデュアルダマシン法を用いた配線構造形成方法を提供することを目的とするものである。
【課題を解決するための手段】
【0010】
上記従来の課題を解決するための本発明に係る半導体装置の製造方法は、基板上に設けられた下層配線の上にエッチングストッパー膜を堆積する工程と、前記エッチングストッパー膜の上に第1絶縁膜、第2絶縁膜および第3絶縁膜を順次堆積する工程と、前記第3絶縁膜、前記第2絶縁膜および前記第1絶縁膜を順次選択的にエッチングし、前記第3絶縁膜および前記第2絶縁膜を貫通して前記第1絶縁膜まで延びる開口を形成する工程と、前記開口の内部にガスのプラズマ処理を施す工程と、前記プラズマ処理工程の後、前記開口の内部に薬液処理を施す工程と、前記第3絶縁膜および前記第2絶縁膜の前記開口を含む領域を選択的にエッチングし、前記第2絶縁膜内で前記エッチングを停止して溝を形成する工程と、前記溝および前記開口内部に導電膜を埋め込む工程とを備えており、
少なくとも前記第2絶縁膜の膜密度を前記第1絶縁膜の膜密度より小さく設定することを特徴とするものである。
【0011】
さらに上記製造方法の一形態として、前記第3絶縁膜および前記第2絶縁膜をエッチングして前記溝を形成する工程は、前記第3絶縁膜の前記開口を含む領域を選択的にエッチングし、前記第3絶縁膜内で前記エッチングを停止して溝部を形成する工程と、前記溝部の底面部においてさらに前記第3絶縁膜および前記第2絶縁膜を選択的にエッチングするとともに、前記開口の下の前記エッチングストッパー膜を選択的にエッチングして、前記下層配線の表面を露出させる工程とを含む。
【0012】
本発明に係る製造方法においては、前記第2絶縁膜の比誘電率が前記第1絶縁膜の比誘電率より小さいものとすることができる。また、前記第2絶縁膜はその内部に微細な空孔を多数有し、前記第1絶縁膜は前記空孔を有していないものとすることができる。あるいはまた、前記第1絶縁膜および前記第2絶縁膜がその内部に微細な空孔を多数有し、前記第2絶縁膜の空孔密度が前記第1絶縁膜の空孔密度より大きいものとすることができる。そして前記第1絶縁膜の比誘電率として2.8〜3.5、前記第2絶縁膜の比誘電率として2.8以下となる材料膜を選ぶことができる。
【0013】
また、本発明に係る製造方法においては、前記プラズマ処理は酸素を含むガスのプラズマ処理とすることが望ましく、前記薬液処理はHFを含む薬液による処理とすることが望ましい。
【0014】
次に上記従来の課題を解決するための本発明に係る半導体装置は、基板上に設けられた下層配線と、前記下層配線上に、下から順にそれぞれ積層された第1絶縁膜、第2絶縁膜および第3絶縁膜と、前記第3絶縁膜および前記第2絶縁膜に形成され、前記第2絶縁膜中に底面を有する溝と、前記溝の底面から前記第2絶縁膜および前記第1絶縁膜を貫通し、前記下層配線に達する開口と、前記溝および前記開口内に埋め込まれた導電膜とを備え、少なくとも前記第2絶縁膜の膜密度は前記第1絶縁膜の膜密度より小さく、前記開口の上部の寸法は下部の寸法より大きいことを特徴とする構成を有する。
【0015】
本発明に係る半導体装置においては、前記第2絶縁膜の比誘電率を前記第1絶縁膜の比誘電率より小さいものとすることができる。また、前記第2絶縁膜はその内部に微細な空孔を多数有し、前記第1絶縁膜は前記空孔を有していないものとすることができる。あるいはまた、前記第1絶縁膜および前記第2絶縁膜はその内部に微細な空孔を多数有し、前記第2絶縁膜の空孔密度は前記第1絶縁膜の空孔密度より大きいものとすることができる。そして前記第1絶縁膜の比誘電率として2.8〜3.5、前記第2絶縁膜の比誘電率として2.8以下となる材料を選ぶことができる。
【0016】
また本発明に係る半導体装置において、前記開口内部における前記第2絶縁膜の側壁面の、水平面に対する角度は、前記第1絶縁膜の側壁面の角度より小さいことが望ましく、 さらにその第2絶縁膜の側壁面の前記角度を45°〜80°にすることが望ましい。
【発明の効果】
【0017】
本発明に係る半導体装置の製造方法では、上に述べたように、第1、第2および第3絶縁膜からなる積層絶縁膜のうち、少なくとも第2絶縁膜の膜密度を第1絶縁膜の膜密度より小さく設定し、かつ積層絶縁膜に設けられた開口の内部にガスのプラズマ処理と、その後の薬液処理を施す工程を行う。このことにより第2絶縁膜の側壁面に特に大きいテーパーを付けることができるか、あるいは第2絶縁膜と第1絶縁膜にまたがる側壁面を階段状にできる。従って完成時の半導体装置において、導電膜を埋め込んで配線とするための溝の下に形成されて接続孔となる前記開口上部の寸法が下部より大きくなって開口の入口が広がる。このため、開口内へ埋め込まれる導電膜にボイドなどの埋め込み不良が発生せず導電性不良が防止され、デュアルダマシン法による配線形成工程が採用される半導体集積回路装置の製造歩留まりや信頼性を向上できる。
【0018】
また第2の絶縁膜としてその内部に微細な空孔を多数有する多孔質膜、または比誘電率が2.8以下の膜を用いると開口側壁面のテーパーや階段形状を容易に形成することができる。
【図面の簡単な説明】
【0019】
【図1】本発明の実施形態による配線構造の製造方法を示す工程断面図。
【図2】本発明の実施形態による配線構造の製造方法を示す工程断面図。
【図3】本発明の実施形態による配線構造の製造方法を示す工程断面図。
【図4】本発明の実施形態による配線構造の製造方法を示す工程断面図。
【図5】本発明の実施形態による配線構造の製造方法を示す工程断面図。
【図6】Low−k膜とELK膜に対するTDS法による脱離ガス分析結果を示す図。
【図7】配線構造の従来の製造方法を示す工程断面図。
【図8】配線構造の従来の製造方法を示す工程断面図。
【図9】配線構造の従来の製造方法を示す工程断面図。
【図10】配線構造の従来の製造方法を示す工程断面図。
【図11】従来の製造方法における問題点を説明する図。
【発明を実施するための形態】
【0020】
図1〜図5は本発明の実施形態によるデュアルダマシン法を用いた、半導体集積回路における多層配線構造の製造方法を示す工程断面図であり、以下これら図面を参照して上記実施形態による製造方法を説明する。まず図1(a)に示すように、シリコンなどの半導体基板(図示省略)上に各種半導体素子(図示省略)を形成し、その半導体素子を被覆するように酸化シリコン系の材料からなる層間絶縁膜10および層間絶縁膜10に埋め込まれた銅からなる下層配線11形成する。上記層間絶縁膜10および下層配線11の表面は同一高さとなるように平坦化されている。
【0021】
次にSiXCYNZ(以下、簡単にSiCNという)膜で構成されるとともに、後に配線への接続孔19aを形成するためのエッチング工程においてエッチングストッパーとして作用するエッチングストッパー膜12を層間絶縁膜10の全面を覆うように形成する。この膜は例えばプラズマCVD法で堆積される。続いて例えば直鎖型分子構造を有するトリメチルシランやテトラメチルシランを原料として、低誘電率絶縁膜(以下Low−k膜という)13をプラズマCVD法によりエッチングストッパー膜12上に、例えば150nm程度形成する。Low−k膜13はSiXOYCZ(以下簡単にSiOC膜という)という形の酸化シリコン系の膜あるいは有機・無機ハイブリッド膜と称せられ、その比誘電率は少なくともSiO2膜(比誘電率3.9〜4)より小さく普通2.8〜3.5である。
【0022】
次にLow−k膜13上に、例えば前記のトリメチルシランやテトラメチルシランと、いわゆるポロジェンと呼ばれるSi−O結合などから構成される環状分子構造を含む有機化合物(例えば環状型シロキサン)とを混在させた材料を原料とし、SiOC系のシリコン酸化膜をプラズマCVD法によりLow−k膜13と同じく成膜する。その後この膜に紫外線照射し多孔質低誘電率絶縁膜(Porus−Low−k膜)(以下ELK膜(Extreme Low−k膜)という)14に変化させる。このELK膜14の堆積膜厚は例えば10〜100nm程度である。ELK膜14は膜中に比誘電率が真空に近い空隙を多数有する多孔質構造をとることによって2.2〜2.8という非常に小さい比誘電率を示す。
【0023】
次にELK膜14上にLow−k膜13と同一の形成方法を用い、同一の物性を有する低誘電率絶縁膜(Low−K膜またはSiOC膜)15を例えば100nm程度形成する。 次に例えば減圧CVD法によりテトラエトキソオキソシラン(TEOS)を原料として酸化シリコン系のTEOS膜16を例えば100nm程度の厚さに形成する。このTEOS膜16は、後の工程で形成されるバリアメタル膜中の金属原子がLow−k膜15へ侵入し、汚染するのを防止するため形成されるものである。次にTEOS膜16上に有機系の反射防止膜17を塗布し、さらにその上にリソグラフィ技術により配線の接続孔となる開口パターンを備えたレジスト膜18を形成する。
【0024】
次に図1(b)に示すように、レジスト膜18をマスクとし反射防止膜17、TEOS膜16、Low−k膜15、ELK膜14、Low−k膜13をエッチングストッパー膜12が露出するまで順次異方性エッチングし、ほぼ垂直で凹凸のない一様な側壁面を有する接続孔19aを開口する。このエッチングは、例えばICP(誘導結合プラズマ)方式のプラズマエッチング装置を用い、CHF3流量:10ml/min(標準状態)、CF4流量:20ml/min(標準状態)、トータルガス圧力:10Pa、エッチングチャンバーの外部に設けられた上部コイル電極の印加電力:1000W(13.56MHz)、被エッチング基板を載置した下部電極の印加電力:2000W(13.56MHz)、下部電極温度:0度、エッチング時間:60secの条件で行うことができる。
【0025】
次に図2(a)に示すように酸素プラズマアッシング処理によりレジスト膜18と反射防止膜17とを除去する。アッシングは、例えば平行平板電極を搭載したRIE方式プラズマアッシング装置を用い、O2流量:100ml/min(標準状態)、酸素ガス圧力:30Pa、被処理基板を載置した下部電極の印加電力:300W(13.56MHz)、アッシング時間:30secの条件で行うことができる。このプラズマアッシング処理はレジスト膜18および反射防止膜17を除去すると同時に、接続孔19aの内部側壁面に露出するLow−k膜13、15とELK膜14の表面部にプラズマ変質層20を形成するが、このプラズマ変質層20はアッシングプラズマ衝撃によって形成された欠陥生成層であると推定される。Low−k膜13、15とELK膜14とでは上述のように膜質が異なるためにプラズマ衝撃による変質効果が異なる。すなわちLow−k膜13および15よりELK膜14の方が変質の程度が大きく、これにより図2(a)のようにELK膜14において側壁面からより深くプラズマ変質層が形成されると考えられる。
【0026】
ここでLow−k膜とELK膜との変質効果の違いについてさらに説明する。Low−k膜は上に述べたように、例えばトリメチルシランやテトラメチルシランを原料としたCVD法により成膜する。このようなLow−k膜は微視的に見ても概ね一様な原子密度分布を有する構造をしている。これに対してELK膜は、例えばトリメチルシランやテトラメチルシランとポロジェンを混在させた材料を原料としてCVD法により成膜した後、紫外線照射によって形成される。紫外線照射を行うと成膜直後のELK膜中のポロジェン物質に対応する環状分子構造部が除去され、そのあとに微小な空孔が形成されることになる。このようにしてELK膜はLow−k膜と同じ酸化シリコン系あるいはSiOC系の膜であるにもかかわらず膜中に多数の空孔(細孔)を有するものとなるが、空孔の誘電率は約1であるから、膜全体としての平均比誘電率はLow−k膜と比較して小さくなる。空孔のSAXS(Small Angle X−Ray Scattering)法によって算出される寸法は1nm〜6nm程度である。ELK膜はまた空孔の存在によりLow−k膜に比較して膜密度が低い膜ともいえる。
【0027】
ELK膜中には極めて多数の空孔が存在するため、ELK膜を酸素プラズマアッシングした場合その空孔内に酸素原子が多く入り込みトリメチルシランやテトラメチルシラン原料を起源とするSi−CH3結合の切断およびポロジェン起源のSi−O結合の切断による分子構造的なダメージ、変質を容易に引き起こす。Low−k膜にも確かに分子構造的なダメージ、変質が生じているが基本的に空孔が存在しないのでその程度は小さいといえる。
【0028】
ELK膜とLow−k膜との膜質の差は以下のような実験からも示される。図6は、昇温脱離ガス分析法(TDS法)によりLow−k膜とELK膜の吸湿性を評価した結果を示すグラフである。縦軸は真空中で試料にランプ光を照射し、光吸収により昇温した際の試料から脱離するガスの質量分析から得た強度である。図6からわかるようにELK膜の方がLow−k膜より2倍脱離ガス強度が高い、逆に言えばそれだけ水分吸収、吸湿性が高いことから、Low−k膜より2倍程度ダメージが入り易いといえる。このことは、図2(a)で説明すると、Low−k膜13、15よりELK膜14のほうが横方向により大きい領域にわたって変質層20が生じることに対応する。
【0029】
次に図2(b)に示すように例えばHFの純水希釈液を用いて薬液洗浄処理すると、Low−k膜13、15およびELK膜14のそれぞれにおいて、プラズマ変質層20とそれ以外の部分とにエッチング速度の差があるのでプラズマ変質層20を選択的に除去することができる。この薬液処理で接続孔19aの側壁面21にはLow−k膜13、15、ELK膜14のプラズマ変質層20の厚みに応じた凹凸ができる。次に図3(a)に示すように接続孔19aを含む全面にレジスト22を塗布し、酸素を含むエッチングガスを用いたプラズマでエッチバックを行い、接続孔19aの外部に塗布されたレジスト22を除去し、接続孔19aの内部にのみレジスト22を埋め込む。さらにTEOS膜16上に有機系の反射防止膜23を塗布し、次にリソグラフィ技術により配線溝となる開口パターンを備えたレジスト膜24を形成する。
【0030】
次に図3(b)に示すように、レジストパターン24をマスクとして反射防止膜23、およびTEOS膜16を順次エッチングし、さらにレジスト22を含めてLow−k膜15をその膜厚より小さい所定の深さまでエッチングして配線溝25aを形成する。このときのエッチングは、例えばICP方式のプラズマエッチング装置を用い、CF4流量:100ml/min(標準状態)、N2流量:50ml/min(標準状態)、トータルガス圧力:10Pa、エッチングチャンバーの外部に設けられた上部コイル電極の印加電力:500W(13.56MHz)、被エッチング基板を載置する下部電極の印加電力:100W(13.56MHz)、下部電極の温度:20℃の条件で行うことができる。
【0031】
次に図4(a)に示すように、接続孔19aに埋め込まれていたレジスト22、レジスト膜24、反射防止膜23を酸素を含むガスによるプラズマアッシングとそれに続く純水で希釈したHF薬液により除去、洗浄する。この工程後ELK膜14の側壁面の傾斜角度を水平面に対して45°〜80°とすることができる。この角度はLow−k膜13、15の側壁面に形成される角度より小さい。次に図4(b)に示すように、配線溝25aの底面となっているLow−k膜15を貫通し、さらにELK膜14をその膜厚より小さい深さまでエッチングを行い、ELK膜14の深さ方向の途中でエッチングを停止させて配線溝25bとする。この際のエッチング停止はプラズマ放射光の光強度変化をモニターする公知のEPD(End Point Detector)を用い、Low−k膜15のエッチング終点検出を行うことによって制御可能である。具体的には、エッチング処理中のプラズマ放射光のうち、Low−k膜15が除去されてELK膜14が露出した際に光強度が変化する特定波長(例えばCOの波長483nm)の光を常時計測し、当該光の強度に変化が生じたことを検出することで精度良くエッチングを停止させることができる。
【0032】
このエッチングによって、銅表面の酸化を防ぐために、図1(a)〜図4(a)に示す工程で下層配線11を被覆していたエッチングストッパー膜12の接続孔19a底面の残部がすべてエッチングされ、下層配線11の表面が露出する。このときのエッチングは、例えばICP方式のプラズマエッチング装置を用い、C4F8流量:10ml/min(標準状態)、CF4流量:100ml/min(標準状態)、トータルガス圧力:20Pa、エッチングチャンバーの外部に設けられた上部コイル電極の印加電力:500W(13.56MHz)、被エッチング基板を載置する下部電極の印加電力:300W(13.56MHz)、下部電極の温度:20℃の条件で行うことができる。
【0033】
次に図5に示すように接続孔19bおよび配線溝25bの内部を含み、接続孔19bの側壁において3nm程度、その底部において20nm程度、配線溝25bの側壁およびその底部において5nm程度の膜厚となるように窒化タンタルバリアメタル膜26をスパッタリング法を用いて堆積する。次にArガスのような希ガスまたは不活性ガスを用いてスパッタエッチングにより接続孔19b底部のバリア膜26を10nm程度残存するようにエッチングを行う。次に電解メッキ用のシード膜として薄い銅膜27をスパッタリング法により堆積した後、電解メッキ法により銅膜27上に銅膜28を形成する。次に接続孔19bおよび配線溝25bの外部に形成されていた銅膜28および薄い銅膜27、バリアメタル膜26、TEOS膜16を例えばCMP法を用いて除去することにより、銅膜27、28およびバリアメタル膜26からなる配線溝25bに埋め込まれた上層配線、この上層配線と下層配線11とを接続する接続孔19bに埋め込まれたプラグを形成する。
【0034】
本発明によるデュアルダマシン法を用いた配線構造形成工程は、図2(a)の工程でLow−k膜13とELK膜14に形成されたプラズマ変質層20大きさの差を利用し、図2(b)の工程に示すように接続孔19a内におけるLow−k膜13の側壁と比較してELK膜14の側壁に、より大きいテーパーをつけるものである。あるいはELK膜14に形成されるプラズマ変質層20が酸素プラズマアッシング処理する前のELK膜側壁面と平行に一様な厚さで生じる場合は、図5の接続孔19bのコーナーを含む上部は階段状になる。このELK膜14の大きいテーパーまたは階段形状により接続孔19aの上部開口寸法を下部より大きく広げることができるので、バリアメタル膜26、銅シード膜27がオーバーハング形状に堆積されることを抑制し、各膜の膜厚を接続孔19bの上部コーナーにおいてもその側壁においてもほぼ均一に形成することができる。従ってその後のメッキ法による銅膜28などの導電膜埋め込み時の埋め込み不良、ボイド形成、プラグ導電性不良を防止することができる。
【0035】
上記実施形態では、空孔が基本的に存在しないLow−k膜と多孔質のELK膜との組み合わせ構造を用いたが、Low−k膜に代えて内部にELK膜より小さい空孔密度を有する多孔質の絶縁膜としても上記実施形態と同様の効果がある。また本発明に係る方法ではELK膜を用いたため、自動的に図5に示す膜12〜15の積層膜からなる層間絶縁膜が全体として低誘電率化されたことになるので上下配線層間の寄生容量を低減させ、半導体集積回路の高速化にも寄与する。
【産業上の利用可能性】
【0036】
以上説明したように、本発明によるデュアルダマシン法を用いた多層配線形成方法は、配線となる金属のような導電材料をボイドを生じることなく配線溝や接続孔に埋め込むことができるので、半導体集積回路装置のより微細なパターン寸法を有する多層配線形成に有用である。
【符号の説明】
【0037】
10、30 層間絶縁膜
11、31 下層配線
12、32 エッチングストッパー膜
13、15、33 Low−k膜
14 ELK膜
16、34 TEOS膜
17、23、35、39 反射防止膜
18、24、36、40 レジスト膜
19a、19b、37a、37b 接続孔
20 プラズマ変質層
21 側壁面
22、38 レジスト
25a、25b、41a、41b 配線溝
26、42 バリアメタル膜
27、28、43、44 銅膜
【特許請求の範囲】
【請求項1】
基板上に設けられた下層配線の上にエッチングストッパー膜を堆積する工程と、
前記エッチングストッパー膜の上に第1絶縁膜、第2絶縁膜および第3絶縁膜を順次堆積する工程と、
前記第3絶縁膜、前記第2絶縁膜および前記第1絶縁膜を順次選択的にエッチングし、前記第3絶縁膜および前記第2絶縁膜を貫通して前記第1絶縁膜まで延びる開口を形成する工程と、
前記開口の内部にガスのプラズマ処理を施す工程と、
前記プラズマ処理工程の後、前記開口の内部に薬液処理を施す工程と、
前記第3絶縁膜および前記第2絶縁膜の前記開口を含む領域を選択的にエッチングし、前記第2絶縁膜内で前記エッチングを停止して溝を形成する工程と、
前記溝および前記開口内部に導電膜を埋め込む工程とを備え、
少なくとも前記第2絶縁膜の膜密度は前記第1絶縁膜の膜密度より小さいことを特徴とする半導体装置の製造方法。
【請求項2】
前記第3絶縁膜および前記第2絶縁膜をエッチングして前記溝を形成する工程は、
前記第3絶縁膜の前記開口を含む領域を選択的にエッチングし、前記第3絶縁膜内で前記エッチングを停止して溝部を形成する工程と、
前記溝部の底面部においてさらに前記第3絶縁膜および前記第2絶縁膜を選択的にエッチングするとともに、前記開口の下の前記エッチングストッパー膜を選択的にエッチングして、前記下層配線の表面を露出させる工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項3】
前記第2絶縁膜の比誘電率は前記第1絶縁膜の比誘電率より小さいことを特徴とする請求項1または2に記載の半導体装置に製造方法。
【請求項4】
前記第2絶縁膜はその内部に微細な空孔を多数有し、前記第1絶縁膜は前記空孔を有していないことを特徴とする請求項1または2に記載の半導体装置の製造方法。
【請求項5】
前記第1絶縁膜および前記第2絶縁膜はその内部に微細な空孔を多数有し、前記第2絶縁膜の空孔密度は前記第1絶縁膜の空孔密度より大きいことを特徴とする半導体装置の製造方法。
【請求項6】
前記第1絶縁膜の比誘電率は2.8〜3.5であり、前記第2絶縁膜の比誘電率は2.8以下であることを特徴とする請求項1〜4のいずれかに記載の半導体装置の製造方法。
【請求項7】
前記プラズマ処理は、酸素を含むガスのプラズマ処理であることを特徴とする請求項1〜6のいずれかに記載の半導体装置の製造方法。
【請求項8】
前記薬液処理はHFを含む薬液による処理であることを特徴とする請求項1〜7のいずれかに記載の半導体装置の製造方法。
【請求項9】
基板上に設けられた下層配線と、
前記下層配線上に、下から順にそれぞれ積層された第1絶縁膜、第2絶縁膜および第3絶縁膜と、
前記第3絶縁膜および前記第2絶縁膜に形成され、前記第2絶縁膜中に底面を有する溝と、
前記溝の底面から前記第2絶縁膜および前記第1絶縁膜を貫通し、前記下層配線に達する開口と、
前記溝および前記開口内に埋め込まれた導電膜とを備え、
少なくとも前記第2絶縁膜の膜密度は前記第1絶縁膜の膜密度より小さく、前記開口の上部の寸法は下部の寸法より大きいことを特徴とする半導体装置。
【請求項10】
前記第2絶縁膜の比誘電率は前記第1絶縁膜の比誘電率より小さいことを特徴とする請求項9に記載の半導体装置。
【請求項11】
前記第2絶縁膜はその内部に微細な空孔を多数有し、前記第1絶縁膜は前記空孔を有していないことを特徴とする請求項9または10に記載の半導体装置。
【請求項12】
前記第1絶縁膜および前記第2絶縁膜はその内部に微細な空孔を多数有し、前記第2絶縁膜の空孔密度は前記第1絶縁膜の空孔密度より大きいことを特徴とする請求項9または10に記載の半導体装置。
【請求項13】
前記第1絶縁膜の比誘電率は2.8〜3.5であり、前記第2絶縁膜の比誘電率は2.8以下であることを特徴とする請求項11に記載の半導体装置の製造方法。
【請求項14】
前記開口内部における前記第2絶縁膜の側壁面の、水平面に対する角度は、前記第1絶縁膜の側壁面の角度より小さいことを特徴とする請求項9〜12のいずれかに記載の半導体装置。
【請求項15】
前記第2絶縁膜の側壁面の前記角度は45°〜80°であることを特徴とする請求項14に記載の半導体装置。
【請求項1】
基板上に設けられた下層配線の上にエッチングストッパー膜を堆積する工程と、
前記エッチングストッパー膜の上に第1絶縁膜、第2絶縁膜および第3絶縁膜を順次堆積する工程と、
前記第3絶縁膜、前記第2絶縁膜および前記第1絶縁膜を順次選択的にエッチングし、前記第3絶縁膜および前記第2絶縁膜を貫通して前記第1絶縁膜まで延びる開口を形成する工程と、
前記開口の内部にガスのプラズマ処理を施す工程と、
前記プラズマ処理工程の後、前記開口の内部に薬液処理を施す工程と、
前記第3絶縁膜および前記第2絶縁膜の前記開口を含む領域を選択的にエッチングし、前記第2絶縁膜内で前記エッチングを停止して溝を形成する工程と、
前記溝および前記開口内部に導電膜を埋め込む工程とを備え、
少なくとも前記第2絶縁膜の膜密度は前記第1絶縁膜の膜密度より小さいことを特徴とする半導体装置の製造方法。
【請求項2】
前記第3絶縁膜および前記第2絶縁膜をエッチングして前記溝を形成する工程は、
前記第3絶縁膜の前記開口を含む領域を選択的にエッチングし、前記第3絶縁膜内で前記エッチングを停止して溝部を形成する工程と、
前記溝部の底面部においてさらに前記第3絶縁膜および前記第2絶縁膜を選択的にエッチングするとともに、前記開口の下の前記エッチングストッパー膜を選択的にエッチングして、前記下層配線の表面を露出させる工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項3】
前記第2絶縁膜の比誘電率は前記第1絶縁膜の比誘電率より小さいことを特徴とする請求項1または2に記載の半導体装置に製造方法。
【請求項4】
前記第2絶縁膜はその内部に微細な空孔を多数有し、前記第1絶縁膜は前記空孔を有していないことを特徴とする請求項1または2に記載の半導体装置の製造方法。
【請求項5】
前記第1絶縁膜および前記第2絶縁膜はその内部に微細な空孔を多数有し、前記第2絶縁膜の空孔密度は前記第1絶縁膜の空孔密度より大きいことを特徴とする半導体装置の製造方法。
【請求項6】
前記第1絶縁膜の比誘電率は2.8〜3.5であり、前記第2絶縁膜の比誘電率は2.8以下であることを特徴とする請求項1〜4のいずれかに記載の半導体装置の製造方法。
【請求項7】
前記プラズマ処理は、酸素を含むガスのプラズマ処理であることを特徴とする請求項1〜6のいずれかに記載の半導体装置の製造方法。
【請求項8】
前記薬液処理はHFを含む薬液による処理であることを特徴とする請求項1〜7のいずれかに記載の半導体装置の製造方法。
【請求項9】
基板上に設けられた下層配線と、
前記下層配線上に、下から順にそれぞれ積層された第1絶縁膜、第2絶縁膜および第3絶縁膜と、
前記第3絶縁膜および前記第2絶縁膜に形成され、前記第2絶縁膜中に底面を有する溝と、
前記溝の底面から前記第2絶縁膜および前記第1絶縁膜を貫通し、前記下層配線に達する開口と、
前記溝および前記開口内に埋め込まれた導電膜とを備え、
少なくとも前記第2絶縁膜の膜密度は前記第1絶縁膜の膜密度より小さく、前記開口の上部の寸法は下部の寸法より大きいことを特徴とする半導体装置。
【請求項10】
前記第2絶縁膜の比誘電率は前記第1絶縁膜の比誘電率より小さいことを特徴とする請求項9に記載の半導体装置。
【請求項11】
前記第2絶縁膜はその内部に微細な空孔を多数有し、前記第1絶縁膜は前記空孔を有していないことを特徴とする請求項9または10に記載の半導体装置。
【請求項12】
前記第1絶縁膜および前記第2絶縁膜はその内部に微細な空孔を多数有し、前記第2絶縁膜の空孔密度は前記第1絶縁膜の空孔密度より大きいことを特徴とする請求項9または10に記載の半導体装置。
【請求項13】
前記第1絶縁膜の比誘電率は2.8〜3.5であり、前記第2絶縁膜の比誘電率は2.8以下であることを特徴とする請求項11に記載の半導体装置の製造方法。
【請求項14】
前記開口内部における前記第2絶縁膜の側壁面の、水平面に対する角度は、前記第1絶縁膜の側壁面の角度より小さいことを特徴とする請求項9〜12のいずれかに記載の半導体装置。
【請求項15】
前記第2絶縁膜の側壁面の前記角度は45°〜80°であることを特徴とする請求項14に記載の半導体装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2011−77468(P2011−77468A)
【公開日】平成23年4月14日(2011.4.14)
【国際特許分類】
【出願番号】特願2009−230215(P2009−230215)
【出願日】平成21年10月2日(2009.10.2)
【出願人】(000005821)パナソニック株式会社 (73,050)
【Fターム(参考)】
【公開日】平成23年4月14日(2011.4.14)
【国際特許分類】
【出願日】平成21年10月2日(2009.10.2)
【出願人】(000005821)パナソニック株式会社 (73,050)
【Fターム(参考)】
[ Back to top ]