【課題】銅含有金属膜の表面にＳｉを導入し、その部分を窒化してＣｕＳｉＮバリアを形成する技術を採用する際に、層間絶縁膜へのダメージおよび大気開放による水分吸着の生じ難い半導体装置の製造方法を提供すること。
【解決手段】表面に銅含有金属膜が露出した状態の半導体基板を準備する工程と、銅含有金属膜の表面をラジカルまたは熱化学的手法により清浄化処理する工程と、銅含有金属膜の表面にＳｉを導入する工程と、銅含有金属膜のＳｉが導入された部分をラジカルにより窒化する工程とによって半導体装置を製造する際に、清浄化処理工程、Ｓｉ導入工程、および窒化工程を真空を破ることなく連続的に行う。 （もっと読む）

【課題】低いポテンシャル障壁を示すコンタクト領域の形成方法を提供する。
【解決手段】本発明は、半導体装置の製造方法に関する。ドーパントが注入される少なくとも１つの構造化領域を有するシリコン基板が設けられる。少なくとも１つの構造化領域の表面にコンタクト修正材料が設けられる。少なくとも１つの構造化領域の表面にシリサイド層が形成され、そのシリサイド層は、チタンシリサイド、窒化チタンシリサイド、及びコバルトシリサイドのうち少なくとも１つを含む。 （もっと読む）

【課題】ソース／ドレイン電極用金属膜による基板のストレスを減少させて素子の製造歩留まりを向上させる。
【解決手段】基板と、前記基板上に位置し、ソース／ドレイン領域及びチャネル領域を有する半導体層と、前記半導体層を含む基板上に位置するゲート絶縁膜と、前記半導体層のチャネル領域に対応するように、前記ゲート絶縁膜上に位置するゲート電極と、前記ゲート電極を含む基板上に位置し、前記半導体層のソース／ドレイン領域に連結されるコンタクトホールを有する層間絶縁膜と、前記コンタクトホールを介してソース／ドレイン領域に連結されるソース／ドレイン電極と、を備え、前記ソース／ドレイン電極は、第１金属膜、第２金属膜及びこれら間に介在された金属酸化膜を有する。 （もっと読む）

【課題】本発明は、従来の反応性イオンエッチングの間、揮発性の化合物を生成しない元素、例えばイットリビウム（Ｙｂ）が注入されたポリシリコンゲートをエッチングすることを目的とする。
【解決手段】本発明は、従来の反応性イオンエッチングを用いて、揮発性の化合物を形成しない元素を含むスタックをパターニングする方法に関する。より詳細には、上記元素はイットリビウム（Ｙｂ）等のランタニド元素であり、上記パターニングは、例えばイットリビウム等のランタニド元素がドープされたシリコン及び／又はゲルマニウム含有構造（例えばゲート）である（例えばＹｂドープゲート）。当該シリコン及び／又はゲルマニウム含有構造がゲート電極である場合、ゲート電極の仕事関数をモデリングするため、上記シリコン及び／又はゲルマニウムにランタニド元素（例えばＹｂ）をドープする。 （もっと読む）

【課題】本発明はトランジスタのソース・ドレイン拡散層と配線を多結晶シリコンによって接続したコンタクトプラグを有する半導体装置に関し、特に拡散層中に残留する欠陥を低減して接合リーク電流を減少できる半導体装置を提供する。
【解決手段】本発明の半導体装置は、トランジスタのソース拡散層及び又はドレイン拡散層へのコンタクトが多結晶シリコンのコンタクトプラグである半導体装置において、前記ソース拡散層及び又はドレイン拡散層と多結晶シリコンのコンタクトプラグの間に格子間シリコンまたは空孔の拡散を防止する拡散防止膜を形成した。 （もっと読む）

【課題】 浅い不純物拡散領域におけるドーパント不純物の拡散を抑制し得る半導体装置の製造方法を提供する。
【解決手段】 半導体基板１０上にゲート絶縁膜１８を介してゲート電極２０を形成する工程と、ゲート電極をマスクとして半導体基板内にドーパント不純物を導入することにより、ゲート電極の両側の半導体基板内に不純物拡散領域２８、３６を形成する工程と、半導体基板上に、ゲート電極を覆うようにシリコン酸化膜３８を形成する工程と、シリコン酸化膜を異方性エッチングすることにより、ゲート電極の側壁部分にシリコン酸化膜を有するサイドウォールスペーサ４２を形成する工程とを有する半導体装置の製造方法であって、シリコン酸化膜を形成する工程では、ビスターシャルブチルアミノシランと酸素とを原料として用い、熱ＣＶＤ法により、５００〜５８０℃の成膜温度で、シリコン酸化膜を形成する。 （もっと読む）

【課題】シリサイド・コンタクトとその上のメタライゼーションとの間の接触抵抗を低減する方法及び構造体を提供する。
【解決手段】上に配置される少なくとも１つの電界効果トランジスタを含み、前記少なくとも１つの電界効果トランジスタに隣接して配置されるシリサイド・コンタクト領域１６Ａ，１６Ｂ，１６Ｃを含む、半導体基板１２と、前記半導体基板上に配置され、前記少なくとも１つの電界効果トランジスタの上に延び、前記シリサイド・コンタクト領域を露出させるコンタクト開口部２０を有する絶縁中間層１８と、前記コンタクト開口部内の金属ゲルマニウム化物含有コンタクト材料２４とを備える。 （もっと読む）

【課題】Ｃｕ配線などの金属配線について、金属配線と金属拡散防止膜との密着性が向上し、金属配線のエレクトロマイグレーション耐性向上により金属配線寿命の長い半導体装置を提供する。
【解決手段】半導体基板上に形成された第１の絶縁膜中の溝部内に設けられ、銅および銅の合金のうち少なくとも１つを含有する第１の金属配線と、第１の金属配線および第１の絶縁膜の露出面を覆う第１の金属拡散防止膜を有する半導体装置において、第１の金属配線は金属シリサイド層を含有しないシリコン含有金属配線であり、第１の金属配線全体にシリコンを含む構成である。 （もっと読む）

無電解堆積の触媒作用にイオン注入による表面改質を用いて金属膜を堆積する技術を開示する。１つの特定の例示的な実施形態では、この技術は、金属膜を堆積する方法として実現されうる。当該方法は、基板と、基板上の誘電体層と、誘電体層上のレジスト層とを含み、誘電体層及びレジスト層は１以上の開口を有する構造上に、触媒材料を堆積することを含みうる。当該方法は更に、レジスト層を剥離することを含む。当該方法は更に、１以上の開口を充填すべく構造の１以上の開口内の触媒材料上に金属膜を堆積することを含む。 （もっと読む）

【課題】 多層配線構造を含む半導体装置のマイグレーション耐性を高めて歩留まりを向上させる。
【解決手段】 半導体装置１００は、半導体基板（不図示）上の第１の層間絶縁膜１０６中に設けられた第１の配線１１２と、第１の配線１１２上に、第１の配線１１２に接続して設けられたビア１２８と、第１の配線１１２の上部において、ビア１２８の底部との接続箇所に選択的に形成され、第１の配線１１２を構成する主成分の金属と当該金属と異なる異種元素とを含む異種元素含有導電膜１１４とを含む。 （もっと読む）

【課題】ウェットメッキによらないで導電体層を形成する。
【解決手段】半導体基板１０の表面に導電性薄膜２５の主成分物質２４を打ち込んでから（図１（ｃ））、その上に導電性薄膜２５を真空雰囲気中で重ね（図１（ｄ１））、これらを重ねたままで高圧雰囲気に曝す（図１（ｄ２））。これにより、導電性薄膜２５が下層物１１，１２の表面に密着する。 （もっと読む）

【課題】温度が上昇するほど電子又はホールの移動度を向上できる半導体装置を提供する。
【解決手段】半導体装置は、半導体基板中のＰウェル上に設けられたゲート電極と、前記ゲート電極を挟むように前記Ｐウェル中に隔離して設けられたソースまたはドレインと、前記ソースまたはドレイン上から前記ゲート電極上に亙って設けられ負の膨張係数を有しチャネル領域に引っ張り応力を加える第１絶縁層２０を備えたＮ型の絶縁ゲート型電界効果トランジスタＮ１と、半導体基板中のＮウェル上に設けられたゲート電極と、前記ゲート電極を挟むように前記Ｎウェル中に隔離して設けられたソースまたはドレインと、前記ソースまたはドレイン上から前記ゲート電極上に亙って設けられ正の膨張係数を有しチャネル領域に圧縮応力を加える第２絶縁層３０を備えたＰ型の絶縁ゲート型電界効果トランジスタＰ１とを具備する。 （もっと読む）

【課題】高容量化に対して有利な半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、第１絶縁膜１７と、前記第１絶縁膜と接して設けられ前記第１絶縁膜の構成元素と所定の金属元素との化合物を主成分とし前記第１絶縁膜よりも比誘電率が高い高誘電体膜１５とを少なくとも有するキャパシタ絶縁膜３０と、前記キャパシタ絶縁膜を挟むように設けられ、ＣｕまたはＣｕを主成分とする第１、第２キャパシタ電極１０、２０とを備えるキャパシタＣ１を具備する。 （もっと読む）

【課題】 ＣＭＩＳＦＥＴを有する半導体装置の性能を向上させる。
【解決手段】 ＣＭＩＳＦＥＴを構成するｎチャネル型ＭＩＳＦＥＴ４０とｐチャネル型ＭＩＳＦＥＴ４１は、ゲート絶縁膜１４，１５が酸窒化シリコン膜からなり、ゲート電極２３，２４が、ゲート絶縁膜１４，１５上に位置するシリコン膜を含んでいる。ゲート電極２３，２４とゲート絶縁膜１４，１５との界面近傍に、１×１０^１３〜５×１０^１４原子／ｃｍ^２の面密度でＨｆのような金属元素が導入されている。ｎチャネル型ＭＩＳＦＥＴ４０とｐチャネル型ＭＩＳＦＥＴ４１のチャネル領域の不純物濃度は、１．２×１０^１８／ｃｍ^３以下に制御されている。 （もっと読む）

【課題】薄膜トランジスタの特性及び表示装置の性能を向上させる。
【解決手段】基板４１上に多結晶シリコン膜４２が形成され、その上に多結晶シリコン膜の表面を露出させるコンタクトホール４４を有する絶縁膜４３が形成されている。該絶縁膜上には、非晶質シリコン膜４５及び導電膜４６を有するゲート線が形成され、コンタクトホールを介して多結晶シリコン膜４２と接続している。また、ゲート線上に絶縁膜とデータ線が形成されている。このように、非晶質シリコン膜４５を設けて側面傾斜を多様にし、基板を熱処理して導電膜４６と非晶質シリコン膜４５の間の接着力を向上させることで、接触抵抗を低減することができ、薄膜トランジスタの特性及び信頼性が向上される。 （もっと読む）

【課題】ＬＤＤ領域を有する微細ＴＦＴを、工程数の少ないプロセスで作製し、各回路に応じた構造のＴＦＴを作り分けることを課題とする。また、ＬＤＤ領域を有する微細ＴＦＴであってもオン電流を確保することを課題とする。
【解決手段】ゲート電極を２層とし、下層のゲート電極のゲート長を上層のゲート電極のゲート長よりも長くし、ハットシェイプ型のゲート電極を形成する。この際に、レジストの後退幅を利用して上層のゲート電極のみをエッチングし、ハットシェイプ型のゲート電極を形成する。また、配線と半導体膜のコンタクト部をシリサイド化し、コンタクト抵抗を下げる。 （もっと読む）

【課題】層間絶縁膜と金属配線層との間に厚さが５〜５００〔Å〕のＴｉから成る密着層を形成する事によって、金属配線層としてのアノード配線層及びカソード配線層と層間絶縁膜とのコンタクト特性が良好となり、アノード配線層及びカソード配線層とを同一の工程で同時に形成する事ができる半導体装置、ＬＥＤヘッド及びそれを用いた画像形成装置を提供する。
【解決手段】半導体基板２１と、該半導体基板上に形成され、該半導体基板へのコンタクトホールが開口された層間絶縁膜２３と、一端が前記コンタクトホールに接続され、他端がボンディングパッドを構成する金属配線層１３と、前記層間絶縁膜と金属配線層との間に設けられ、厚さが５〜５００〔Å〕のＴｉから成る密着層３１とを有する。 （もっと読む）

【課題】大きなディボットやコンタクト接続不良の発生を回避しつ半導体基板にストレスをかけることにより、キャリアの移動度を向上させた半導体装置およびその製造方法を提供する。
【解決手段】半導体基板１上に、ゲート絶縁膜３を介してゲート電極４が形成されている。ゲート電極４の両側における半導体基板１には、ソース・ドレイン領域８が形成されている。素子分離用溝２の内壁から、ソース・ドレイン領域８上およびゲート電極４上まで連続してライナー膜１１が形成されている。ひとつなぎにしたライナー膜１１により、半導体基板１にストレスをかけて、キャリアの移動度を向上させる。ライナー膜１１は、コンタクト１３の形成のためのエッチングストッパとしての役割ももつ。 （もっと読む）

【課題】 低抵抗の電極や配線を有する半導体装置を実現する。
【解決手段】 ｐ型不純物、ｎ型不純物、（ｐ+ｎ）不純物がそれぞれ導入された領域を有する半導体層において、熱処理による、これらの各領域上の不純物析出層を除去した後、金属材料を成膜して熱処理することにより、半導体層上にシリサイド膜を形成する。あるいは、前記不純物析出層に不純物を導入し、この後この上に金属材料膜を成膜し、熱処理してシリサイド膜を形成する。 （もっと読む）

【課題】層間絶縁膜に設けられた接続孔内に設けられるバリア膜のカバレッジ不良を防止し、配線信頼性を向上させることが可能な半導体装置の製造方法を提供する。
【解決手段】基板１１上に設けられた下層配線１５上に層間絶縁膜１７を形成し、層間絶縁膜１７に接続孔１８を形成する第１工程と、下層配線１５の表面側の接続孔１８の底部となる領域に、下層配線１５を構成する第１の金属材料と当該第１の金属材料とは異なる第２の金属材料とからなる合金層３１を形成する第２工程と、合金層３１をスパッタエッチングする第３工程と、接続孔１８に下層配線１５に達する状態のヴィアを形成する第４工程とを有することを特徴とする半導体装置の製造方法および半導体装置である。 （もっと読む）